JPS63311766A - Ｍｉｓパワートランジスタ - Google Patents

Ｍｉｓパワートランジスタ

Info

Publication number
JPS63311766A
JPS63311766A JP63137186A JP13718688A JPS63311766A JP S63311766 A JPS63311766 A JP S63311766A JP 63137186 A JP63137186 A JP 63137186A JP 13718688 A JP13718688 A JP 13718688A JP S63311766 A JPS63311766 A JP S63311766A
Authority
JP
Japan
Prior art keywords
region
cell
power transistor
electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63137186A
Other languages
English (en)
Inventor
ヘルムート、シユトラク
ヘルムート、ヘルトリッヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS63311766A publication Critical patent/JPS63311766A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、それぞれ１つのゲート領域、ゲート領域内
に埋め込まれた１つのソース領域およびこれら両頭域に
接触するソース電極を備えて互いに並列接続された多数
の第１導電型セルを含むセル・フィールドが半導体板上
に設けられているＭＩｓパワートランジスタに関するも
のである。
〔従来の技術〕
この種のＭＩＳパワートランジスタは現在広く使用され
ているものであって、多くの場合なだれ降伏に際しても
破壊されることなく動作を続は得ることが要求される。
過大ななだれ電流が流れたときの破壊の原因は主として
セルに接続された寄生バイポーラ・トランジスタにある
。特にセル・フィールドの境界あるいはセル分布が不均
等な個所にあるセルがなだれ降伏により危険にさらされ
ることは実際に認められている。これは、このような個
所で逆電圧印加のｐｎ接合の空間電荷領域が比較的強く
湾曲しているため強い電場が存在することに基づくもの
である。この不均等なセル分布はバイポーラ・トランジ
スタの接続を通して電流密度を局部的に高め、ＭＩＳパ
ワートランジスタの１つ又はいくつかのセルを破壊する
。これによってＭＩＳパワートランジスタ全体が使用不
可能になる。
〔発明が解決しうよとする課題〕
この発明の目的は、冒頭に挙げたＭＩＳパワートランジ
スタを改良して破壊されることなくなだれ電流を定格電
流以上に上昇させ得るようにすることにある。
〔課題を解決するための手段〕
この目的は、セル・フィールドを第２型のセルで包囲し
、このセルに１つの領域と１つのソース領域とこれらの
領域に接触する電極を設け、この電極とセル・フィール
ドの境界に向かった側のゲート領域部分の間のソース領
域の横寸法を第１型セルのソース領域のそれより小さく
し、第２型セルの電極を第１型゛セルのソース電極と電
気結合するこによって達成される。
〔実施例〕
以下に第１図ないし第７図を参照し、実施例についてこ
の発明を更に詳細に説明する。
第１図に示したＭＩＳパワートランジスタには第１導電
型の第１６Ｎ域１があり、逆導電型に高濃度ドープされ
た領域２がこの第１　＠Ｍ域にプレーナ形に埋込まれて
いる　ＱＪｊ域２には第１導電型の第ａｅＩ域が埋込ま
れているが、この領域は領域２よりも高濃度にドープさ
れている０ｗｔ域２にはドレン領域である領域１とソー
ス領域３の間に置かれるチャネル領域４がある＠　ｆ’
Ｉ域２とソース領域３に共通にソース電極５が接触する
。半導体板の自由表面には絶縁層６があり、その上にゲ
ート電極７が設けられる。この電極はチャネル領域４と
ドレン領域１の表面に露出した部分を覆っている。
ドレン領域１には、同じ導電型ではあるが更に高濃度に
ドープされた領域８が境を接している。
ドレン領域１への接触はドレン電極９を通して行われる
。
トランジスタに逆電圧が加えられると、ドレン領域ｌと
領域２の間のｐ、ｎ接合１０に空間電荷領域が形成され
る。この電圧を上昇させて臨界電圧Ｅ工、Ｌに達したと
きなだれ降伏が起こる。ここで、　発生した負キャリア
はドレン領域１に流れ込む。
その際領域２内における一般的なドーパント分布に尤づ
き、図に示したようにソース領域３の下を水平に進んだ
後ドレン電極９に向かって流れる。
負キャリアはソース領域３の下に０．５ないし０゜７ｖ
を越える電圧降下を作り、ソース領域３からのキャリア
放出を起こさせる。このキャリアは領域３．２およびｌ
が形成する寄生バイポーラ・トランジスタに対する制御
電流を形成する。この寄生ボイボーラ・トランジスタが
接続されるとセルは破壊され、トランジスタ全体が不良
になる。
このようななだれ降伏は上記のように、主として半導体
の縁端部その他の不均等個所に生ずる。
ＭＩＳパワートランジスタの平面図である第２図には、
半導体板１１上の不均等個所が主として半導体板の縁端
Ｒに置かれたセル１４に生ずることが示されている。例
えばゲート配線の接触に使用されるかゲート電流の分布
を改善するためのゲートパッド１５とゲートブリッジ１
３にも不均等個所が発生する。第２図に示した構成例で
は半導体板の表面が２つのセル・フィールドによって覆
われている。これらのセル・フィールドの間には個々の
セルの間の間隔よりも大きい間隔が保たれている。
各セルが第１型セルであるセル・フィールドＺの周囲は
、この発明により第２型のセル１４によって囲まれる。
第２図に１２として示されている第１型セルの構成を第
３図に示す、この構成は第１図の構成にほぼ対応する。
実際のＭＴＳパワートランジスタでは領域２が一般に２
つの異なった区域１６と１７を備え、区域１６は区域１
７よりも薄く、低濃度にドープされている。高濃度ドー
プ区域１７は主としてゲート領域２への接触を良好にす
るものである。又区域１６の低濃度ドーピングはトラン
ジスタのカットオフ電圧の低下を目的としている。
冒頭に挙げた寄生バイポーラ・トランジスタは主として
ソース領域３、区域１６およびドレン領域１で構成され
る。
第４図に第２型セルの断面構成を示す、このセルは第２
回に１４として示されているものであって、セル１２と
共にセル・フィールドＺを構成し、その外周を包囲する
。寄生バイポーラ・トランジスタの接続に対してはソー
ス領域の下に横方向の電位降下が存在することがまず必
要であるから、ソース電極５と境界Ｒの間のソース領域
３の横寸法は第１型セルの場合よりも小さくなっている
。
この寸法をどの位小さくするかは、なだれ電流の大きさ
が与えられているとして領域２のドーピングに依存する
。しかしいずれの場合にも上記のソース領域３の横寸法
を小さくして、領域２の区域１６にはもはやソース領域
３が存在しないが、深部の高濃度ドープ区域１７には縮
小されたソース領域３が埋込まれているようにするのが
好適である。セル又はソース電極の境界に対して反対の
側　・では、ソース領域は第１型セルの場合と等しい大
きさとすることができる。
寄生バイポーラ・トランジスタの作用は、ソース電極５
の境界Ｒに向かった側に領域３が存在しない第３型のセ
ルを使用することにより更に完全に除くことができる。
この種のセルの一例を第５図に示す。
一般的に言えばセル１４を第６図に示した形状とするこ
とで足りる。ここではソース領域３が正規のセルの場合
の半分の大きさであり、セル又はソース電極の境界Ｒに
対して反対の側に設けられる。セル・フィールドの角に
は第７図に示したセル１４を置くのが有利である。ここ
ではソース領域３が正規のセルのソース領域の１／４の
大きさである。この領域も領域２の境界Ｒに対して反対
の側に設けられる。
非常手段としてはセル・フィールドを包囲するセルのソ
ース領域を完全に除去してもよい。しかしこれによって
達成可能のチャネル幅が第４図と第５図の実施形態に比
べて更に低下する。
第４図と第５図のセルの製作は、ソース領域を含まない
区域を例えばイオン注入によるソース領域の形成に際し
て樹脂マスク、酸化物マスク、窒化物マスク又はポリシ
リサイド・マスクで被覆することにより最も簡単となる
。
【図面の簡単な説明】
第１図はＭＩＳパワートランジスタの原理的構成を示す
断面図、第２図はＭＩＳパワートランジスタの平面図、
第３関は公知のＭＩＳパワートランジスタの断面図、第
４図と第５図はこの発明の互いに異なる２つの実施例の
断面図、第６図と第７図はそれぞれこの発明の実施例に
使用されている第２型セルの平面図である。 １・・・ドレン領域 ２・・・領域 ３・・・ソース領域 ４・・・チャネル領域 ５・・・ソース電極 ６・・・絶縁層 ７・・・ゲート電極 ９・・・ドレン電極 １０・・・ｐｎ接合 Ｚ・・・セル・フィールド ・′＄１１１８）代理人弁理士冨村　Ｓ　　。 ＦＩＧ　Ｉ ＦＩＧ　２ ＦＩＧ　　３

Claims (1)

  1. 【特許請求の範囲】 １）１つの領域とこの領域内に埋め込まれたソース領域
    とこれらの領域に接触するソース電極を備えて互いに並
    列に接続された第１型セルを含むセル・フィールドが少
    なくとも１つ半導体上に設けられているＭＩＳパワート
    ランジスタにおいて、セル・フィールド（Ｚ）の縁が第
    ２型セル（１４）によって囲まれ、このセルが１つの領
    域（２）とソース領域（３）とこれらの領域に接触する
    電極（５）を備えており、この電極とセル・フィールド
    の境界に向かった側のゲート領域部分との間の領域（３
    ）の横寸法が第１型セル（１２）のソース領域のものよ
    り小さくされ、第２型セルの電極（５）が第１型セルの
    ソース電極（５）と電気結合されていることを特徴とす
    るＭＩＳパワートランジスタ。 ２）第２型セル（１４）の領域（２）にはソース電極（
    ５）のセル・フィールド（Ｚ）側にだけ１つのソース領
    域（３）が埋め込まれていることを特徴とする請求項１
    記載のＭＩＳパワートランジスタ。 ３）セル・フィールドが第３型セルによって囲まれ、こ
    のセルが領域（２）だけを含みソース領域を含んでいな
    いこと、各領域（２）に１つの電極が接触し、これらの
    電極がソース電極と電気結合されていることを特徴とす
    る請求項１記載のＭＩＳパワートランジスタ。 ４）総てのセル型の領域（２）が互いに等しい構成であ
    ることを特徴とする請求項１ないし３の１つに記載のＭ
    ＩＳパワートランジスタ。
JP63137186A 1987-06-05 1988-06-03 Ｍｉｓパワートランジスタ Pending JPS63311766A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3718912 1987-06-05
DE3718912.3 1987-06-05

Publications (1)

Publication Number Publication Date
JPS63311766A true JPS63311766A (ja) 1988-12-20

Family

ID=6329161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63137186A Pending JPS63311766A (ja) 1987-06-05 1988-06-03 Ｍｉｓパワートランジスタ

Country Status (2)

Country Link
EP (1) EP0293846A1 (ja)
JP (1) JPS63311766A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SI8911187B (sl) * 1988-06-16 1998-12-31 Siemens Aktiengesellschaft Preklopni napajalnik z zaščito za omejevanje izhodne napetosti
GB9207849D0 (en) * 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor device
US5430314A (en) * 1992-04-23 1995-07-04 Siliconix Incorporated Power device with buffered gate shield region
DE59208987D1 (de) * 1992-08-10 1997-11-27 Siemens Ag Leistungs-MOSFET mit verbesserter Avalanche-Festigkeit
US5719412A (en) * 1993-04-02 1998-02-17 Nippondenso Co., Ltd Insulated gate bipolar transistor
JP3216315B2 (ja) * 1993-04-02 2001-10-09 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
US5723882A (en) * 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
US6037631A (en) * 1998-09-18 2000-03-14 Siemens Aktiengesellschaft Semiconductor component with a high-voltage endurance edge structure
JP6369173B2 (ja) 2014-04-17 2018-08-08 富士電機株式会社 縦型半導体装置およびその製造方法
US9293533B2 (en) 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
US9349795B2 (en) 2014-06-20 2016-05-24 Infineon Technologies Austria Ag Semiconductor switching device with different local threshold voltage
US9231049B1 (en) 2014-06-20 2016-01-05 Infineon Technologies Austria Ag Semiconductor switching device with different local cell geometry

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532534A (en) * 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
JPH0612828B2 (ja) * 1983-06-30 1994-02-16 株式会社東芝 半導体装置
JP2572210B2 (ja) * 1984-11-20 1997-01-16 三菱電機株式会社 縦型パワ−ｍｏｓ電界効果型半導体装置

Also Published As

Publication number Publication date
EP0293846A1 (de) 1988-12-07

Similar Documents

Publication Publication Date Title
US5589405A (en) Method for fabricating VDMOS transistor with improved breakdown characteristics
US4789882A (en) High power MOSFET with direct connection from connection pads to underlying silicon
US4631564A (en) Gate shield structure for power MOS device
JP2988871B2 (ja) トレンチゲートパワーｍｏｓｆｅｔ
JP4597945B2 (ja) ラテラルｍｏｓｆｅｔ
US4686551A (en) MOS transistor
US4639754A (en) Vertical MOSFET with diminished bipolar effects
JP2000508122A (ja) 半導体デバイス
JPS63311766A (ja) Ｍｉｓパワートランジスタ
JP3076468B2 (ja) 半導体装置
JP2003174169A (ja) 半導体装置
JPH09102605A (ja) アキュミュレーションモード電界効果トランジスタ
JPH0923017A (ja) Ｓｏｉ入力保護回路
US5451799A (en) MOS transistor for protection against electrostatic discharge
JPH065692B2 (ja) 半導体デバイス
JP2877408B2 (ja) 導電変調型ｍｏｓｆｅｔ
JPS5921070A (ja) 半導体装置
JPH0513387B2 (ja)
JPH049378B2 (ja)
JP3855386B2 (ja) 半導体装置
US4584593A (en) Insulated-gate field-effect transistor (IGFET) with charge carrier injection
JP3240896B2 (ja) Ｍｏｓ型半導体素子
JP3100755B2 (ja) 縦型ｍｏｓ電界効果トランジスタ
JPH05218438A (ja) 電力スイッチング用ｍｏｓトランジスタ
JPH06169090A (ja) パワーｍｏｓｆｅｔ