JPH02297967A - 入力保護装置 - Google Patents
入力保護装置Info
- Publication number
- JPH02297967A JPH02297967A JP1119324A JP11932489A JPH02297967A JP H02297967 A JPH02297967 A JP H02297967A JP 1119324 A JP1119324 A JP 1119324A JP 11932489 A JP11932489 A JP 11932489A JP H02297967 A JPH02297967 A JP H02297967A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- type
- semiconductor substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 230000015556 catabolic process Effects 0.000 abstract description 26
- 229910052751 metal Inorganic materials 0.000 abstract description 17
- 239000002184 metal Substances 0.000 abstract description 17
- 230000001681 protective effect Effects 0.000 abstract 1
- 230000000295 complement effect Effects 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の入力保護装置に関し、特に静電破
壊強度を改善した入力保護装置に関する。
壊強度を改善した入力保護装置に関する。
従来、絶縁ゲート電界効果トランジスタ（以下、ＭＯＳ
ＦＥＴという）で構成された半導体装置では、入力用ボ
ンディングパッドより半導体装置内部に静電気や過大電
圧が印加されると、ＭＯＳＦＥＴのゲート酸化膜が絶縁
破壊するという危険性があるため、入力保護装置を内蔵
している。第３図（ａ）は相補型半導体装置の従来の入
力保護装置の平面図、第３図（ｂ）は第３図（ａ）のｃ
−ｃ’線断面図である。Ｐ型半導体基板３１上にＮ型埋
込み層３２を形成し、その内部にＮ型拡散層３３を形成
し、入力用ボンディングパッドからの信号を伝達する金
゛属配線層３４をＮ型拡散層３３の一端に接続し、Ｎ型
拡散層３３の他の一端に、金属配線層３５を接続し、こ
の金属配線３５を次段のＭＯＳＦＥＴのゲート電極等に
接続している。この入力保護装置は、入力用ボンディン
グパッドからＰ型半導体基板３１に対して正電圧が加わ
った場合、Ｎ型埋込み層３２とＰ型半導体基板３１の接
合における逆耐圧でブレイクダウンを起こさせるととも
に、入力用ボンディングパッドからの信号をＮ型埋込み
層３２とＮ型拡散層３３を介することで、抵抗を設け、
金属配線層３５に接続される次段のＭＯＳＦＥＴのゲー
ト電極に対して、時定数を大きくし、ゲート酸化膜の絶
縁破壊から保護している。また、入力用ボンディングパ
ッドからＰ型半導体基板３１に対して負電圧が加わった
場合、Ｎ型埋込み層３２とＰ型半導体基板３１の接合に
おける順方向特性で電流を流して、金属配線層３５に接
続される次段のＭＯ８Ｆ’ＥＴを保護している。ここで
、Ｎ型拡散層３３をＮ型埋込み層３２の内部に設けてい
るのは、拡散層中への金属配線層（例えばアルミニウム
）の浸透、いわゆるアロイスパイクが発生した場合に、
金属配線層とＰ型半導体基板が接触することを防止する
ためと、また、接合深さの浅い拡散層はその角の部分、
例えば第３図（ｂ）の３ｂで示す部分の曲率半径が小さ
く、耐圧が低くなり、逆耐圧でブレイクダウンが起きる
と、この部分に電流が集中し、接合を破壊するため１、
接合深さの深いＮ型埋込み層を設けている。
ＦＥＴという）で構成された半導体装置では、入力用ボ
ンディングパッドより半導体装置内部に静電気や過大電
圧が印加されると、ＭＯＳＦＥＴのゲート酸化膜が絶縁
破壊するという危険性があるため、入力保護装置を内蔵
している。第３図（ａ）は相補型半導体装置の従来の入
力保護装置の平面図、第３図（ｂ）は第３図（ａ）のｃ
−ｃ’線断面図である。Ｐ型半導体基板３１上にＮ型埋
込み層３２を形成し、その内部にＮ型拡散層３３を形成
し、入力用ボンディングパッドからの信号を伝達する金
゛属配線層３４をＮ型拡散層３３の一端に接続し、Ｎ型
拡散層３３の他の一端に、金属配線層３５を接続し、こ
の金属配線３５を次段のＭＯＳＦＥＴのゲート電極等に
接続している。この入力保護装置は、入力用ボンディン
グパッドからＰ型半導体基板３１に対して正電圧が加わ
った場合、Ｎ型埋込み層３２とＰ型半導体基板３１の接
合における逆耐圧でブレイクダウンを起こさせるととも
に、入力用ボンディングパッドからの信号をＮ型埋込み
層３２とＮ型拡散層３３を介することで、抵抗を設け、
金属配線層３５に接続される次段のＭＯＳＦＥＴのゲー
ト電極に対して、時定数を大きくし、ゲート酸化膜の絶
縁破壊から保護している。また、入力用ボンディングパ
ッドからＰ型半導体基板３１に対して負電圧が加わった
場合、Ｎ型埋込み層３２とＰ型半導体基板３１の接合に
おける順方向特性で電流を流して、金属配線層３５に接
続される次段のＭＯ８Ｆ’ＥＴを保護している。ここで
、Ｎ型拡散層３３をＮ型埋込み層３２の内部に設けてい
るのは、拡散層中への金属配線層（例えばアルミニウム
）の浸透、いわゆるアロイスパイクが発生した場合に、
金属配線層とＰ型半導体基板が接触することを防止する
ためと、また、接合深さの浅い拡散層はその角の部分、
例えば第３図（ｂ）の３ｂで示す部分の曲率半径が小さ
く、耐圧が低くなり、逆耐圧でブレイクダウンが起きる
と、この部分に電流が集中し、接合を破壊するため１、
接合深さの深いＮ型埋込み層を設けている。
上述した従来の入力保護装置は、さらに第３図（ａ）の
平面図において、Ｎ型埋込み層３２の角の部分が、Ｐ型
半導体基板３１との逆方向の耐圧が低くなるため、この
従来例では第３図（ａ）の３ａで示すように、角の部分
を斜めにし、角度を増すようにしているが、結局は、お
のような角の部分３ａが、Ｎ型埋込み層３２とＰ型半導
体基板３１との逆方向の耐圧が低いために、逆耐圧でブ
レイクダウンした場合に、この角の部分３ａに電流が集
中して、Ｎ型埋込み層３２とＰ型半導体基板３１との接
合を破壊してしまうという欠点がある。
平面図において、Ｎ型埋込み層３２の角の部分が、Ｐ型
半導体基板３１との逆方向の耐圧が低くなるため、この
従来例では第３図（ａ）の３ａで示すように、角の部分
を斜めにし、角度を増すようにしているが、結局は、お
のような角の部分３ａが、Ｎ型埋込み層３２とＰ型半導
体基板３１との逆方向の耐圧が低いために、逆耐圧でブ
レイクダウンした場合に、この角の部分３ａに電流が集
中して、Ｎ型埋込み層３２とＰ型半導体基板３１との接
合を破壊してしまうという欠点がある。
本発明の半導体装置の入力保護装置は、半導体基板上に
、半導体基板と逆導電型を有する第１の拡散層領域を設
け、第１の拡散層領域内部に、半導体基板と同じ導電型
で、かつ、不純物濃度の高い第２の拡散層領域を設け、
入力用ボンディングパッドを第１の拡散層領域に接続し
、第１の電源を第２の拡散層領域に接続している。
、半導体基板と逆導電型を有する第１の拡散層領域を設
け、第１の拡散層領域内部に、半導体基板と同じ導電型
で、かつ、不純物濃度の高い第２の拡散層領域を設け、
入力用ボンディングパッドを第１の拡散層領域に接続し
、第１の電源を第２の拡散層領域に接続している。
次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例の平面図、第１図（ｂ
）は第１図（ａ）のＡ−Ａ’線断面図である。
）は第１図（ａ）のＡ−Ａ’線断面図である。
Ｐ型半導体基板１１上に、Ｎ型拡散層１２を形成し、そ
の内部にＰ型半導体基板１１よりも不純物濃度の高いＰ
型拡散層１３を形成し、入力用ボンディングパッドから
の信号を伝達する金属配線層１４をＮ型拡散層１２に接
続し、接地電位である金属配線層１５をＰ型拡散層１３
に接続し、Ｐ型拡散層１３を接地電位とする。Ｎ型拡散
層１２とＰ型半導体基板１１の接合と、Ｎ型拡散層１２
とＰ型拡散層１３の接合の逆方向耐圧は、Ｐ型拡散層１
ゴの不純物濃度をＰ型半導体基板１１よりも高く設定す
ることにより、Ｎ型拡散層１２とＰ型拡散層１３の接合
の逆方向耐圧のほうが低くなる。
の内部にＰ型半導体基板１１よりも不純物濃度の高いＰ
型拡散層１３を形成し、入力用ボンディングパッドから
の信号を伝達する金属配線層１４をＮ型拡散層１２に接
続し、接地電位である金属配線層１５をＰ型拡散層１３
に接続し、Ｐ型拡散層１３を接地電位とする。Ｎ型拡散
層１２とＰ型半導体基板１１の接合と、Ｎ型拡散層１２
とＰ型拡散層１３の接合の逆方向耐圧は、Ｐ型拡散層１
ゴの不純物濃度をＰ型半導体基板１１よりも高く設定す
ることにより、Ｎ型拡散層１２とＰ型拡散層１３の接合
の逆方向耐圧のほうが低くなる。
Ｐ型半導体基板１１を接地電位とすると、入力用ボンデ
ィングパッドから接地電位に対して負電圧が加わった場
合、Ｎ型拡散層１２とＰ型半導体基板１１の接合および
Ｎ型拡散層１２とＰ型拡散層１３の接合における順方向
特性で電流を流し、次段に接続されるＭＯ８Ｆ’ＥＴを
保護している。
ィングパッドから接地電位に対して負電圧が加わった場
合、Ｎ型拡散層１２とＰ型半導体基板１１の接合および
Ｎ型拡散層１２とＰ型拡散層１３の接合における順方向
特性で電流を流し、次段に接続されるＭＯ８Ｆ’ＥＴを
保護している。
入力用ボンディングパッドから接地電位に対して正電圧
が加わった場合、Ｎ型拡散層１２とＰ型拡散層１３の接
合における逆耐圧でブレイクダウンを起こさせることで
、次段に接続されるＭＯＳＦＥＴを保護している。この
逆耐圧でブレイクダウンが起きた場合、第１図（ａ）の
平面図において、Ｐ型拡散層１３０角の部分１ａや、第
１図（ｂ）の断面図において、接合の深さ方向における
Ｐ型拡散層１３０角の部分１ｂは第３図（ａ）、 （ｂ
）と比較すると、Ｎ型拡散層１２側の角度は大きく、こ
の部分の耐圧が他の接合部より低くなることはなく、電
流の局所的な集中はない。
が加わった場合、Ｎ型拡散層１２とＰ型拡散層１３の接
合における逆耐圧でブレイクダウンを起こさせることで
、次段に接続されるＭＯＳＦＥＴを保護している。この
逆耐圧でブレイクダウンが起きた場合、第１図（ａ）の
平面図において、Ｐ型拡散層１３０角の部分１ａや、第
１図（ｂ）の断面図において、接合の深さ方向における
Ｐ型拡散層１３０角の部分１ｂは第３図（ａ）、 （ｂ
）と比較すると、Ｎ型拡散層１２側の角度は大きく、こ
の部分の耐圧が他の接合部より低くなることはなく、電
流の局所的な集中はない。
第２図（ａ）は本発明の実施例２の平面図、第２図（ｂ
）は第２図（ａ）のＢ−Ｂ’線断面図であり、本発明を
Ｐ型半導体基板にＮ型埋込み層を設ける相補型半導体装
置に応用した例である。Ｐ型半導体基板２１上にＮ型埋
込み層２２を形成し、その内部に、Ｎ型拡散層２３とＰ
型半導体基板２１よつ不純物濃度の高いＰ型拡散層２４
を形成し、Ｎ型拡散層２３の一端に入力用ボンディング
パッドから信号を伝達する金属配線層２５を接続し、Ｎ
型拡散層２３の他の一端に金属配線層２７を接続し、こ
の金属配線層２７を次段のＭＯＳＦＥＴのゲート電極等
に接続する。また接地電位である金属配線層２６をＰｆ
ｆ拡散層２４に接続し、Ｐ型拡散層２４を接地電位とす
る。Ｐ型半導体基板を接地電位とすると、入力用ボンデ
ィングパッドから接地電位に対して負電圧が加わった場
合、Ｎ型埋込み層２２とＰ型半導体基板２１の接合およ
びＮ型埋込み層２２とＰ型拡散層２４の接合における順
方向特性で電流を流し、次段に接続されるＭＯＳＦＥＴ
を保護している。入力用ボンディングパッドから接地電
位に対して正電圧が加わった場合、Ｎ型埋込み層２２と
Ｐ型拡散層２４の接合における逆耐圧でブレイクダウン
を起こさせることで、次段に接続されるＭＯＳＦＥＴを
保護している。この逆耐圧でブレイクダウンが起きた場
合は、第１図（ａ）、 （ｂ）に示した実施例と同様に
、電流の局所的な集中を防止でき、また、入力用パッド
からの信号をＮ型埋込み層２２とＮ型拡散層２３を介す
ることで、抵抗を設け、時定数を太きく１−１次段に接
続されるＭＯＳＦＥＴの保護能力を向上させている。さ
らに、Ｎ型拡散層２３、Ｐ型拡散層２４、およびＮ型埋
込み層２２は、相補型ＭＯ３ＦＥＴを形成するのと同じ
製造工程で形成できるので、特に製造工程を増す必要が
ない、という利点もある。
）は第２図（ａ）のＢ−Ｂ’線断面図であり、本発明を
Ｐ型半導体基板にＮ型埋込み層を設ける相補型半導体装
置に応用した例である。Ｐ型半導体基板２１上にＮ型埋
込み層２２を形成し、その内部に、Ｎ型拡散層２３とＰ
型半導体基板２１よつ不純物濃度の高いＰ型拡散層２４
を形成し、Ｎ型拡散層２３の一端に入力用ボンディング
パッドから信号を伝達する金属配線層２５を接続し、Ｎ
型拡散層２３の他の一端に金属配線層２７を接続し、こ
の金属配線層２７を次段のＭＯＳＦＥＴのゲート電極等
に接続する。また接地電位である金属配線層２６をＰｆ
ｆ拡散層２４に接続し、Ｐ型拡散層２４を接地電位とす
る。Ｐ型半導体基板を接地電位とすると、入力用ボンデ
ィングパッドから接地電位に対して負電圧が加わった場
合、Ｎ型埋込み層２２とＰ型半導体基板２１の接合およ
びＮ型埋込み層２２とＰ型拡散層２４の接合における順
方向特性で電流を流し、次段に接続されるＭＯＳＦＥＴ
を保護している。入力用ボンディングパッドから接地電
位に対して正電圧が加わった場合、Ｎ型埋込み層２２と
Ｐ型拡散層２４の接合における逆耐圧でブレイクダウン
を起こさせることで、次段に接続されるＭＯＳＦＥＴを
保護している。この逆耐圧でブレイクダウンが起きた場
合は、第１図（ａ）、 （ｂ）に示した実施例と同様に
、電流の局所的な集中を防止でき、また、入力用パッド
からの信号をＮ型埋込み層２２とＮ型拡散層２３を介す
ることで、抵抗を設け、時定数を太きく１−１次段に接
続されるＭＯＳＦＥＴの保護能力を向上させている。さ
らに、Ｎ型拡散層２３、Ｐ型拡散層２４、およびＮ型埋
込み層２２は、相補型ＭＯ３ＦＥＴを形成するのと同じ
製造工程で形成できるので、特に製造工程を増す必要が
ない、という利点もある。
以上説明したように本発明は、半導体基板上に、半導体
基板と逆導電型の第１の拡散層領域を設け、この第１の
拡散層領域の内部に、半導体基板と同じ導電型で不純物
濃度の高い第２の拡散層領域を設け、第１の拡散層領域
と第２の拡散層領域の逆方向の耐圧を、第１の拡散層領
域と半導体基板と逆方向の耐圧よりも低くすることで、
第１の拡散層領域と第２の拡散層領域の接合が逆耐圧の
ブレイクダウンを起こした場合に、この接合の角の部分
には電流は集中せず、接合の破壊を防止でき、すなわち
、入力保護装置の破壊を防止できる効果がある。
基板と逆導電型の第１の拡散層領域を設け、この第１の
拡散層領域の内部に、半導体基板と同じ導電型で不純物
濃度の高い第２の拡散層領域を設け、第１の拡散層領域
と第２の拡散層領域の逆方向の耐圧を、第１の拡散層領
域と半導体基板と逆方向の耐圧よりも低くすることで、
第１の拡散層領域と第２の拡散層領域の接合が逆耐圧の
ブレイクダウンを起こした場合に、この接合の角の部分
には電流は集中せず、接合の破壊を防止でき、すなわち
、入力保護装置の破壊を防止できる効果がある。
第１図（ａ）は本発明の入力保護装置の実施例を示す平
面図、第１図（ｂ）は第１図（ａ）のＡ−Ａ’線断面図
、第２図（ａ）は本発明の入力保護装置の他の実施例を
示す平面図、第２図（ｂ）は第２図（ａ）のＢ−Ｂ’線
断面図、第３図（ａ）は従来の入力保護装置の平面図、
第３図（ｂ）は第３図（ａ）のｃ−ｃ’線断面図。 １１．２１，３１・・・・・・Ｐ型半導体基板、２２゜
３２・・・・・・Ｎ型埋込み層、１２，２３．３８・・
・・・・Ｎ型拡散層、１３．２４・・・・・・Ｐ型拡散
層、１４，１５゜２５．２６．２’７，３４．３５・・
・・・・金属配線層。 代理人 弁理士 内 厚 晋 （久） （ａ） Ｇらノ 第 Ｚ 図 （よ→ Ｃｂ） 第３ 図
面図、第１図（ｂ）は第１図（ａ）のＡ−Ａ’線断面図
、第２図（ａ）は本発明の入力保護装置の他の実施例を
示す平面図、第２図（ｂ）は第２図（ａ）のＢ−Ｂ’線
断面図、第３図（ａ）は従来の入力保護装置の平面図、
第３図（ｂ）は第３図（ａ）のｃ−ｃ’線断面図。 １１．２１，３１・・・・・・Ｐ型半導体基板、２２゜
３２・・・・・・Ｎ型埋込み層、１２，２３．３８・・
・・・・Ｎ型拡散層、１３．２４・・・・・・Ｐ型拡散
層、１４，１５゜２５．２６．２’７，３４．３５・・
・・・・金属配線層。 代理人 弁理士 内 厚 晋 （久） （ａ） Ｇらノ 第 Ｚ 図 （よ→ Ｃｂ） 第３ 図
Claims (2)
- （１）第１導電型の半導体基板上に、前記半導体基板と
逆導電型を有する第１の拡散層領域を設け、入力用ボン
ディングパッドを前記第１の拡散層領域に接続して構成
される入力保護装置において、前記第１の拡散層領域の
内部に第１導電型の第２の拡散層領域を設け、第１の電
源を前記第２の拡散層領域に接続することを特徴とする
半導体装置の入力保護装置。 - （２）前記入力用ボンディングパッドと第１の拡散層領
域を接続するコンタクト部に、前記第１の拡散層領域と
同じ導電型で、かつ、不純物濃度の高い第３の拡散層領
域を有することを特徴とする特許請求の範囲第１項記載
の半導体装置の入力保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1119324A JP2730174B2 (ja) | 1989-05-11 | 1989-05-11 | 入力保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1119324A JP2730174B2 (ja) | 1989-05-11 | 1989-05-11 | 入力保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02297967A true JPH02297967A (ja) | 1990-12-10 |
| JP2730174B2 JP2730174B2 (ja) | 1998-03-25 |
Family
ID=14758647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1119324A Expired - Lifetime JP2730174B2 (ja) | 1989-05-11 | 1989-05-11 | 入力保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730174B2 (ja) |
-
1989
- 1989-05-11 JP JP1119324A patent/JP2730174B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2730174B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0161983B1 (en) | Input protection arrangement for vlsi integrated circuit devices | |
| US4509067A (en) | Semiconductor integrated circuit devices with protective means against overvoltages | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JP2513010B2 (ja) | 半導体集積回路の入力保護装置 | |
| JPH02297967A (ja) | 入力保護装置 | |
| JPH02238668A (ja) | 半導体装置 | |
| US5521413A (en) | Semiconductor device having a solid metal wiring with a contact portion for improved protection | |
| JPH02146773A (ja) | 半導体装置 | |
| JPS6135568A (ja) | ゲ−ト保護ダイオ−ド | |
| JPH01128465A (ja) | 静電破壊防止素子を具備した半導体装置 | |
| JPS63172468A (ja) | 入力保護回路 | |
| JP3033251B2 (ja) | 半導体装置 | |
| JPS61295651A (ja) | 半導体入力保護装置 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 | |
| JPS62279675A (ja) | 半導体集積回路の保護回路 | |
| JPH0732236B2 (ja) | 半導体集積回路装置 | |
| JP2949769B2 (ja) | 半導体入力保護装置 | |
| JPH0410228B2 (ja) | ||
| JPS60103658A (ja) | 半導体集積回路 | |
| JPS61100954A (ja) | 半導体装置 | |
| JPH01185974A (ja) | Ｍｉｓ−ｆｅｔ | |
| JPS6336554A (ja) | 半導体装置 | |
| JPH0774353A (ja) | 入出力保護回路 | |
| JPS61263276A (ja) | 半導体装置 |