JPH02146773A

JPH02146773A - 半導体装置

Info

Publication number: JPH02146773A
Application number: JP63299967A
Authority: JP
Inventors: Kazuhito Misu; 三須　一仁
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-11-28
Filing date: 1988-11-28
Publication date: 1990-06-05
Anticipated expiration: 2011-03-04
Also published as: JPH0821630B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は入力端子に加えられる静電気などの外部サージ
から、例えば絶縁ゲート型電界効果集積回路等の装置本
体を保護する入力保護回路装置を備えた半導体装置に関
する。

［従来の技術］例えは、絶縁ゲート型電界効果集積回路装置（ＭＯＳ　
　ＩＣ）等の半導体装置では、厚さ２００へ〜３００人
程度の非常に薄いシリコン酸化膜がゲート絶縁膜として
使用されているので、ゲート絶縁膜は摩擦により生ずる
静電気やノイズ電圧などにより容易に絶縁破壊され、入
力保護回路装置が必要不可欠となる。

また、今後ＭＯ３ＩＣは高集積化、高性能化が進み、ゲ
ート絶縁膜は、増々薄膜化される傾向にあり、そのため
問題はさらに重大になる。

第３図には一般的に用いられている半導体入力保護回路
装置の等価回路が示されており、等価回路は、２つの抵
抗Ｒ１，Ｒ２と、ゲートが入力端子Ｐと抵抗Ｒ１の一方
端部に接続されているとともに、トレインが抵抗Ｒ１の
他方端部と抵抗Ｒ２の一方端部に接続され、かつソース
が接地に接続されたトランジスタＱ１と、ゲートとソー
スが接地され、トレインが抵抗Ｒ２の他方端部と、内部
回路（装置本体）とされるトランジスタＱ３の入力ゲー
トに接続されたトランジスタＱ２とにより構成されてい
る。

入力端子Ｐは通常ボンディング用のアルミパッドに接続
されており、トランジスタＱ３は保護されるべきトラン
ジスタであって、そのゲート酸化ｉ　にはｉさ２００人
〜３００人のシリコン酸化膜が使用される。

トランジスタＱ２はパンチスルートランジスタで、ソー
ス・トレイン間に２０Ｖ前後の異常電圧が印加されると
導通状態となり、入力電圧をクランプする機能を有する
。

なお、トランジスタＱ２のゲート絶縁膜としては、トラ
ンジスタＱ３と同様のものを用いるのが一般的である。

トランジスタＱ１はしきい値電圧２０Ｖ程度のトランジ
スタで６０００八程度の厚いシリコン酸化膜がゲート絶
縁膜として用いられており、通常いわゆるチャネルスト
ッパー領域と同時に形成される。

抵抗Ｒ１，Ｒ２は時定数を設けて入力パルス波形をなま
らせるとともに、トランジスタＱ１あるいは、トランジ
スタＱ２が導通状態になったときに、電流を制限する機
能を有し、半導体基板と反対導電型の不純物拡散層、あ
るいはリンなどの不純物を含んだ多結晶シリコン層によ
り形成されることが多い。

そして、第４図には第３図の等価回路を半導体基板上に
具体化した平面図が示されている。

第４図において、１０３Ａ〜１０３Ｃ，１０４Ａ〜１０
４Ｃは能動領域での不純物拡散層、１０６は不純物とし
てリンを含む多結晶シリコン層、１１７Ａ〜１１７Ｄは
コンタクト開口部、１０１はポンディングパッド、１１
１はアルミ配線層、破線で囲まれた部分１０２はボンデ
ィング用のバットスルーホールを各々示している。

ボンディング用パッド１０１はアルミパターンで形成さ
れ、パッドスルーホール１０２と対向する部分は、半導
体チップ表面全体を覆っているパッシベーション膜（図
示せず）が除去されて、ボンディングワイヤ（図示せず
）でパッケージのり−ト電極（図示せず）と接続可能と
されており、従って、これが第３図の入力端子Ｐに相当
する。

そして、ポンディングパッド１０１（入力端子Ｐ）はコ
ンタクト開口部１１７Ａを介して不純物拡散Ｊｉｊ１０
３Ａ（第３図の抵抗Ｒ１に相当）と接続され、さらに不
純物拡散層１０３Ａ（抵抗Ｒ１）からトランジスタＱ１
のトレイン領域１０３Ｂに至るように設定されている。

また、トランジスタＱ１のソースとなる不純物拡散Ｎ１
０４Ａはコンタクト開口部１１７Ｂを介して接地電位の
アルミ配線Ｎ１１１に接続され、さらに抵抗Ｒ２となる
不純物拡散層１０３Ｃの形成領域を経てトランジスタＱ
２のドレイン領域に至るように設定されている。

また、接地電位に保たれた多結晶シリコン層１０６によ
りトランジスタＱ２のゲート電極が形成される一方、ト
ランジスタＱ２のソースとされる不純物拡散層１０４Ｂ
はコンタクト開口部１１７Ｃを介して接地電位のアルミ
配線Ｎ１１１に接続されるように形成されている。

［発明が解決しようとする問題点コ上述した従来の半導体入力保護回路装置は、入力保護機
能という点ではかなり高い水準に達しており、たとえは
２０００Ｖで１００ＰＦのコンデンサを充電した後、１
．５にΩの直列抵抗を介して入力ピン−接地電位端子間
に印加、放電を５回繰り返しても、内部回路であるトラ
ンジスタＱ３の入力ゲート絶縁膜に異常は見られないと
いう結果が得られている。

しかしながら、この入力保護機能は、レイアウトに大き
く依存しているのが実情で、多くの場合レイアウト上の
制約となる。

例えば、第４図において、ポンディングパッド１０１に
異常電圧が印加されると、その部分には、保護機構が何
ら設けられていないため、その異常電圧がトランジスタ
Ｑｌ、０２などの保護素子に伝達される以前にコンタク
ト開口部１１７Ａ付近の不純物拡散１１０３Ａの接合が
ブレイクダウンする。

そして、その場合、コンタクト開口部１１７Ａ付近に他
の基準電位を有する不純物拡散Ｎ１０４Ｃの形成領域が
存在すると、異常電流が不純物拡散Ｊｉｊ１０３Ａの接
合部のごく一部に集中し、その部分が瞬間的に高温とな
り、接合部の破壊や上部アルミ配線の溶融・短絡が生ず
る。

また、不純物拡散Ｊ’１１０３Ａの接合部から見て順方
向に加わるサージ電圧の場合には不純物拡散層１０４Ｃ
の接合が破壊される。この場合、コンタクト開口部１１
７Ｄが１つしかない小さな拡散層である場合にはさらに
問題が顕著となる。

このように従来の入力保護回路装置は他の入力パッドに
付属している入力保護回路装置や内部回路などに形成さ
れた不純物拡散層に対する位置関係に注意を要し、レイ
アウト上の制約事項となっている。

また、前述したように、ポンディングパッド１０１に異
常電圧が印加されると、第５図〜第７図から理解される
ように、トランジスタＱ１が導通したときに、ＬＯＧＯ
Ｓ欠陥（フィールド酸化膜１１３の形成時において、酸
化進行時の応力によって半導体基板１１９の結晶格子発
生するズレ）が生ずる。

その結果、ドレイン不純物拡散層１０３Ｂ内には、トラ
ンジスタＱｌのドレインとソース間に加わる高電解によ
り発生したホットエレクトロンの一部が注入される。

そのため、トレイン不純物拡散層１０３Ｂとフィールド
酸化膜１１３直下のチャネルストッパー層１１２とで形
成される空乏層幅は極めて小さくなり、トレイン不純物
拡散Ｎ１０３Ｂと半導体基板１１９間の耐圧が下がり、
ドレイン不純物拡散層１０３Ｂから半導体基板１１９ヘ
リークするという欠点がある。

本発明の目的は、入力端子に印加された異常電圧等、外
部サージに影響されることがなく、また自由度の高いレ
イアウトが行えるとともに、ドレイン不純物拡散層と厚
いゲート酸化膜とが接する領域においてリーク電流の発
生が防止可能とされて保護機能が高度に維持される半導
体装置を提供することにある。

［発明の従来技術に対する相違点コ上述した従来の半導体装置に対し、本発明は入力端子に
接続された第１の不純物拡散層と接地電位に接続された
第２の不純物拡散層とが同一活性化領域内に平行姿勢で
相対向して分離されており、前記第１の不純物拡散層お
よび第２の不純物拡散層上には、内部回路と同様の薄い
絶縁膜が形成されている。

そして、前記絶縁膜上でかつ前記第１の不純物拡散層と
第２の不純物拡散層間の分離領域」二には、接地電位に
接続された多結晶シリコン層から成るゲート電極が形成
されており、前記第１の不純物拡散層、第２の不純物拡
散層およびゲート電極はその順序で各々所定の間隔で離
間されるように前記第１の不純物拡散層と第２の不純物
拡散層との間隔が前記ゲート電極の幅よりも大きく設定
されているという相違点を有する。

［問題点を解決するための手段］本発明の半導体装置は、被保護対象となる装置本体と、前記装置本体の入力端子に接続可能とされ、一導電型の
半導体からなる基板上の活性化領域に形成された第１の
不純物拡散層と、接地電位に接続可能とされ、自身の長手方向一端縁と前
記第１の不純物拡散層の長手方向一端縁とか並行となる
姿勢で、かつ所望の間隔を介して対向する位置とされて
前記基板上の活性化領域に形成された第２の不純物拡散
層と、所望の厚みに形成され、前記第１の不純物拡散層及び前
記第２の不純物拡散層とを被覆可能とされた絶縁膜と、接地電位に接続可能とされ、前記第１の不純物拡散層と
前記第２の不純物拡散層とが対向する間隙位置で前記絶
縁膜上に形成された多結晶シリコン層からなるゲート電
極と、を備え、前記第１の不純物拡散層と前記第２の不純物拡散層の前
記間隙は、前記ゲート電極の幅よりも大きく設定され、
当該ゲート電極は、長手方向両端線が、当該第１の不純
物拡散層と当該第２の不純物拡散層の前記各一端縁から
離間させた位置に形成された、ことを特徴とする。

［実施例コ次に本発明にかかる半導体装置の好適な実施例を図面に
基づいて説明する。

第１図には前記装置１の平面図が示されており、第２図
では第１図における■−■線断面図が示されている。

第１図と第２図から理解されるように、Ｐ型シリコン（
一導電型の半導体）基板１１９上には、図示しない入力
端子に接続されるポンディングパッド１０１に多結晶シ
リコン層１０５を介して第１のＮ型不純物拡散層（第１
の不純物拡散Ｊｕｌ）　１０３が接続されており、また
、接地電位に接続されるアルミ配線Ｎ１１１には、多結
晶シリコン層１０６を介して第２のＮ型不純物拡散Ｎ（
第２の不純物拡散ＦＦ）１０４が接続されている。

それら第１のＮ型不純物拡散層１０３と第２の不純物拡
散層とは、互いに長手方向が平行に対向する姿勢で、か
つ所定の間隔を介して離間される位置に形成されており
、両波散層１０３と１０４との間隙、すなわち分離領域
の表面準位を安定させるために、その分離領域のゲート
酸化膜１１４上には、接地電位を有するアルミ配線Ｎ１
１１に接続された多結晶シリコンＮ（ゲート電極）１０
６Ｂが形成されている。

拡散層１０３，１０４はゲート電極１０６Ｂに対して自
己整合的に形成されるものではなく、選択的に形成され
ており、第１図中、条件Ｌｌ＞Ｌ２を満足させることに
よってゲート電極１１６と両波散層１０３，１０４とが
オフセットにされている。

両波散層１０３，１０４は、各々フィールド酸化膜１１
３（絶縁膜）およびその直下のチャネルストッパー用の
Ｐ型不純物拡散Ｎ１１２に接することがないように、酸
化膜１１３等の他の部材に対して一定の距離９だけ離間
されている。

また両波散層１０３，１０１は互いに４μｍ離間されて
いるとともに、それら両拡散ｊ！１０３゜１０４の長手
方向における長さは１２０μｍとされている。

そして、両拡散Ｎ１０３，１０４には常に−様な電界が
加わるように、コンタクト開口部１０７゜１０８．１０
９，１１０やポンディングパッド１０１およびアルミ配
線Ｎ１１１は両波散層１０３゜１０４に対して平行とな
る姿勢・位置に設けられている。

なお、本実施例では、ポンディングパッド１０１が被保
護対象となる装置本体（図示せず）の入力端子（図示せ
ず）に接続され、アルミ配線層１１１は接地電位に接続
されている。

従って、第１のＮ型不純物拡散層１０３と第２のＮ型不
純物拡散層１０４は各々半導体装置１のドレインとソー
スに対応している。

また、入力端子に接続されたアルミ配線層１１１と多結
晶Ｎ１０５、入力端子に接続された多結晶シリコンＮ１
０５と第１のＮ型不純物拡散Ｎ１０３、及び接地電位に
接続された多結晶シリコンＮ１０６Ａと第２のＮ型不純
物拡散層１０４は、各々、コンタクト１０７，１０８お
よび１０９により接続されている。

さらに、接地電位に接続されたアルミ配線層１１１と、
多結晶シリコン層１０６Ａまたは多結晶シリコン層１０
６とは各々コンタクトｌｌ０Ａ。

１１０Ｂにより接続されている。

以上のように構成された半導体装置１においてはポンデ
ィングパッド１０１に正の異常電圧が印加されると、ポ
ンディングパッド１０１に接続された第１のＮ型不純物
拡散層１０３と、接地電位に保たれた第２のＮ型不純物
拡散層１０４とは、」二連のように極めて狭い間隙で隣
接しているため、両拡散Ｊｉ１０３，１０４間はバンチ
スルーにより短絡される。

この時第１のＮ型不純物拡散層１０３とゲート電極１０
６Ｂとの間に発生する高電界はオフセット構造のために
緩和され、接地電位を保つソース側の第２のＮ型不純物
拡散層１０４から発生したエレクトロンはゲート酸化膜
１１４直下のＰ型シリコン基板１１９表面から順次第１
のＮ型不純物拡散層１０３、ポンディングパッド１０１
へと流れ込み、第１のＮ型不純物拡散Ｎ１０３と第２の
Ｎ型不純物拡散Ｎ１０４との間にはＬＯＧＯ５欠陥が生
じない。

また、両拡散！１０３，１０４はフィールド酸化膜１１
３直下のチャネルストッパー層１１２と接触しない構造
とされているので高電界によって発生したホットエレク
トロンの酸化膜注入がないためドレイン側である第１の
Ｎ型不純物拡散Ｎ１０３の空乏層幅に変化が無く、従っ
て第１のＮ型不純物拡散層１０３とＰ型シリコン基板１
１９との耐圧が劣化しない。

また、上記のようにホットエレクトロンがトラップされ
ないので、第１のＮ型不純物拡散Ｎ１゜３とゲート電極
１０６Ｂとの間の電界強度が緩和されるため、ゲート酸
化膜１１４の絶縁破壊が防止されるとともに、第１のＮ
型不純物拡散層１゜３、第２の不純物拡散層１０４の耐
圧劣化を招来することがなく、かつ微小リーク電流の発
生が防止される。

［発明の効果］以上説明したように本発明にかかる半導体装置は、入力
端子に接続された第１の不純物拡散層と接地電位に接続
された第２の不純物拡散層とが同一活性化領域内で等間
隔に平行かつ所望の間隔を介して相対向しており、前記
第１の不純物拡散層および第２の不純物拡散層上に内部
回路と同様の薄い絶縁膜が形成されている。

そして、前記絶縁膜上てかつ前記第１の不純物拡散層と
第２の不純物拡散層との間には、接地電位に接続された
多結晶シリコン層から成るゲート電極が形成されている
とともに、前記第１の不純物拡散層および第２の不純物
拡散層がゲート電極に対してオフセットに形成され、さ
らに、前記第１の不純物拡散層と第２の不純物拡散層と
の間隔が前記ゲート電極の幅よりも大きく設定されてい
る。

従って第１の不純物拡散層と第２の不純物拡散層との間
に欠陥（ＬＯＧＯ３欠陥等）の発生が回避される。

その結果、外部サージに対する保護機能の信頼性が優れ
るとともに、自身の耐久性にも優れ、かつレイアウトの
自由度が高いこの種の半導体装置を提供することができ
る。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の好適な実施例を示す
平面図、第２図は第１図における■−■線断面図、第３
図は従来の半導体装置の等価回路図、第４図は第３図の
前記従来例の半導体装置を示す平面図、第５図は第４図
における■−ｖ線断面図、第６図と第７図は第４図にお
けるａ部拡大図を示し第６図は入力端子に異常電圧が印
加されるときの状態を示す説明図、第７図は前記異常電
圧が印加された後入力端子へバイアスされた後の状態を
示す説明図である。Ｐ・・・・・・・・・・入力端子、Ｒ１，Ｒ２・・・・・・入力保障抵抗、Ｑｌ　・　・　
・　・　・　・　・　・Ｑ２．　　Ｑ３・　・　・　・
　・１０１　・　・　・　・　・　・　・１０２　・　・　・　・　・　・　・・寄生ＭＯＳ）ランジスタ、・ＭＯＳ）ランジスタ、・ポンディングパッド、・パッドスルーホール、１１３　・　・　・　・　・　・　・１１４　・　・　・　・　・　・　・１１５　◆　・　・　・　・　・　・１１６　・　・　・　・　・　・　・・・フィールド酸化膜、・・ゲート酸化膜、・・層間絶縁膜、・・空乏層、１０３、　１０３Ａ。１０３Ｂ、１０３Ｃ・・・・・入力保護抵抗、１１７Ａ
、　　１１７Ｂ。１１７Ｃ，１１７Ｄ・・・・・コンタクト、１０４、　
１０４Ａ。１０４Ｂ、１０４Ｃ・・・・・Ｎ型不純物拡散層、１１
８・・・・・・・・・・活性化領域、１１９・・・・・
・・・・・Ｐ型シリコン基板。１０５．１０６Ａ・・・・・・多結晶シリコン層、１０
６Ｂ・・・・・・・・・・ゲート電極、１０７、　１０
８．　１０９゜

Claims

【特許請求の範囲】被保護対象となる装置本体と、前記装置本体の入力端子に接続可能とされ、一導電型の
半導体からなる基板上の活性化領域に形成された第１の
不純物拡散層と、接地電位に接続可能とされ、自身の長手方向一端縁と前
記第１の不純物拡散層の長手方向一端縁とが並行となる
姿勢で、かつ所望の間隔を介して対向する位置とされて
前記基板上の活性化領域に形成された第２の不純物拡散
層と、所望の厚みに形成され、前記第１の不純物拡散層及び前
記第２の不純物拡散層とを被覆可能とされた絶縁膜と、接地電位に接続可能とされ、前記第１の不純物拡散層と
前記第２の不純物拡散層とが対向する間隙位置で前記絶
縁膜上に形成された多結晶シリコン層からなるゲート電
極と、を備え、前記第１の不純物拡散層と前記第２の不純物拡散層の前
記間隙は、前記ゲート電極の幅よりも大きく設定され、
当該ゲート電極は、長手方向両端縁が、当該第１の不純
物拡散層と当該第２の不純物拡散層の前記各一端縁から
離間させた位置に形成された、ことを特徴とする半導体装置。