JPH0587152B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば半導体集積回路の入力保護
に使用される半導体装置に関する。

（従来の技術） 半導体集積回路においては、ユーザ側での組立
て工程中に発生する素子の静電破壊がしばしば大
きな問題となる。これは、組立て工程中に過大な
電圧がICのピンに加わつた場合に起こるもので、
これによつてしばしば内部素子の破壊が発生され
る。

第７図はこのような静電破壊を防ぐために使用
される入力保護回路の構成を示すもので、外部か
らの入力信号が供給される入力パツド１１と内部
回路の初段トランジスタQ1との間には、多結晶
シリコン層から成る保護抵抗R1と保護用Ｎチヤ
ンネル型トランジスタQ2が設けられている。そ
して、この保護用Ｎチヤンネル型トランジスタ
Q2のドレインは、上記保護抵抗R1と上記トラン
ジスタQ1のゲートとの接続点に接続され、また
トランジスタQ2のゲートおよびソースは接地さ
れている。

次に、このような構成の入力保護回路の動作を
第８図に示されている上記入力保護用Ｎチヤンネ
ル型トランジスタQ2の断面構造を参照して説明
する。

入力パツドD0に過度の電圧が印加され、保護
抵抗R1によつて降下された電位すなわちＮチヤ
ンネルトランジスタQ2のドレイン１２に供給さ
れる電位V1が、そのドレイン１２とＰ型基板１
０との接合表面の接合耐圧（Surface
Breakdown電圧）以上になると、このトランジ
スタQ2のドレイン１２であるN⁺拡散層とＰ型基
板１０とのNP接合表面でブレークダウンが発生
して、上記Ｐ型基板１０に大量のホールが出され
る。このホールによつて上昇されるＰ型基板１０
の電位が、このＰ型基板１０とソース１１（N⁺
拡散層）とのPN接合の順方向電圧降下分だけ接
地電位よりも大きくなると、これらのホールはソ
ースに流れ出す。この結果、上記Ｎチヤンネル型
トランジスタQ2はNPNバイポーラトランジスタ
として動作して、外部から供給される高電圧を放
電する。

したがつて、内部回路初段のトランジスタQ1
のゲート電圧は、トランジスタQ2のドレイン１
２とＰ型基板１０との接合表面におけるブレーク
ダウン電圧以下に保たれるので、上記トランジス
タQ1のゲート酸化膜破壊が保護されるようにな
る。

このように、入力保護回路は保護用のトランジ
スタQ2のNP接合をブレークダウンさせることに
よつて、内部回路初段のトランジスタQ1のゲー
トに過大な電圧が印加されるのを防ぐ構造となつ
ている。

最近では、半導体装置を高集積化する目的で内
部回路素子の微細化と共に入力保護用トランジス
タの微細化も進められている。しかしながら、こ
のような素子の微細化に伴つて、入力保護用トラ
ンジスタQ2のブレークダウン時に発生される熱
によりこのトランジスタQ2のNP接合が破壊され
易くなると云う問題が生じて来ている。

これは、保護用トランジスタQ2のドレイン１
２となるN⁺拡散層とＰ型基板１０とのNP接合表
面１２１でブレークダウンが発生した際に、その
接合面で発生される熱がドレイン電極１４を形成
しているアルミニウムに伝導することによるもの
で、この熱によりアルミニウムの温度がその融点
に達するとドレイン１２とのコンタクト部分にお
けるアルミニウムが溶けて、電流の流れる方向に
沿つてそのアルミニウムがN⁺拡散層表面を流れ
出し、この流れ出したアルミニウムが基板１０に
まで達した時にドレイン電極１４がシヨートした
状態となり、結果的にPN接合が破壊されたこと
になるためである。

このようなアルミニウムの溶解に起因する接合
破壊は、アルミニウムの融点が低いため、電界の
集中によるPN接合破壊が起こる前に発生される
ので、素子の微細化とそのPN接合の耐圧とを両
立させることは非常に困難であつた。特に、
LDD（Lightly Doped Drain）構造のトランジス
タやGDD（Guarded Doped Drain）構造のトラ
ンジスタを入力保護用トランジスタとして使用す
る場合には、このようなアルミニウムの溶解によ
る接合破壊がさらに発生し易くなる。なぜなら、
これらのLDDおよびGDD構造のトランジスタは、
チヤネルホツトエレクトロンによるコンダクタン
スの劣化を防ぐために、ドレイン近傍の不純物濃
度を下げているので、この低濃度層における抵抗
値が高く発熱が大きくなるためである。

このようなLDDまたはGDD構造は、例えば５
［Ｖ］単一電源での動作の信頼性確保のために半
導体集積回路において今後広く使用される技術で
あるので、上記したようなアルミニウムの溶解に
よる接合破壊の問題はさらに大きなものとなつて
いる。

（発明が解決しようとする問題点） この発明は上記のような点に鑑みなされたもの
で、従来の半導体装置ではアルミニウムの溶解に
よる接合破壊が発生し易かつた点を改善し、素子
の微細化の観点から最も効率良くこのようなアル
ミニウムの溶解による接合破壊を防ぎ静電耐圧の
高い半導体装置を提供しようとするものである。

［発明の構成］ （問題点を解決するための手段） 前記問題点を解決するには、熱の発生源となる
PN接合表面とアルミニウム電極とを離して形成
して、アルミニウム電極が熱の影響を受けないよ
うにすれば良いが、これらを単に離して形成した
のではその素子面積が無用に大きくなつてしま
う。したがつて、この発明に係る半導体装置にあ
つては、Ｐ型基板とＮ型半導体領域との間のPN
接合の界面からアルミニウム電極との間の距離
を、その距離の増加に対する、アルミニウムが熱
溶解して半導体基板に到達することによつて生じ
るPN接合の破壊耐圧特性が飽和状態となる近傍
の値に設定したものである。また、入力保護回路
としてトランジスタを用いる場合には、PN接合
の破壊に対する耐圧の向上と素子の微細化を両立
させるために、アルミニウム配線に接続されるド
レイン電極からゲート電極までの距離が、ゲート
電極からソース電極までの距離よりも長く設定さ
れた非対象な構造を採用したものである。

（作用） 上記のような構成の半導体装置にあつては、ア
ルミニウムの溶解によるPN接合破壊を最も効率
良く押えることができるようになり、素子の微細
化とその耐圧とを効果的に実現できるようにな
る。

（実施例） 以下、図面を参照してこの発明の実施例を説明
する。第１図は入力保護用トランジスタとしてＮ
チヤンネル型のMOSトランジスタが使用される
場合の実施例を示すもので、第１図Ａにはそのパ
ターン平面が示されており、第１図Ｂには−
線に沿つた断面構造が示されている。

すなわち、Ｐ型半導体基板２１上には素子領域
がフイールド絶縁膜２２を利用して形成されてお
り、この素子領域内の上記基板２１の表面にはそ
れぞれN⁺拡散層から成るソース２３およびドレ
イン２４が離隔された状態で形成されている。こ
れらのソース２３とドレイン２４との間のチヤネ
ル領域に対応する半導体基板２１上にはゲート絶
縁膜２５を介してゲート電極２６が形成されてい
る。ソース電極２７およびドレイン電極２８は、
ソース２３およびドレイン２４の領域上にそれぞ
れ形成されており、この場合、ドレイン電極２８
は上記ゲート電極２５との距離、すなわちドレイ
ン電極２４と基板２１とのPN接合界面の露出部
との距離が通常の設計基準値よりも隔てられた状
態でドレイン２４とコンタクトしている。これ
は、ブレークダウン時に接合表面２４１で発生さ
れる熱によりドレイン電極２８を形成しているア
ルミニウムが溶かされるのを防ぐためであり、こ
の距離は、第２図に示されているようなゲート電
極２６とドレイン電極２８間の距離、すなわちド
レイン電極２４と基板２１とのPN接合界面の露
出部からドレイン電極２８のコンタクト位置まで
の距離に対するそのPN接合の耐圧特性に基づい
て決定される。

すなわち、この図から明らかなように、アルミ
ニウムが熱溶解して半導体基板に到達することに
よつて生じるPN接合の破壊に対する耐圧特性
は、ゲート電極２６とドレイン電極２８間の距離
に対応して一定の耐圧まで向上するが、それ以降
は飽和状態となりほとんどその距離を依存しなく
なる。なぜなら、その距離がある一定値以上長く
なると、熱源からの影響はほとんど無くなるから
である。また、距離が長くなるほど、例えばドレ
イン拡散層の抵抗値の増大による発熱量が増加す
る等の相反する作用も大きくなるためである。こ
のため、ドレイン電極２８とゲート電極２６との
距離を上記飽和状態に対応する値以上に離して
も、素子面積が大きく成るだけでその距離はアル
ミニウムの溶解防止に何等作用しなくなる。そこ
で、その飽和状態近傍に対応する距離だけドレイ
ン電極２８とゲート電極２６とを隔てて設定す
る。

したがつて、上記のように、ゲート電極２６と
ドレイン電極２７との距離を、接合の耐圧特性の
飽和状態近傍に対応する距離だけ離してトランジ
スタを形成することにより、最も効率良く素子の
微細化とその耐圧とを実現できるようになる。

また、上記接合表面２４１と同様にフイールド
絶縁膜２２近傍の接合表面２４２においても熱が
発生されるので、ドレイン電極２８は、ドレイン
２４を形成するN⁺拡散層のほぼ中央に形成する
ことが好ましい。

第３図は、フイールド絶縁膜３１と層間絶縁膜
３２とによつて膜厚の厚いゲート絶縁膜が形成さ
れると共に、ドレイン電極とゲート電極が共用と
なるフイールドトランジスタに本発明を適用した
例を示すもので、第３図Ａにはそのパターン平面
が示されており、第３図Ｂには−線に沿つた
断面構造が示されている。

この場合にも、ブレークダウン時に熱が発生さ
れるのはドレイン２４と基板２１との接合表面２
４１，２４２であるので、ドレイン電極はその接
合表面から所定の間隔だけ隔てられた位置に形成
される。

第４図は入力保護用にダイオードを利用した場
合の例を示すもので、第４図Ａにはそのパターン
平面が示されており、第４図Ｂには−線に沿
つた断面構造が示されている。

すなわち、Ｐ型半導体基板４１上には素子領域
がフイールド絶縁膜４２によつて形成されてお
り、この素子領域にN⁺拡散層４３が形成されて、
このN⁺拡散層４３とＰ型基板４１とによつてダ
イオードが構成される。

このような構成のダイオードにあつては、ブレ
ークダウン時に最も熱が発生されるN⁺拡散層４
３と基板４１との接合表面４３１，４３２から所
定の間隔を置いて電極４４を形成すれば、アルミ
ニウムの溶解による接合破壊を効果的に防ぐこと
ができる。

第５図はダイオードとそのダイオードを構成す
る拡散層の内部抵抗とを利用した入力保護の例を
示すもので、第５図Ａにはそのパターン平面が示
されており、第５図Ｂには−線に沿つた断面
構造が示されている。

すなわち、Ｐ型基板５１上には素子領域がフイ
ールド絶縁膜５２によつて形成され、この素子領
域にはN⁺拡散層５３が形成されている。そして、
このN⁺拡散層５３上には２つの電極が５４，５
５が互いに隔てられた位置に形成されており、電
極５４は入力パツド１１に接続され、電極５５は
内部回路初段のトランジスタQ1のゲートに接続
されている。この場合、電極５４は、N⁺拡散層
５３とＰ型基板５１とから構成されるPN接合ダ
イオードがブレークンダウンした際に最も熱が発
生される接合表面５３１から所定の間隔を置いて
形成されている。

以上、入力保護用として使用される素子の構造
について説明したが、この発明は入力保護用に用
いられるのみならず、例えば第６図に示すような
出力バツフアにも適用できる。

第６図に示されている出力バツフアはＰチヤン
ネル型MOSトランジスタQ11とＮチヤンネル型
MOSトランジスタ１２とから構成されるもので、
この場合には、出力パツドD1が直接接続される
Ｎチヤンネル型トランジスタQ12のドレインに第
１図に示したような構造を適用すればアルミニウ
ムの溶解による接合破壊を防止できるようにな
る。

このように、パツドからの電位を直接または抵
抗を介して素子に供給するアルミニウム配線がト
ランジスタまたはダイオードの半導体領域にコン
タクトして電極を形成する場合には、上記半導体
領域を一方とするPN接合界面の露出部と上記ア
ルミニウム電極のコンタクト位置との間の距離を
そのPN接合の耐圧特性が飽和状態となる近傍に
設定すれば、アルミニウムの溶解による接合破壊
を効率良く押えることができるようになる。

尚、この実施例では、アルミニウム電極とコン
タクトされる拡散層が高濃度層だけで形成される
場合について説明したが、例えばLDDまたは
GDD構造のように高濃度層の周辺に低濃度層が
形成されているような場合にも本発明を適用でき
ることはもちろんである。

［発明の効果］ 以上のようにこの発明によれば、PN接合界面
の露出部からアルミニウム電極のコンタクト位置
までの距離を、この距離に対する上記PN接合の
耐圧特性に基づいて、上記PN接合の耐圧特性が
アルミニウムの溶解に依存せずに上記PN接合の
構造に依存する距離に設定することにより、上記
PN接合界面の露出部からアルミニウム電極のコ
ンタクト位置までの距離を無用に大きくすること
なくアルミニウムの溶解に起因する接合破壊を防
ぐことが可能となる。したがつて、素子の微細化
とその耐圧とをバランス良く実現できるようにな
る。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る半導体装置
を説明する構成図、第２図はゲート電極とアルミ
ニウム電極間の距離に対するPN接合の耐圧特性
を示す図、第３図乃至第６図はそれぞれこの発明
の他の実施例を示す図、第７図は入力保護回路の
回路構成を示す図、第８図は入力保護回路に使用
される従来のトランジスタ構造を示す図である。 ２１……Ｐ型半導体基板、２２……フイールド
絶縁膜、２３……ソース、２４……ドレイン、２
６……ゲート電極、２７……ソース電極、２８…
…ドレイン電極。

Claims (1)

1. 【特許請求の範囲】 １ 入力パツドと基準電位供給端子との間に結合
   された入力保護用の半導体素子を有する半導体装
   置において、 前記入力保護用の半導体素子は、 Ｐ型半導体基板の表面に形成されたＮ型半導体
   領域と、 前記半導体領域上に設けられ、前記入力パツド
   に接続されるアルミニウム配線によつて形成され
   ているコンタクト電極とを有し、 前記基板表面上における前記基板と前記半導体
   領域とのPN接合の界面から前記コンタクト電極
   との間の距離は、その距離の増加に対して、前記
   コンタクト電極のアルミニウムが熱溶解して前記
   半導体基板に到達することによつて生じる前記
   PN接合の破壊に対する耐圧特性が飽和状態とな
   る近傍の値に設定されていることを特徴とする半
   導体装置。 ２ 入力パツドと基準電位供給端子との間に結合
   された入力保護用のトランジスタを有する半導体
   装置において、 前記入力保護用のトランジスタは、 Ｐ型半導体基板の表面に互いに隔てられて形成
   されたＮ型のドレイン領域およびソース領域と、 これらソース領域とドレイン領域との間のチヤ
   ネル領域上に絶縁膜を介して形成されたゲート電
   極と、 前記ドレイン領域上に設けられ、前記入力パツ
   ドに接続されるアルミニウム配線によつて形成さ
   れているドレイン電極と、 前記ソース領域上に設けられ、前記基準電位供
   給端子に接続されるソース電極とを有し、 前記ドレイン電極から前記ゲート電極までの第
   １の距離は、前記ドレイン電極のアルミニウムが
   熱溶解して前記半導体基板に到達することによつ
   て生じる前記基板と前記ドレイン領域との間の
   PN接合の破壊に対する耐圧が所定値以上になる
   ように、前記ソース電極から前記ゲート電極まで
   の第２の距離よりも長く設定されていることを特
   徴とする半導体装置。