JPH025478A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH025478A
JPH025478A JP15549988A JP15549988A JPH025478A JP H025478 A JPH025478 A JP H025478A JP 15549988 A JP15549988 A JP 15549988A JP 15549988 A JP15549988 A JP 15549988A JP H025478 A JPH025478 A JP H025478A
Authority
JP
Japan
Prior art keywords
layer
impurity diffusion
ground potential
junction
impurity diffused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15549988A
Other languages
English (en)
Other versions
JPH0716006B2 (ja
Inventor
Kazuhito Misu
三須 一仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15549988A priority Critical patent/JPH0716006B2/ja
Publication of JPH025478A publication Critical patent/JPH025478A/ja
Publication of JPH0716006B2 publication Critical patent/JPH0716006B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、特に入力保護回路を備えた半導体
装置に関する。
〔従来の技術〕
半導体装置、特に絶縁ゲート型電界効果集積回路(MO
S−IC)においては、ゲート絶縁膜として厚さ20〜
30nmと非常に薄いシリコン酸化膜が使用されており
摩擦等による静電気やノイズ電圧などにより容易に絶縁
破壊し、入力保護機能を設けないと実使用上支障を来な
すことはよく知られている。また、今後MO3−ICは
高集積化、高性能化が進み、ゲート絶縁膜は、さらに薄
膜化の方向にあり、問題は重大となりつつある。
第2図は従来の半導体保護装置の一例の等価回路図であ
る。
この等価回路は、抵抗R,,R2と、トランジスタQ+
(ゲートは入力端子Pと抵抗R1の一端に、ドレインは
抵抗R1の他端と抵抗R2の一端に、ソースは接地電位
にそれぞれ接続されている)と、トランジスタQ2(ゲ
ートとソースは接地電位に、ドレインは抵抗R2の他端
と内部回路であるトランジスタQ3の入力ゲートにそれ
ぞれ接続されている)とにより構成されている。
入力端子Pは通常ボンディング用のアルミパッドに接続
されている。また、トランジスタQ3は保護されるべき
内部回路のトランジスタであり、そのゲート絶縁膜は前
述のように厚さ20〜30nmのシリコン酸化膜が使用
される。トランジスタQ2はパンチスルートランジスタ
で、ソース・トレイン間に20V前後の異常電圧が印加
されると導通し、入力電圧をクランプする働きがある。
トランジスタQ2のゲート絶縁膜としてはトランジスタ
Q3と同様のものを用いることが普通である。トランジ
スタQlは、しきい値電圧が20V程度のトランジスタ
600nm程度の厚いシリコン酸化膜がゲート絶縁膜と
して用いられており、通常、いわゆるチャネルストッパ
領域と同時に形成される。抵抗R,,R2は時定数を設
けて入力パルス波形をなまらせ、またトランジスタQ1
あるいはQ2が導通状態になった際に電流を制限する目
的があり、通常半導体基板と反対導電型の不純物拡散層
あるいはリンなどの不純物を含んだ多結晶シリコン層で
形成することが多い。
第3図は第2図の等価回路を半導体基板に形成したもの
の平面図である。
半導体基板には、通常の方法により能動領域である不純
物拡散層4A〜4C,5A〜5C、リンを含む多結晶シ
リコン層11、コンタクト開口部7A〜7C2およびポ
ンディングパッド8とアルミニウム配線層9、ボンディ
ング用のパッドスルーホールパターン12が設けられる
。また、抵抗素子R1,R2は不純物拡散層で形成され
る。
ボンディング用パッド8はアルミニウムで形成され、半
導体チップ表面全体を覆っているパッシベーション膜(
図示せず)でパッケージのリード電極(図示せず)と接
続できるようになっており、これが第2図の入力端子P
に相当する。そして、ポンディングパッド8(入力端子
P)はコンタクト開口部7Aを通して不純物拡散層4A
(第3図の抵抗R1に相当)と接続され、さらにこの不
純物拡散層103A(抵抗R1)を経てトランジスタQ
1のドレイン領域に至る。
また、トランジスタQ1のソースを形成する不純物拡散
層5Aはコンタクト開口部7Bを通して接地電位のアル
ミニウム配線層9に接続され、さらに抵抗R2を形成す
る不純物拡散層4B、4Cの領域を経てトランジスタQ
2のドレイン領域(図示せず)に至る。また、接地電位
に保たれた多結晶シリコン層11によりトランジスタQ
2のゲート電極(図示せず)が形成され、一方トランジ
スタQ2のソース(図示せず)を形成する不純物拡散1
5Bの領域はコンタクト開口部7Cを通して接地電位の
アルミニウム配線M9に接続されている。
〔発明が解決しようとする課題〕
上述した従来の入力保護回路は、レイアウトに大きく依
存し、レイアウト上の制約となることが多いという欠点
がある。例えば、第3図において、ポンディングパッド
8に異常電圧が印加されると、この部分には何らの保護
機能が無いためこの異常電圧がトランジスタQ!、Q2
などの保護素子に伝達される以前にコンタクト開口部7
A付近の不純物拡散層4Aの接合がブレイクダウンして
しまう。この時、コンタクト開口部7A付近に他の基準
電位の不純物拡散層5Cの領域が存在すると、異常電流
が不純物拡散層5Cの接合部のごく一部(図示せず)に
集中し、その部分のコンタクト抵抗によって瞬時的に高
温になり、コンタクト開口部7D上のアルミニウム配線
と直下の不純物拡散層を形成しているシリコン基板とが
合金化しアルミニウムがシリコンへ溶融して行く、いわ
ゆるスパイクが発生して接合部の破壊や上部アルミニウ
ムの溶融、短絡を生ずる。
また、不純物拡散層4Aの接合部にとって順方向のサー
ジ電圧の場合は、不純物拡散115 Cの接合が破壊さ
れる。この場合、コンタクト開口部7Dが一つしかない
コンタクト抵−抗の大きい不純物拡散層という場合には
さらに問題が顕著となる。
このように、従来の入力保護装置では他の入力パッドに
付属している入力保護装置、内部回路などの不純物拡散
層との位置関係に注意を要し、レイアウト上の制約事項
となっている。
〔課題を解決するための手段〕
本発明は、半導体基板に入力端子と内部回路とが設けら
れ、前記入力端子と内部回路との間に抵抗を含む入力保
護回路が設けられている半導体装置において、前記入力
保護回路近傍に位置し電源電位または接地電位が印加さ
れる不純物拡散層の深さを前記保護回路及び内部回路に
設けられている不純物拡散層よりも深く形成することに
より構成されている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図(a)、(b)は本発明の一実施例の平面図及び
X−Y線断面図である。
半導体基板1にウェル2を形成し、LOCO3法により
フィールド酸化膜3を形成する。次に、不1ノ[物拡散
層4A〜4C,5A〜5Cを形成する。不純物拡散層4
A〜4Cは入力端子にも接続される抵抗F’(、、R2
となる。不純物拡散層5A〜5Cはウェル2と同導電型
で、接地電位に保持される。眉間絶縁膜6で覆い、コン
タクト開口部7A〜7Dをあけ、アルミニウムのポンデ
ィングパッド8及びアルミニウム配線層9を形成した後
、配線膜10で覆う。ここで重要なことは、入力保護回
路近傍の電源電位あるいは接地電位が印加される不純物
拡散層、例えば不純物拡散層5Cにこれと同導電型のウ
ェル2を設け、内部回路の他の不純物拡散層よりも深く
することである。例えば、不純物拡散層5A〜5Cの深
さを0.3μmとすると、ウェル2の深さは5μmにす
る。
このように形成された半導体装置において、ポンディン
グパッド8に異常電圧が印加されて、コンタクト開口部
7A付近の不純物拡散層5Cの接合部に異常電流が集中
し、コンタクト開口部7Dの接合部5Cが発熱してスパ
イクが発生しても、このコンタクト開口部7 、Dは不
純物拡散/ff15cに比べ深い不純物拡散層i層のウ
ェル層2内に形成されているため、スパイクが半導体基
板1まで達せず、電源電位あるいは接地電位の不純物拡
散層5Cと半導体基板1との短絡を防止することができ
る。
〔発明の効果〕
以上説明したように、本発明は、入力端子に設置された
入力保護回路の近傍に位置する電源あるいは接地電位に
接続された不純物拡散層の深さを内部回路内で設置され
ている不純物拡散層に比べて深く形成することにより、
入力端子への異常電圧印加による入力保護回路近傍の電
源あるいは接地電位に接続された不純物拡散層での異常
電流発生による接合破壊を防止できる効果がある。
ン層、12・・・パッドスルーホール、P・・・入力端
子。
【図面の簡単な説明】
第1図(a)、(b)は本発明の一実施例の平面図及び
X−Y線断面図、第2図は従来の半導体入力保護装置の
一例等価回路図、第3図は第2図の等価回路を半導体基
板に形成したものの平面図である。 1・・・半導体基板、2・・・ウェル、3・・・フィー
ルド酸化膜、4A〜4C,5A〜5C・・・不純物拡散
層、6・・・層間絶縁膜、7A〜7D・・・コンタクト
用開口部、8・・・ポンディングパッド、9・・・アル
ミニウム配線層、10・・・絶縁膜、11・・・多結晶
シリコ第 凹 I冒 ジQ 図 月 図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板に入力端子と内部回路とが設けられ、前記入
    力端子と内部回路との間に抵抗を含む入力保護回路が設
    けられている半導体装置において、前記入力保護回路近
    傍に位置し電源電位または接地電位が印加される不純物
    拡散層の深さを前記保護回路及び内部回路に設けられて
    いる不純物拡散層よりも深く形成したことを特徴とする
    半導体装置。
JP15549988A 1988-06-22 1988-06-22 半導体装置 Expired - Lifetime JPH0716006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15549988A JPH0716006B2 (ja) 1988-06-22 1988-06-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15549988A JPH0716006B2 (ja) 1988-06-22 1988-06-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH025478A true JPH025478A (ja) 1990-01-10
JPH0716006B2 JPH0716006B2 (ja) 1995-02-22

Family

ID=15607386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15549988A Expired - Lifetime JPH0716006B2 (ja) 1988-06-22 1988-06-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH0716006B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442217A (en) * 1992-12-01 1995-08-15 Sharp Kabushiki Kaisha Semiconductor apparatus including a protection circuit against electrostatic discharge
US6402711B1 (en) * 1999-08-10 2002-06-11 Richard S. Nauert Knee brace operating hinge

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442217A (en) * 1992-12-01 1995-08-15 Sharp Kabushiki Kaisha Semiconductor apparatus including a protection circuit against electrostatic discharge
US6402711B1 (en) * 1999-08-10 2002-06-11 Richard S. Nauert Knee brace operating hinge

Also Published As

Publication number Publication date
JPH0716006B2 (ja) 1995-02-22

Similar Documents

Publication Publication Date Title
EP0161983B1 (en) Input protection arrangement for vlsi integrated circuit devices
JP2626229B2 (ja) 半導体入力保護装置
US6320241B1 (en) Circuitry and method of forming the same
JPH065749B2 (ja) 半導体装置
JP4995364B2 (ja) 半導体集積回路装置
JPH025478A (ja) 半導体装置
JPH0821630B2 (ja) 半導体装置
JPH0518466B2 (ja)
JP2821128B2 (ja) 半導体入力保護装置
JP2611639B2 (ja) 半導体装置
JPH0334660B2 (ja)
JPH0587152B2 (ja)
JP2776569B2 (ja) 半導体装置
JP2537161B2 (ja) Mos型半導体装置
JPH0329361A (ja) 半導体装置
JPS59154056A (ja) 半導体装置
JPS62165362A (ja) 半導体集積回路装置
JPH0777235B2 (ja) 半導体入力保護装置
JPH0237112B2 (ja)
JP2949769B2 (ja) 半導体入力保護装置
JPH06188369A (ja) 静電気破壊防止層を有する半導体回路
JPS6336554A (ja) 半導体装置
JPH0511667B2 (ja)
JPH01140754A (ja) 半導体装置
JP3240511B2 (ja) Esd保護回路及びその回路の形成方法