JP3240511B2 - Ｅｓｄ保護回路及びその回路の形成方法 - Google Patents
Ｅｓｄ保護回路及びその回路の形成方法Info
- Publication number
- JP3240511B2 JP3240511B2 JP33401397A JP33401397A JP3240511B2 JP 3240511 B2 JP3240511 B2 JP 3240511B2 JP 33401397 A JP33401397 A JP 33401397A JP 33401397 A JP33401397 A JP 33401397A JP 3240511 B2 JP3240511 B2 JP 3240511B2
- Authority
- JP
- Japan
- Prior art keywords
- protection circuit
- region
- forming
- impurity
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims description 62
- 238000002955 isolation Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 description 33
- 238000010586 diagram Methods 0.000 description 8
- 230000006378 damage Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスに
関するもので、特にデバイスを静電破壊から保護する静
電放電（ＥＳＤ）保護回路及びその回路の形成方法に関
するものである。
関するもので、特にデバイスを静電破壊から保護する静
電放電（ＥＳＤ）保護回路及びその回路の形成方法に関
するものである。
【０００２】一般に、静電気によるデバイスの破壊は、
配線膜、酸化膜のいずれか１つの破壊が考えられるが、
一般的には熱的破壊と考えられる。接合破壊とは、静電
気が加わって接合に電流が流れ、これにより温度が上昇
し、接合の抵抗値が低くなる熱暴走が生じて、ｐ−ｎ接
合が部分的に溶解して破壊されることである。配線膜破
壊は、熱的原因でアルミニウム（Ａｌ）膜の配線が溶け
て断線したり、溶けたＡｌでブリッジされたりする不良
であ。したがって、デバイスには静電破壊から保護する
ためのＥＳＤ保護回路が従来から形成されていた。
配線膜、酸化膜のいずれか１つの破壊が考えられるが、
一般的には熱的破壊と考えられる。接合破壊とは、静電
気が加わって接合に電流が流れ、これにより温度が上昇
し、接合の抵抗値が低くなる熱暴走が生じて、ｐ−ｎ接
合が部分的に溶解して破壊されることである。配線膜破
壊は、熱的原因でアルミニウム（Ａｌ）膜の配線が溶け
て断線したり、溶けたＡｌでブリッジされたりする不良
であ。したがって、デバイスには静電破壊から保護する
ためのＥＳＤ保護回路が従来から形成されていた。
【０００３】以下、添付図面に基づき従来の技術のＥＳ
Ｄ保護回路を説明する。図１は従来のＥＳＤ保護回路を
示すレイアウト図であり、図２は図１のＩ−Ｉ線断面図
である。図１及び図２に示すように、ｎ型の半導体基板
１１の表面内にｐ−ウェル領域１２が形成され、そのｐ
−ウェル領域１２の形成されたｎ型の半導体基板１１の
表面の素子隔離領域に素子隔離膜としてのフィールド酸
化膜１３が形成されている。フィールド酸化膜１３によ
り区画されたアクティブ領域にｎ型の第１、第２、第３
不純物拡散領域１４、１５、１６が形成されている。そ
の第１、第３不純物拡散領域１４、１６を電気的に連結
させる接地ライン１７が形成され、ｎ型の第２不純物拡
散領域１５にこれを電気的に連結させるパッド１８が形
成される。これらの、接地ライン１７及びパッド１８
は、第２図に示すようにそれぞれの不純物領域１４、１
５、１６に接触する部分の両側から立ち上がり、その両
先端から互いに離れるように翼状に広がった部分を有す
る断面形状である。
Ｄ保護回路を説明する。図１は従来のＥＳＤ保護回路を
示すレイアウト図であり、図２は図１のＩ−Ｉ線断面図
である。図１及び図２に示すように、ｎ型の半導体基板
１１の表面内にｐ−ウェル領域１２が形成され、そのｐ
−ウェル領域１２の形成されたｎ型の半導体基板１１の
表面の素子隔離領域に素子隔離膜としてのフィールド酸
化膜１３が形成されている。フィールド酸化膜１３によ
り区画されたアクティブ領域にｎ型の第１、第２、第３
不純物拡散領域１４、１５、１６が形成されている。そ
の第１、第３不純物拡散領域１４、１６を電気的に連結
させる接地ライン１７が形成され、ｎ型の第２不純物拡
散領域１５にこれを電気的に連結させるパッド１８が形
成される。これらの、接地ライン１７及びパッド１８
は、第２図に示すようにそれぞれの不純物領域１４、１
５、１６に接触する部分の両側から立ち上がり、その両
先端から互いに離れるように翼状に広がった部分を有す
る断面形状である。
【０００４】この従来のＥＳＤ保護回路は、接地ライン
１７と第２不純物拡散領域１５との間に降伏が生じてＮ
ＰＮバイポラートランジスタが駆動される。しかし、そ
の駆動電圧が高いので、静電放電が生じた初期の段階で
内部ゲートが破壊されてしまう。
１７と第２不純物拡散領域１５との間に降伏が生じてＮ
ＰＮバイポラートランジスタが駆動される。しかし、そ
の駆動電圧が高いので、静電放電が生じた初期の段階で
内部ゲートが破壊されてしまう。
【０００５】図３は従来の他のＥＳＤ保護回路を示すレ
イアウト図であり、図４は図３のII−II線上の従来のＥ
ＳＤ保護回路を示す断面図である。図３及び図４に示す
ように、ｎ型の半導体基板２１の表面内にｐ−ウェル領
域２２が形成され、ｐ−ウェル領域２２が形成されたｎ
型の半導体基板２１の表面の素子隔離領域にフィールド
酸化膜２３が形成される。次いで、前記フィールド酸化
膜２３により定められたアクティブ領域にｎ型の第１、
第２、第３不純物拡散領域２４、２５、２６が形成され
る。その第１、第３不純物拡散領域２４、２６に連結さ
れ、フィールド酸化膜２３の上側に第２不純物拡散領域
２５に覆い被さるように接地ラインＶｓｓ２７が形成さ
れ、第２不純物拡散領域２５には電気的に連結されるよ
うにパッド２８が形成される。この例では、図示のよう
に、接地ライン２７の翼状に延びる一方（第２不純物領
域２５に向いている方）が他方より長く延びフィールド
酸化膜２３を覆うように形成されている。このフィール
ド酸化膜２３の上側に形成された接地ライン２７がトラ
ンジスタのゲートの機能をする。このＥＳＤ保護回路
も、接地ライン２７と第２不純物拡散領域２５の間が降
伏により駆動されて保護回路としての役を果たすのであ
るが、その駆動電圧が高いため、ＥＳＤの初期に内部ゲ
ートが破壊されてしまう。
イアウト図であり、図４は図３のII−II線上の従来のＥ
ＳＤ保護回路を示す断面図である。図３及び図４に示す
ように、ｎ型の半導体基板２１の表面内にｐ−ウェル領
域２２が形成され、ｐ−ウェル領域２２が形成されたｎ
型の半導体基板２１の表面の素子隔離領域にフィールド
酸化膜２３が形成される。次いで、前記フィールド酸化
膜２３により定められたアクティブ領域にｎ型の第１、
第２、第３不純物拡散領域２４、２５、２６が形成され
る。その第１、第３不純物拡散領域２４、２６に連結さ
れ、フィールド酸化膜２３の上側に第２不純物拡散領域
２５に覆い被さるように接地ラインＶｓｓ２７が形成さ
れ、第２不純物拡散領域２５には電気的に連結されるよ
うにパッド２８が形成される。この例では、図示のよう
に、接地ライン２７の翼状に延びる一方（第２不純物領
域２５に向いている方）が他方より長く延びフィールド
酸化膜２３を覆うように形成されている。このフィール
ド酸化膜２３の上側に形成された接地ライン２７がトラ
ンジスタのゲートの機能をする。このＥＳＤ保護回路
も、接地ライン２７と第２不純物拡散領域２５の間が降
伏により駆動されて保護回路としての役を果たすのであ
るが、その駆動電圧が高いため、ＥＳＤの初期に内部ゲ
ートが破壊されてしまう。
【０００６】図５は従来の他のＥＳＤ保護回路を示すレ
イアウト図であり、図６は図５のIII−III線上の従来の
ＥＳＤ保護回路を示す断面図である。図５及び図６に示
すように、ｎ型の半導体基板３１の表面内にｐ−ウェル
領域３２が形成され、ｐ−ウェル領域３２の形成された
ｎ型の半導体基板３１の表面の素子隔離領域にフィール
ド酸化膜３３が形成されている。フィールド酸化膜３３
により区画されたアクティブ領域にｎ型の第１、第２、
第３不純物拡散領域３４、３５、３６が等間隔で形成さ
れる。ｎ型の第１、第３不純物拡散領域３４、３６を電
気的に連結させる接地ライン３７が形成され、第２不純
物拡散領域３５と連結されるパッド３８が形成される。
この例におけるパッド２８は図６に示すように、中央部
分が第２不純物領域に接触して、その接触した部分の両
側から立ち上がってその先端から両側に広がっている翼
状の部分がフィールド酸化膜３３の上側のほぼ全体を覆
うように形成されている。このフィールド酸化膜３３上
に形成されたパッド３８はトランジスタのゲートの機能
を行う。しかし、このような従来のＥＳＤ保護回路にお
いても、ＥＳＤの発生時にパッドと不純物拡散領域に高
電圧が誘起されると、パッドが隣接する不純物拡散領域
と互いにオーバーラップされているため、エッジに高電
界がかかって熱電子による不純物拡散領域のエッジの破
壊が生じる問題点があった。
イアウト図であり、図６は図５のIII−III線上の従来の
ＥＳＤ保護回路を示す断面図である。図５及び図６に示
すように、ｎ型の半導体基板３１の表面内にｐ−ウェル
領域３２が形成され、ｐ−ウェル領域３２の形成された
ｎ型の半導体基板３１の表面の素子隔離領域にフィール
ド酸化膜３３が形成されている。フィールド酸化膜３３
により区画されたアクティブ領域にｎ型の第１、第２、
第３不純物拡散領域３４、３５、３６が等間隔で形成さ
れる。ｎ型の第１、第３不純物拡散領域３４、３６を電
気的に連結させる接地ライン３７が形成され、第２不純
物拡散領域３５と連結されるパッド３８が形成される。
この例におけるパッド２８は図６に示すように、中央部
分が第２不純物領域に接触して、その接触した部分の両
側から立ち上がってその先端から両側に広がっている翼
状の部分がフィールド酸化膜３３の上側のほぼ全体を覆
うように形成されている。このフィールド酸化膜３３上
に形成されたパッド３８はトランジスタのゲートの機能
を行う。しかし、このような従来のＥＳＤ保護回路にお
いても、ＥＳＤの発生時にパッドと不純物拡散領域に高
電圧が誘起されると、パッドが隣接する不純物拡散領域
と互いにオーバーラップされているため、エッジに高電
界がかかって熱電子による不純物拡散領域のエッジの破
壊が生じる問題点があった。
【０００７】
【発明が解決しようとする課題】本発明は、上記の問題
点を解決するためのもので、熱電子による不純物拡散領
域のエッジの破壊を防止するようにしたＥＳＤ保護回路
及びその回路の形成方法を提供することにその目的があ
る。
点を解決するためのもので、熱電子による不純物拡散領
域のエッジの破壊を防止するようにしたＥＳＤ保護回路
及びその回路の形成方法を提供することにその目的があ
る。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のＥＳＤ保護回路は、第１導電型の半導体基
板と、基板上に形成された第１、第２素子隔離膜と、基
板の第１、第２素子隔離膜間とそれらの両側に形成され
る第２導電型の第１、第２、第３不純物領域と、第１、
第３不純物領域を電気的に連結させる第１金属ライン
と、第１、第２素子隔離膜上及び第２不純物領域上に互
いに分離されて形成され、一端部分において連結されて
おり、第２不純物領域上の部分がその第２不純物領域に
電気的に連結されている第２金属ラインとを備えること
を特徴とする。
めの本発明のＥＳＤ保護回路は、第１導電型の半導体基
板と、基板上に形成された第１、第２素子隔離膜と、基
板の第１、第２素子隔離膜間とそれらの両側に形成され
る第２導電型の第１、第２、第３不純物領域と、第１、
第３不純物領域を電気的に連結させる第１金属ライン
と、第１、第２素子隔離膜上及び第２不純物領域上に互
いに分離されて形成され、一端部分において連結されて
おり、第２不純物領域上の部分がその第２不純物領域に
電気的に連結されている第２金属ラインとを備えること
を特徴とする。
【０００９】また、上記の構造を有するＥＳＤ保護回路
の製造方法は、第１導電型の半導体基板上に第１、第２
素子隔離膜を形成し、基板の第１、第２素子隔離膜間と
それらの両側に第２導電型の第１、第２、第３不純物領
域を形成し、第１、第３不純物領域に電気的に連結され
るように第１金属ラインを形成し、かつ第１、第２素子
隔離膜上と前記第２不純物領域上とに互いに分離される
とともに一端部では連結され、第２不純物領域に電気的
に連結されるように第２金属ラインを形成することを特
徴とする。
の製造方法は、第１導電型の半導体基板上に第１、第２
素子隔離膜を形成し、基板の第１、第２素子隔離膜間と
それらの両側に第２導電型の第１、第２、第３不純物領
域を形成し、第１、第３不純物領域に電気的に連結され
るように第１金属ラインを形成し、かつ第１、第２素子
隔離膜上と前記第２不純物領域上とに互いに分離される
とともに一端部では連結され、第２不純物領域に電気的
に連結されるように第２金属ラインを形成することを特
徴とする。
【００１０】
【発明の実施の形態】以下、添付図面に基づき本発明実
施形態のＥＳＤ保護回路及びその回路の形成方法を詳細
に説明する。図７は本実施形態のＥＳＤ保護回路を示す
レイアウト図であり、図８は図７のIV−IV線断面図であ
る。図７及び図８に示すように、ｎ型の半導体基板５１
の表面部にｐ−ウェル領域５２が形成され、ｐ−ウェル
領域５２が形成されたｎ型の半導体基板５１の表面の素
子隔離領域にフィールド酸化膜５３が形成されている。
フィールド酸化膜５３により区画されたアクティブ領域
にｎ型の第１、第２、第３不純物拡散領域５４、５５、
５６が形成される。そのｎ型の第１不純物拡散領域５４
と第３不純物拡散領域５６とを電気的に連結させる接地
ライン５７が形成されている。第２不純物拡散領域５５
の上には従来同様にパッド５８が形成されるが、本実施
形態ではその形状が従来のものと異なっている。すなわ
ち、このパッド５８は、図示のように、図面上下側に配
置された共通部から３つの枝が分かれて延びた形状であ
る。その枝は互いに平行であり、中央のものが第２不純
物領域に接触してその両側が立ち上がりその先端が両側
に翼状に広がる断面形状であり、その両側のものは単な
る板状のものである。そしてその両側の枝の部分はフィ
ールド酸化膜の上側に離れて配置されている。したがっ
て、フィールド酸化膜のエッジ部分にはパッドがオーバ
ラップされない。中央のものの幅は両側のものの幅より
広く形成し、両側のものは狭く形成形成されている。パ
ッド５８のフィールド酸化膜上側に形成された部分がト
ランジスタのゲートの機能を果たす。
施形態のＥＳＤ保護回路及びその回路の形成方法を詳細
に説明する。図７は本実施形態のＥＳＤ保護回路を示す
レイアウト図であり、図８は図７のIV−IV線断面図であ
る。図７及び図８に示すように、ｎ型の半導体基板５１
の表面部にｐ−ウェル領域５２が形成され、ｐ−ウェル
領域５２が形成されたｎ型の半導体基板５１の表面の素
子隔離領域にフィールド酸化膜５３が形成されている。
フィールド酸化膜５３により区画されたアクティブ領域
にｎ型の第１、第２、第３不純物拡散領域５４、５５、
５６が形成される。そのｎ型の第１不純物拡散領域５４
と第３不純物拡散領域５６とを電気的に連結させる接地
ライン５７が形成されている。第２不純物拡散領域５５
の上には従来同様にパッド５８が形成されるが、本実施
形態ではその形状が従来のものと異なっている。すなわ
ち、このパッド５８は、図示のように、図面上下側に配
置された共通部から３つの枝が分かれて延びた形状であ
る。その枝は互いに平行であり、中央のものが第２不純
物領域に接触してその両側が立ち上がりその先端が両側
に翼状に広がる断面形状であり、その両側のものは単な
る板状のものである。そしてその両側の枝の部分はフィ
ールド酸化膜の上側に離れて配置されている。したがっ
て、フィールド酸化膜のエッジ部分にはパッドがオーバ
ラップされない。中央のものの幅は両側のものの幅より
広く形成し、両側のものは狭く形成形成されている。パ
ッド５８のフィールド酸化膜上側に形成された部分がト
ランジスタのゲートの機能を果たす。
【００１１】図９は上記実施形態の形成方法を示す工程
断面図である。まず、図９ａに示すように、ｎ型の半導
体基板５１の表面内にｐ型の不純物イオンを注入してｐ
−ウェル領域５２を形成し、ｐ−ウェル領域５２の形成
された半導体基板５１の表面の素子分離領域にフィール
ド酸化膜５３を形成する。次いで、図９ｂに示すよう
に、フィールド酸化膜５３により区画されたｎ型の半導
体基板５１のアクティブ領域にｎ型の不純物イオンを注
入して一定の間隙でｎ型の第１、第２、第３不純物拡散
領域５４、５５、５６を形成する。
断面図である。まず、図９ａに示すように、ｎ型の半導
体基板５１の表面内にｐ型の不純物イオンを注入してｐ
−ウェル領域５２を形成し、ｐ−ウェル領域５２の形成
された半導体基板５１の表面の素子分離領域にフィール
ド酸化膜５３を形成する。次いで、図９ｂに示すよう
に、フィールド酸化膜５３により区画されたｎ型の半導
体基板５１のアクティブ領域にｎ型の不純物イオンを注
入して一定の間隙でｎ型の第１、第２、第３不純物拡散
領域５４、５５、５６を形成する。
【００１２】そして、図９ｃに示すように、全面に絶縁
膜（図示せず）を形成し、前記第１、第２、第３不純物
拡散領域５４、５５、５６の表面の所定部分が露出され
るようにコンタクトホールを形成する。次いで、前記コ
ンタクトホールを含む全面に金属層を形成し、その上に
フォトレジスト（図示せず）を塗布したのち、露光及び
現像工程でフォトレジストをパターニングする。パター
ニングされたフォトレジストをマスクにして金属層を選
択的にパターニングして接地ライン５７とパッド５８を
形成する。接地ライン５７はｎ型の第１、第３不純物拡
散領域５４、５６を電気的に連結し、パッド５８は第
１、第２不純物拡散領域５４、５５間及び第２、第３不
純物拡散領域５５、５６間のフィールド酸化膜の上側、
及び第２不純物拡散領域５５上にそれぞれ分離されて形
成され、一端部で互いに連結され、第２不純物拡散領域
５５と電気的に連結される。
膜（図示せず）を形成し、前記第１、第２、第３不純物
拡散領域５４、５５、５６の表面の所定部分が露出され
るようにコンタクトホールを形成する。次いで、前記コ
ンタクトホールを含む全面に金属層を形成し、その上に
フォトレジスト（図示せず）を塗布したのち、露光及び
現像工程でフォトレジストをパターニングする。パター
ニングされたフォトレジストをマスクにして金属層を選
択的にパターニングして接地ライン５７とパッド５８を
形成する。接地ライン５７はｎ型の第１、第３不純物拡
散領域５４、５６を電気的に連結し、パッド５８は第
１、第２不純物拡散領域５４、５５間及び第２、第３不
純物拡散領域５５、５６間のフィールド酸化膜の上側、
及び第２不純物拡散領域５５上にそれぞれ分離されて形
成され、一端部で互いに連結され、第２不純物拡散領域
５５と電気的に連結される。
【００１３】
【発明の効果】上述したように、本発明のＥＳＤ保護回
路及びその回路の形成方法において、トランジスタのゲ
ートとして使われるパッドと各不純物拡散領域とが互い
に一定の間隙を有するように構成され、第２金属ライン
が素子隔離膜と不純物領域とに分離されて、素子隔離膜
のエッジすなわち不純物領域のエッジにオーバラップし
ない構造となるため、エッジ領域で電界が集中しなくな
り、また、パッドとオーバラップされない素子隔離膜に
対応する基板は抵抗として機能するので、各不純物拡散
領域のエッジの破壊を防止して駆動電圧を低くする効果
がある。
路及びその回路の形成方法において、トランジスタのゲ
ートとして使われるパッドと各不純物拡散領域とが互い
に一定の間隙を有するように構成され、第２金属ライン
が素子隔離膜と不純物領域とに分離されて、素子隔離膜
のエッジすなわち不純物領域のエッジにオーバラップし
ない構造となるため、エッジ領域で電界が集中しなくな
り、また、パッドとオーバラップされない素子隔離膜に
対応する基板は抵抗として機能するので、各不純物拡散
領域のエッジの破壊を防止して駆動電圧を低くする効果
がある。
【図１】 従来のＥＳＤ保護回路を示すレイアウト図。
【図２】 図１のＩ−Ｉ線上の従来のＥＳＤ保護回路を
示す断面図。
示す断面図。
【図３】 従来の他のＥＳＤ保護回路を示すレイアウト
図。
図。
【図４】 図３のII−II線上の従来のＥＳＤ保護回路を
示す断面図。
示す断面図。
【図５】 従来の他のＥＳＤ保護回路を示すレイアウト
図。
図。
【図６】 図５のIII−III線上の従来のＥＳＤ保護回路
を示す断面図。
を示す断面図。
【図７】 本発明実施形態のＥＳＤ保護回路を示すレイ
アウト図。
アウト図。
【図８】 図７のIV−IV線上の本発明のＥＳＤ保護回路
の断面図。
の断面図。
【図９】 図７の実施形態のＥＳＤ保護回路の製造方法
を示す工程断面図。
を示す工程断面図。
５１ ｎ型の半導体基板 ５２ ｐ−ウェル
領域 ５３ フィールド酸化膜 ５４ 第１不純物
拡散領域 ５５ 第２不純物拡散領域 ５６ 第３不純物
拡散領域 ５７ 接地ライン ５８ パッド
領域 ５３ フィールド酸化膜 ５４ 第１不純物
拡散領域 ５５ 第２不純物拡散領域 ５６ 第３不純物
拡散領域 ５７ 接地ライン ５８ パッド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−359473（ＪＰ，Ａ) 特開 平６−318674（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822
Claims (3)
- 【請求項１】 第１導電型の半導体基板と、 前記基板上に互いに分離されて形成された第１、第２素
子隔離膜と、 前記基板の第１、第２素子隔離膜間に形成された第２導
電型の第２不純物領域及び前記第１、第２素子隔離膜の
一側に形成された第２導電型の第１、第３不純物領域
と、 前記第１、第３不純物領域を電気的に連結させる第１金
属ラインと、 前記第１、第２素子隔離膜上及び第２不純物領域上に互
いに分離されて形成され、一端部分において連結されて
おり、第２不純物領域上の部分がその第２不純物領域に
電気的に連結され、前記第１、第２素子隔離膜のエッジ
すなわち前記第１、第２、第３不純物領域のエッジにオ
ーバラップしない第２金属ラインと、 を備えることを特徴とするＥＳＤ保護回路。 - 【請求項２】 前記第２金属ラインの第２不純物領域上
の部分の幅が前記素子隔離膜上の部分の幅より広く形成
されることを特徴とする請求項１に記載のＥＳＤ保護回
路。 - 【請求項３】 第１導電型の半導体基板上に第１、第２
素子隔離膜を互いに分離して形成する工程と、 前記基板の第１、第２素子隔離膜間に第２導電型の第２
不純物領域を形成すると共に前記第１、第２素子隔離膜
の一側に第２導電型の第１、第３不純物領域を形成する
工程と、 前記第１、第３不純物領域に電気的に連結されるように
第１金属ラインを形成し、また前記第１、第２素子隔離
膜上と前記第２不純物領域上とに互いに分離されるとと
もに一端部では連結され、第２不純物領域に電気的に連
結され、前記第１、第２素子隔離膜のエッジすなわち前
記第１、第２、第３不純物領域のエッジにオーバラップ
しない第２金属ラインを形成する工程と、 を備えることを特徴とするＥＳＤ保護回路の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR7714/1997 | 1997-03-07 | ||
| KR1019970007714A KR100249165B1 (ko) | 1997-03-07 | 1997-03-07 | 이에스디(esd) 보호회로 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256480A JPH10256480A (ja) | 1998-09-25 |
| JP3240511B2 true JP3240511B2 (ja) | 2001-12-17 |
Family
ID=19499085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33401397A Expired - Fee Related JP3240511B2 (ja) | 1997-03-07 | 1997-12-04 | Ｅｓｄ保護回路及びその回路の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3240511B2 (ja) |
| KR (1) | KR100249165B1 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555477A (ja) * | 1991-08-27 | 1993-03-05 | Kawasaki Steel Corp | 半導体保護回路 |
| JP2822915B2 (ja) * | 1995-04-03 | 1998-11-11 | 日本電気株式会社 | 半導体装置 |
-
1997
- 1997-03-07 KR KR1019970007714A patent/KR100249165B1/ko not_active IP Right Cessation
- 1997-12-04 JP JP33401397A patent/JP3240511B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100249165B1 (ko) | 2000-03-15 |
| KR19980072757A (ko) | 1998-11-05 |
| JPH10256480A (ja) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4017187B2 (ja) | 静電放電保護回路 | |
| JP2913158B2 (ja) | 静電破壊防止回路を有するｍｏｓトランジスタ構造体 | |
| US7183612B2 (en) | Semiconductor device having an electrostatic discharge protecting element | |
| KR100311578B1 (ko) | 반도체장치 | |
| JP2626229B2 (ja) | 半導体入力保護装置 | |
| EP0253105B1 (en) | Integrated circuit with improved protective device | |
| KR100448925B1 (ko) | 정전기 방전 보호를 위한 반도체 장치 및 그 제조 방법 | |
| JPH08274267A (ja) | 半導体装置 | |
| KR100223833B1 (ko) | 이에스디 보호회로의 구조 및 제조방법 | |
| JP3240511B2 (ja) | Ｅｓｄ保護回路及びその回路の形成方法 | |
| JP4995364B2 (ja) | 半導体集積回路装置 | |
| JPH08181219A (ja) | 半導体集積回路装置 | |
| JPH11340425A (ja) | 半導体チップの静電気保護用トランジスタとその製造方法、及びそのトランジスタを有する半導体チップ | |
| JP2850736B2 (ja) | 半導体装置 | |
| EP0198468B1 (en) | Protective device for integrated circuit | |
| JP3574359B2 (ja) | 半導体装置 | |
| JP3148979B2 (ja) | Ｅｓｄ保護回路及びその回路の形成方法 | |
| JPH0821630B2 (ja) | 半導体装置 | |
| GB2387271A (en) | Polysilicon bounded snapback device | |
| JP3134357B2 (ja) | 半導体装置 | |
| JP3271435B2 (ja) | 半導体集積回路装置 | |
| JPH1131819A (ja) | 静電破壊保護トランジスタ | |
| JPH07147384A (ja) | 半導体装置 | |
| JP2001358302A (ja) | 半導体装置 | |
| JP2949769B2 (ja) | 半導体入力保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |