JPH0563019B2 - - Google Patents

Info

Publication number
JPH0563019B2
JPH0563019B2 JP22130286A JP22130286A JPH0563019B2 JP H0563019 B2 JPH0563019 B2 JP H0563019B2 JP 22130286 A JP22130286 A JP 22130286A JP 22130286 A JP22130286 A JP 22130286A JP H0563019 B2 JPH0563019 B2 JP H0563019B2
Authority
JP
Japan
Prior art keywords
film
insulating film
interlayer insulating
forming
lower metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22130286A
Other languages
English (en)
Other versions
JPS6376351A (ja
Inventor
Akira Isobe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP22130286A priority Critical patent/JPS6376351A/ja
Publication of JPS6376351A publication Critical patent/JPS6376351A/ja
Publication of JPH0563019B2 publication Critical patent/JPH0563019B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線の形成方法に関し、特に層間
絶縁膜の形成方法に関する。
〔従来の技術〕 従来、多層配線半導体装置の層間絶縁膜は下層
配線等によつて生ずる絶縁膜段差を無機または有
機の塗布膜で埋める手法を併用して可及的平坦に
形成される。この塗布膜にはシリカ・フイルムを
焼成した無機膜が通常用いられているが、この無
機膜にはクラツクが生じ易いという欠点がある
他、他方の例えば有機シロキサンポリマーからな
る有機膜には比較的容易に厚膜塗布ができ更に狭
い間隙による段差までも充分に埋めることができ
るなどの特長を有するので半導体装置の微細化、
高集積化の進展と共に有機塗布膜による平坦化手
法を用いた層間絶縁膜の形成方法が最近特に注目
されている。
しかしながら、この有機膜には耐熱性の問題は
別としても吸湿性が高いという本質的に弱点があ
り、また、無機絶縁膜に比しエツチング・レート
も大きいので、例えばシリコン窒化膜との積層膜
を下層アルミ配線上にまで形成してこれにスル
ー・ホールを穿設したとすると、有機膜の露出面
と上層アルミ配線とは接触部位 にはアルミ腐食が生じ、また有機膜には横方向の
オーバー・エツチングが多発して信頼性を著しく
低下させる。従つて、有機膜による平坦化手法の
用いる場合には下層アルミ配線上から有機膜を除
去した構造の層間絶縁膜が一般に用いられ、この
除去は通常エツチ・バツク法で行なわれる。
〔発明が解決しようとする問題点〕
しかし、このエツチ・バツク法は元来エツチン
グ制御が難かしい手法であるのでエツチング・レ
ートの相違による平坦性の問題点は依然として残
る。この問題点を直接回避する手段には2通りの
方法が考えられる。すなわち、その1つは下層絶
縁膜と有機塗布膜のエツチング・レートを等しく
設定することである。この方法によればエツチ・
バツク後の表面形状はエツチ・バツク前と変わる
ことがなく良好な平坦性が保てるがエツチングの
終点が検出できないため適当なエツチング量の設
定が難しい。また、一つのウエハ内は勿論バツチ
相互間においてもエツチング・レートの均一性が
強く求められるので困難性は更に倍加する。他の
1つの方法は有機塗布膜のみをエツチバツクする
方法である。この方法によるとエツチレートの均
一性に対する要求は前者よりも少なくなるが、段
差上の塗布膜の膜厚は下地パターンに依存性を示
し下層配線を配線間を段差を埋める有機塗布膜を
薄くするので層間絶縁膜としての平坦性が損なわ
れることとなる。
本発明の目的は、上記の情況に鑑み、下層配線
段差上に最初から有機塗布膜を被着せしめること
なき有機塗布膜による層間絶縁形成工程を備えた
多層配線の形成方法を提供することである。
〔問題点を解決するための手段〕
本発明によれば、多層配線の形成方法は、半導
体基板のフイールド絶縁膜上に形成される複数個
の下層金属配線上にシリコン窒化膜を成長せしめ
る第1層間絶縁膜の形成工程と、前記第1層間絶
縁膜上いシリカ・フイルムを塗布・焼成するシリ
コン酸化被着工程と、前記シリコン酸化膜を下層
金属配線の段差上から除去する被着シリコン酸化
膜の選択エツチング工程と、前記下層金属配線の
段差上に露出する第1層間絶縁面および下層金属
配線間に残る被着シリコン酸化膜面をそれぞれ疎
水性に変換するフツ素ブラズマ処理工程と、前記
下層金属配線間に残る疎水性シリコン酸化膜を全
て除去し下層の第1層間絶縁膜面を露出せしめる
被着シリコン酸化膜の全面除去工程と、前記下層
金属配線間の基板面に露出する前記第1層間絶縁
膜面上にのみ有機シロキサン系ポリマー溶液の塗
布・焼成膜を形成する第2層間絶縁膜の選択的形
成工程と、前記下層金属配線の段差上に残る疎水
性第1層間絶縁膜および前記第2層間絶縁膜の全
面に無機絶縁膜を成長せしめる第3層間絶縁膜の
形成工程とを含んでなる有機塗布膜による層間絶
縁形成工程を備えて構成される。
すなわち、本発明によれば、下層金属配線の段
差上を被覆する第1層間絶縁膜の膜面には有機シ
ロキサン計ポリマー溶液の塗布・焼成工程に先立
つて撥水性が付与される。従つて、ポリマー溶液
はこの膜面には全く塗布されず下層金属配線の配
線間段差のみを埋め、ついで焼成されて第1層間
絶縁膜の凹所をほぼ完全に平坦化する第2層間絶
縁膜となる。すなわち、多層構造の層間絶縁膜を
下層金属配線の段差上に最初から有機塗布膜層を
被着することなく形成することができるので、従
来方法の如きエツチ・バツク法を用いた段差上の
有機塗布膜層除去工程を全く不要ならしめ得る。
〔実施例〕
以下図面を参照して本発明を詳細に説明する。
第1図a〜gは本発明の一実施例を示す製造工
程図である。本実施例によれば、第1図aに示す
ように、半導体基板1上のフイールド絶縁膜2上
に膜厚1.0μmの下層アルミ配線3をまず形成しそ
の全面にプラズマ窒化膜4か3000Å程度の膜厚で
成長される。つぎに、シリカ・フイルムを焼成後
の膜厚が約1000Åとなるよう回転塗布し、窒素雰
囲気内(300℃)で約30分間のベーキングを行な
いシリコン酸化膜5を形成する。〔第1図b参
照〕。ついで、1:100のバツフアード・フツ酸中
に適当な時間浸して下層アルミ配線3の段差上の
シリカ・フイルム5を除去し、更に四フツ化炭素
(CF4)ガスによるプラズマ処理を行ないプラズ
マ窒化膜4およびシリコン酸化膜5の上表面全体
をそれぞれ疎水性膜6および7に変える。〔第1
図c参照〕。つぎに、1:10のバツフアード・フ
ツ酸を用いて段差の谷間に残つているシリカフイ
ルムの焼成膜5を全て除去すると下層アルミ配線
段差上のプラズマ窒化膜4のみが撥水性膜6を形
成して残る。〔第1図d参照〕。ついで、有機シロ
キサン系ポリマー溶液8を基板全面に塗布すると
段差上のプラズマ窒化膜4の上面のみが撥水性で
あるので適当な条件の下で第1図eに示す如き形
状が得られる。ここでベーキングによりポリマー
8の架橋を行ない焼成膜9とし、更に基板全面に
プラズマ窒化膜10を7000Åの膜厚で成長せしめ
ると第1図fに示すようにプラズマ窒化膜4およ
び10を第1層および第3層とし更に有機シロキ
サン系ポリマーの焼成膜9を第2層とする3層構
造の層間絶縁膜が段差上にポリマー焼成膜9を設
けることなく形成される。従つて、公知の手段を
用いてスルー・ホール11を開口しアルミ金属を
約1.0μmの膜厚にスパツタし上層アルミ配線12
をパターニング形成すれば、第1図gの如き多層
配線をエツチ・バツク法を付加することなく、き
わめて容易に完成することができる。
以上の工程において、第1図bから第1図cに
移る際1:100バツフアードフツ酸に代えて四フ
ツ化炭素(CF4)含むエツチングガスによりプラ
ズマ・エツチを行なうとエツチングとフツ素プラ
ズマ処理工程を同時にすますことも可能となる。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、
フツ素プラズマ処理により段差上を撥水性に変え
ることによつて有機シロキサン系ポリマーを段差
上にポリマーが残らないように塗布できるので、
スルーホール開孔部に有機塗布膜(ポリマー)の
露出膜が形成されない。従つて、スルーホールの
開孔は容易であり、またポリマー膜が配線金属に
悪影響を与える恐れは皆無となる。更に有機塗布
膜(ポリマー)が段差間を完全埋めるので層間絶
縁膜は著しく平坦化されるので上層アルミ配線の
段切れ事故の発生が有効に抑止される。また、従
来方法のようにエツチバツク法におけるエツチン
グ・レートの均一性等を気にする必要もないので
プロセス制御も容易である。
以上の実施例では2層配線について説明した
が、3層以上の多層配線についても上記工程をく
り返すことできわめて容易に実施し得る。
【図面の簡単な説明】
第1図a〜gは本発明の一実施例を示す製造工
程図である。 1……半導体基板、2……フイールド絶縁膜、
3……下層アルミ配線、4……プラズマ窒化膜
(第1層間絶縁膜)、5……シリコン・フイルムの
塗布・焼成膜(シリコン酸化膜)、6……疎水性
プラズマ窒化膜、7……疎水性シリコン酸化膜、
8……有機シロキサ系ポリマー溶液、9……有機
シロキサン系ポリマー焼成膜(第2層間絶縁膜)、
10……プラズマ窒化膜(第3層間絶縁膜)、1
1……スルー・ホール、12……上層アルミ配
線。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板のフイールド絶縁膜上の形成され
    る複数個の下層金属配線上にシリコン窒化膜を成
    長せしめる第1層間絶縁膜の形成工程と、前記第
    1層間絶縁膜上にシリカ・フイルムを塗布・焼成
    するシリコン酸化膜被着工程と、前記シリコン酸
    化膜を下層金属配線の段差上から除去する被着シ
    リコン酸化膜の選択エツチング工程と、前記下層
    金属配線の段差上に露出する第1層間絶縁膜面お
    よび下層金属配線間に残る被着シリコン酸化膜面
    をそれぞれ疎水性に変換するフツ素プラズマ処理
    工程と、前記下層金属配線間に残る疎水性シリコ
    ン酸化膜を全て除去し下層の第1層間絶縁膜面を
    露出せしめる被着シリコン酸化膜の全面除去工程
    と、前記下層金属配線間の基板面に露出する前記
    第1層間絶縁膜面上にのみ有機シロキサン系ポリ
    マー溶液の塗布・焼成膜を形成する第2層間絶縁
    膜の選択的形成工程と、前記下層金属配線の段差
    上に残る疎水性第1層間絶縁膜および前記第2層
    間絶縁膜の全面に無機絶縁膜を成長せしめる第3
    層間絶縁膜の形成工程とを含んでなる有機塗布膜
    による層間絶縁膜形成工程を備えることを特徴と
    する多層配線の形成方法。
JP22130286A 1986-09-18 1986-09-18 多層配線の形成方法 Granted JPS6376351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22130286A JPS6376351A (ja) 1986-09-18 1986-09-18 多層配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22130286A JPS6376351A (ja) 1986-09-18 1986-09-18 多層配線の形成方法

Publications (2)

Publication Number Publication Date
JPS6376351A JPS6376351A (ja) 1988-04-06
JPH0563019B2 true JPH0563019B2 (ja) 1993-09-09

Family

ID=16764662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22130286A Granted JPS6376351A (ja) 1986-09-18 1986-09-18 多層配線の形成方法

Country Status (1)

Country Link
JP (1) JPS6376351A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235756A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0258851A (ja) * 1988-08-25 1990-02-28 Fujitsu Ltd 半導体装置の製造方法
JPH0762425B2 (ja) * 1988-09-10 1995-07-05 トステム株式会社 カーテン付き扉
JP2005150151A (ja) * 2003-11-11 2005-06-09 Seiko Epson Corp 半導体装置の絶縁膜形成方法及び半導体装置
JPWO2023170751A1 (ja) * 2022-03-07 2023-09-14

Also Published As

Publication number Publication date
JPS6376351A (ja) 1988-04-06

Similar Documents

Publication Publication Date Title
US4634496A (en) Method for planarizing the surface of an interlayer insulating film in a semiconductor device
JP3619597B2 (ja) 半導体装置の絶縁膜形成方法
JP2518435B2 (ja) 多層配線形成法
JPH0661342A (ja) トレンチ素子分離膜製造方法
US5366850A (en) Submicron planarization process with passivation on metal line
JPH0563019B2 (ja)
JPH06267943A (ja) 半導体装置の製造方法
JP2716156B2 (ja) 半導体装置の製造方法
US6143644A (en) Method to prevent passivation from keyhole damage and resist extrusion
JP2606315B2 (ja) 半導体装置の製造方法
JP3323264B2 (ja) 半導体装置の製造方法
JP2783898B2 (ja) 半導体装置の製造方法
JPH06244286A (ja) 半導体装置の製造方法
JP2745550B2 (ja) 多層配線の形成方法
KR970005683B1 (ko) 반도체 소자의 금속배선 형성방법
JPH05243226A (ja) 半導体装置の製造方法
JPS5928358A (ja) 半導体装置の製造方法
JPH06349951A (ja) 半導体装置の製造方法
JPH01135044A (ja) 半導体装置
KR930011541B1 (ko) 반도체 장치의 평탄화 방법
JPH02174250A (ja) 半導体装置
JPH088249A (ja) 層間絶縁膜の形成方法
JPH07211714A (ja) 半導体装置の製造方法
JPS61259545A (ja) 半導体装置の製造方法
JPH05304219A (ja) 半導体装置における絶縁層の形成方法