JPH0235756A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0235756A
JPH0235756A JP18596388A JP18596388A JPH0235756A JP H0235756 A JPH0235756 A JP H0235756A JP 18596388 A JP18596388 A JP 18596388A JP 18596388 A JP18596388 A JP 18596388A JP H0235756 A JPH0235756 A JP H0235756A
Authority
JP
Japan
Prior art keywords
film
solution
wiring
wettability
sog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18596388A
Other languages
English (en)
Inventor
Shoichi Tanimura
谷村 彰一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18596388A priority Critical patent/JPH0235756A/ja
Publication of JPH0235756A publication Critical patent/JPH0235756A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、下地基板上に有機物を含む溶液を塗布する方
法で形成した絶縁膜を有する半導体装置の製造方法に関
する。
従来の技術 半導体装置の製造では、下地基板上に形成したトランジ
スタやコンデンサ間あるいはそれらと端子とを接続する
ための配線を形成する。また、該配線とその下層に形成
されているトランジスタ等が、所望の箇所以外で接続さ
れることを防ぐため絶縁膜を該配線の下層に形成する。
近年では、半導体装置の高集積化のため配線層を複数層
重ねた多層配線構造が用いられ、各配線層の間の絶縁を
保つため層間絶縁膜と呼ばれる絶縁膜が形成される。
半導体装置の高集積化、微細化に伴い配線の幅が狭くな
ると、下地基板の表面に凹凸が存在すると配線の断線あ
るいは短絡が生じる危険性が生じる。そこで、上記絶縁
膜は形成後の表面が平坦である必要がある。
従来、表面の平坦な絶縁膜の形成方法の1つとして、有
機物を含んだ溶液を塗布して絶縁膜を形成する方法が用
いられている。本方法は、アルコールにシラノール(S
 i (OH)4)を溶かした液や、ポリイミド樹脂を
含む液あるいはSiとベンゼン環の結びついた構造の物
質を適当な溶媒に溶かした液等を、基板上に回転塗布し
て基板全面を平坦に覆った後、適当な温度で加熱するこ
とにより、溶媒を蒸発させ膜中の原紙の結合状態を変え
て絶縁膜を形成するものであり、SOG法(Spin 
−On −G 1ass法)や、ポリイミド法と呼ばれ
る。
発明が解決しようとする課題 従来のSOG法やポリイミド法で、シラノールのように
Cを含まない構造の材料を用いた場合、膜厚を薄(する
と表面は第5図aに示すように平坦でなく、第5図すに
示すように、P!縁を保つためにプラズマCVD法でS
 iO2IFJ 5を積み重ねても膜中に空洞12を生
じたり、上層の配線6の断線Bや短絡を生じる可能性が
ある。平坦性を得るだけ厚く塗布すると第6図に示すよ
うに膜中に亀裂14を生じる。該亀裂は、溶液塗布後の
加熱の際、膜中の原子の結合状態が変化するに伴い膜が
収縮するときに生じるストレスにより発生するものであ
る。このような亀裂が生じると、亀裂内の不純物や水分
による装置の不良及び上層の配線の亀裂とでの断線短絡
を生じる。
また、ポリイミドやベンゼン環を含む溶液を用いた場合
には、シラノールタイプより厚い膜厚でも亀裂を生じる
ことはな(平坦性は良いが、膜中にC等の不純物を多く
含み、膜質も疎なため水分を含有しやすい。それらの不
純物や水分踏破、絶縁膜形成後の工程での不良発生源や
半導体装置の信頼性劣化原因となる。
本発明は、有機物を含む溶液を塗布して絶縁膜を形成す
る際、上記のように膜中に亀裂が生じる、あるいは膜中
に水分、不純物等を多く含むことにより、半導体装置の
加工時の不良や信頼性の低下を生じるという問題点を解
決するものである。
課題を解決するだめの手段 本発明は、塗布する有機物を含む溶液の下地基板に対す
るねれ性を悪くし、該溶液より形成する絶縁膜を凹部に
のみ形成するものである。
作   用 亀裂を生じることな(かつ不純物や水分の含有量を多(
することな(平坦な表面の絶縁膜を形成することができ
る。
実施例 本発明の実施例を図面を用いて以下に示す。
実施例1 本発明の第1実施例を第1図に示す。トランジスタ等を
形成した下地基板1上に数%のSiを含むアルミや数%
のCuを含むアルミ等の金属からなる配線2を形成する
。配線2及び下地基板1によって表面には凹凸が生じて
いる。この上に、シラノールを含む誘起溶液で、OH基
をほとんど含まずアルミ表面へのぬれ性の患い溶媒を用
いた溶液(SOGと呼ぶ)を塗布する七、凹部内にのみ
溶液が残る。この際、凹部内に残る溶液の潔さをある程
度以下にすることにより、加熱して絶縁膜にした際に膜
中に亀裂が発生することを防ぐ。この段階では平坦化は
充分でな(、しかもアルミ配線2上に絶縁膜は形成され
ていないため、5OG3以外の絶縁膜を形成する必要が
ある。そこで、第1図aに示す状態で450℃30分の
加熱をして5OG3をSin、、膜とした後、第1図す
に示すように溶液中にOH基を多(含みアルミ表面に対
するぬれ性の良い5OG4を塗布する。5OG4はぬれ
性が良いので全面に塗布でき、表面は平坦になる。SO
Gも厚く塗布すると亀裂が生じるため一定以下の厚さと
する。次に絶縁性を保つため、第1図Cに示すようにプ
ラズマCVD法でSiO2膜5を形成する。その後上層
の配線6を形成する。上記のアルミに対するぬれ性の悪
い溶媒とは例えばトルエンである。トルエンのように分
子構造中にOH基のような極性を持つ官能基を持たなけ
れば、アルミ表面のアルミナとの親和力が液体自身の表
面張力に比して弱くなり、ぬれ性が悪くなる。
以上のような工程で多層配線を形成することにより、膜
中に亀裂を生じることなく、かつ膜中の不純物を多くす
ることなく平坦な絶縁膜が形成でき、」二層の配線の断
線、短絡の不良を防ぐことができる。
また、本実施例のように配線に対するぬれ性を悪くする
と、凹部内のSOGを加熱してSin、。
脇とする際の膜の収縮時に凹部内の両側壁に両端が固定
されることなく、横方向のストレスが減少するため、通
常より厚めに膜を形成することができる。
実施例2 本発明の第2実施例を第2図に示す。
下地基板1上にポリSiからなる配線7を形成する。そ
の上に一般的にS 0GIIIQより良質である光CV
D法で形成するSin、膜8を堆積する該光CVD51
02膜8には、SOG膜中に微量に含まれる水分や不純
物等が下地に影響を及ぼすことを防ぐ効果もある。
第2図aの状態では第1実施例と異なり、下地基板の表
面は5in2膜のみが露出しており基板全体のぬれ性は
等しくなる。しかしながら、この場合らSin、、膜に
対してぬれ性の悪い5OG3を塗布すると、第2図すの
ように5OG3は凹部内のみに形成される。この段階で
表面の凹凸はあつ程度小さ(なっているが、ポリSi配
!l!i!7上の絶縁膜厚は絶縁には不十分なため、第
2図Cのように光CVD法による5i021]J9を形
成する。
その後上層のアルミ配線6を形成すると断線、短絡等な
く平坦な配線が形成できる。
実施例3 本発明の第3実施例を第3図に示す。
下地基板1−hにアルミ膜10を形成した後Si膜11
をスパッタ法で形成する。その後第3図すに示すように
、アルミ配線2と共に5iFlllのパターン出しを行
うと、Si膜11はアルミ配線2の上部を覆った形状と
なる。前記2つの実施例のように、表面が凹部と凸部で
異なる場合であっても全面同質の場合であっても、凹部
内のみにSOG膜を形成することは可能であるが、本実
施例のように表面状態の差を強調することにより、さら
に安定して凹部内のみにSOG膜を形成でき、SOG溶
液のぬれ性の調整も容易になる。
第3図Cのように凹部内の表面がアルミとその下のSi
O2膜15膜島5ときは、溶液中にOI−1基が多い場
合にぬれ性は良くなる。それに対し凸部上部のSi膜1
1は一ヒのぬれ性はOH基とはさほど関係がないので、
ある程度01−(基の多い溶液を用いれば凹部にのみ安
定してSOG膜3を形成できる。SOG膜3を形成後は
前記第1実施例と同様に絶縁膜を形成した後、上層の配
線を形成する。
実施例4 第3実施例では配線パターン出しの前にSi膜を形成し
たが、本実施例ではアルミ配線パターン2を形成後、第
4図に示すように全面をSi膜11で覆う。本実施例で
は、第3実施例のように凹部内と凸部上で表面の材質を
異える効果は生じないが、第1あるいは第2実施例の場
合は表面にアルミや5102膜等の種々の膜種があり、
ぬれ性を制御しやすいとはかぎらない。そこで、表面の
極性の少なくぬれ性を悪くしやすいSi膜11で全面を
覆うことによりSOG膜を凹部内のみに形成できる。
発明の効果 本発明は、上記のように有機物を含む溶液を塗布し凹部
内にのみ絶縁膜を形成することにより、膜中に亀裂を生
じることなく、また膜中に水分、C等の不純物を少なく
、表面の平坦な絶縁膜を形成することにより、半導体装
置の加工時の不良や信頼性の低下を生ぜずに行うもので
ある。
【図面の簡単な説明】
第1図は本発明の第1実施例の工程を示す製造工程断面
図、第2図は本発明の第2実施例の工程を示す製造工程
断面図、第3図は本発明の第3実施例の工程を示す製造
工程断面図、第4図は本発明の第4実施例のSOG膜形
成後の状態を示す断面構造図、第5図は従来のSOG法
での平坦度の問題を示す製造工程断面図、第6図は従来
のSOG法での膜中の亀裂を示す断面構造図である。 ■・・・・・・下地基板、2・・・・・・アルミ配線、
3・・・・・・SOG、 4・・・・・・ぬれ性の良いSOG、 6・・・・・・第2層 第 図 アルミ配線。

Claims (2)

    【特許請求の範囲】
  1. (1)表面に凹凸のある下地基板上に有機物を含む溶液
    を塗布する方法で形成した絶縁膜を有する半導体装置の
    製造方法において、該有機物を含む溶液の該下地基板に
    対するぬれ性が悪く、該下地基板上に塗布した際基板全
    面に絶縁膜が形成されず極在するような溶液を用いるこ
    とを特徴とする半導体装置の製造方法。
  2. (2)金属を用いた配線上に、有機物を含む溶液を塗布
    する方法で形成した絶縁膜を有する半導体装置の製造方
    法において、上記配線上部あるいは側面にSi膜を形成
    した後、該有機物を含む溶液を塗布し、かつ該溶液のね
    れ性が悪く上記基板上に塗布した際基板上に極在するこ
    とを特徴とする半導体装置の製造方法。
JP18596388A 1988-07-26 1988-07-26 半導体装置の製造方法 Pending JPH0235756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18596388A JPH0235756A (ja) 1988-07-26 1988-07-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18596388A JPH0235756A (ja) 1988-07-26 1988-07-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0235756A true JPH0235756A (ja) 1990-02-06

Family

ID=16179940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18596388A Pending JPH0235756A (ja) 1988-07-26 1988-07-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0235756A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192715A (en) * 1989-07-25 1993-03-09 Advanced Micro Devices, Inc. Process for avoiding spin-on-glass cracking in high aspect ratio cavities
JP2005150151A (ja) * 2003-11-11 2005-06-09 Seiko Epson Corp 半導体装置の絶縁膜形成方法及び半導体装置
WO2009066983A3 (en) * 2007-11-21 2009-07-16 Mimos Berhad Method of curing defects in spin-on-glass

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6165459A (ja) * 1984-09-07 1986-04-04 Nec Corp 半導体装置の製造方法
JPS6321850A (ja) * 1986-07-15 1988-01-29 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6376351A (ja) * 1986-09-18 1988-04-06 Nec Corp 多層配線の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6165459A (ja) * 1984-09-07 1986-04-04 Nec Corp 半導体装置の製造方法
JPS6321850A (ja) * 1986-07-15 1988-01-29 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6376351A (ja) * 1986-09-18 1988-04-06 Nec Corp 多層配線の形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192715A (en) * 1989-07-25 1993-03-09 Advanced Micro Devices, Inc. Process for avoiding spin-on-glass cracking in high aspect ratio cavities
JP2005150151A (ja) * 2003-11-11 2005-06-09 Seiko Epson Corp 半導体装置の絶縁膜形成方法及び半導体装置
WO2009066983A3 (en) * 2007-11-21 2009-07-16 Mimos Berhad Method of curing defects in spin-on-glass

Similar Documents

Publication Publication Date Title
KR100186238B1 (ko) 반도체 장치 및 그 제조방법
JPH0235756A (ja) 半導体装置の製造方法
JPH0442214A (ja) 液晶表示装置
JPS63240045A (ja) 半導体装置
JPS62155537A (ja) 半導体装置の製造方法
JPS62271453A (ja) 半導体素子の製造方法
JPS60121738A (ja) 半導体装置の製造方法
JPS61144849A (ja) 半導体装置の製造方法
KR100417687B1 (ko) 반도체 소자의 금속전 절연막 형성 방법
JPS60113444A (ja) 多層配線構造
JPS61125152A (ja) 半導体装置の製造方法
JPH09153488A (ja) 半導体素子の絶縁膜構造及びその平坦化方法
JPS61112349A (ja) 半導体集積回路装置
JPH10335449A (ja) 半導体集積回路装置の製造方法
JPH04323873A (ja) 薄膜トランジスタ
JPS5969950A (ja) 多層配線形成方法
JPS6039849A (ja) 半導体装置の製造方法
JPH04188850A (ja) コンタクトホール及びその製造方法
JPS6273634A (ja) 半導体装置の製造方法
JPH0122984B2 (ja)
KR19990021390A (ko) 반도체 장치
JPS61260638A (ja) 半導体装置の製造方法
JPS6224660A (ja) 半導体装置の製造方法
JPH0582658A (ja) 半導体集積回路の配線構造
JPS5839033A (ja) 半導体装置の製造方法