JPH05206284A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPH05206284A JPH05206284A JP4010960A JP1096092A JPH05206284A JP H05206284 A JPH05206284 A JP H05206284A JP 4010960 A JP4010960 A JP 4010960A JP 1096092 A JP1096092 A JP 1096092A JP H05206284 A JPH05206284 A JP H05206284A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- forming
- film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 多層配線構造の半導体装置の製造工程におい
てバイアホールの側面にＳＯＧが露出しない多層配線形
成法を提供する。 【構成】 半導体基板１上にポリシリコン３をパターン
形成し、その上にアルミニウム配線５を、さらにその上
にプラズマ酸化膜６を形成する。そしてポリシリコン３
のライン間上の段差凹部にのみにＳＯＧ７を形成し、そ
の上にＰＳＧ８を形成する。そしてポリシリコン３上に
バイアホールを開口し、開口部のアルミニウム配線５上
にアルミニウム９を形成する。このように、下層に凹凸
パターンを形成することにより、バイアホールの側面に
ＳＯＧ７の露出を防ぐことができ、ＳＯＧの脱ガスから
の影響を受けることがない。
てバイアホールの側面にＳＯＧが露出しない多層配線形
成法を提供する。 【構成】 半導体基板１上にポリシリコン３をパターン
形成し、その上にアルミニウム配線５を、さらにその上
にプラズマ酸化膜６を形成する。そしてポリシリコン３
のライン間上の段差凹部にのみにＳＯＧ７を形成し、そ
の上にＰＳＧ８を形成する。そしてポリシリコン３上に
バイアホールを開口し、開口部のアルミニウム配線５上
にアルミニウム９を形成する。このように、下層に凹凸
パターンを形成することにより、バイアホールの側面に
ＳＯＧ７の露出を防ぐことができ、ＳＯＧの脱ガスから
の影響を受けることがない。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における多
層配線の形成方法に関するものである。
層配線の形成方法に関するものである。
【０００２】
【従来の技術】近年、多層配線の形成方法では、配線間
の平坦化を目的としたシラノールを主成分とする回転塗
布材料（以下ＳＯＧと記す）等が使用されている。
の平坦化を目的としたシラノールを主成分とする回転塗
布材料（以下ＳＯＧと記す）等が使用されている。
【０００３】以下従来の半導体装置における多層配線の
形成方法について図３に示す断面図を参照しながら説明
する。図３に示すように半導体基板１上に絶縁を目的と
した熱酸化膜２が形成されており、熱酸化膜２上に第１
の層間絶縁膜としてＢＰＳＧ４が、ＢＰＳＧ４上にアル
ミニウム配線５が形成されている。さらにアルミニウム
配線５上に第２の層間絶縁膜としてプラズマ酸化膜６が
形成され、プラズマ酸化膜６上に絶縁層の平坦化を目的
とした絶縁膜としてＳＯＧ７が、ＳＯＧ７上に第３の層
間絶縁膜としてＰＳＧ８が形成されている。そして、層
間絶縁層（プラズマ酸化膜６、ＳＯＧ７及びＰＳＧ８）
にバイアホールを開口し、開口部のアルミニウム配線５
上にアルミニウム９を形成して、アルミニウム配線５と
コンタクトをとる。
形成方法について図３に示す断面図を参照しながら説明
する。図３に示すように半導体基板１上に絶縁を目的と
した熱酸化膜２が形成されており、熱酸化膜２上に第１
の層間絶縁膜としてＢＰＳＧ４が、ＢＰＳＧ４上にアル
ミニウム配線５が形成されている。さらにアルミニウム
配線５上に第２の層間絶縁膜としてプラズマ酸化膜６が
形成され、プラズマ酸化膜６上に絶縁層の平坦化を目的
とした絶縁膜としてＳＯＧ７が、ＳＯＧ７上に第３の層
間絶縁膜としてＰＳＧ８が形成されている。そして、層
間絶縁層（プラズマ酸化膜６、ＳＯＧ７及びＰＳＧ８）
にバイアホールを開口し、開口部のアルミニウム配線５
上にアルミニウム９を形成して、アルミニウム配線５と
コンタクトをとる。
【０００４】以上のように構成された半導体装置の多層
配線の形成方法において、配線部の下層にパターンを形
成する制約はなかった。
配線の形成方法において、配線部の下層にパターンを形
成する制約はなかった。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の多層配線の形成方法では、絶縁層の平坦化を目的と
してＳＯＧ等を使用した場合、特に電源ラインとして使
用する幅の広い配線部のバイアホールは回転塗布材料の
脱ガスの影響をうける。つまりアルミニウムを積層する
ときの熱で回転塗布材料に含まれるＨ2Ｏが、ガスとな
って出てくるためアルミニウムが付かなくなる。そし
て、アルミニウム配線と、アルミニウム配線とコンタク
トをとるためのアルミニウムとの界面に酸化膜ができて
しまう。そのためバイアホール抵抗値にばらつきを生じ
るという問題があった。
来の多層配線の形成方法では、絶縁層の平坦化を目的と
してＳＯＧ等を使用した場合、特に電源ラインとして使
用する幅の広い配線部のバイアホールは回転塗布材料の
脱ガスの影響をうける。つまりアルミニウムを積層する
ときの熱で回転塗布材料に含まれるＨ2Ｏが、ガスとな
って出てくるためアルミニウムが付かなくなる。そし
て、アルミニウム配線と、アルミニウム配線とコンタク
トをとるためのアルミニウムとの界面に酸化膜ができて
しまう。そのためバイアホール抵抗値にばらつきを生じ
るという問題があった。
【０００６】本発明は上記従来の問題点を解決するもの
で、配線間のバイアホール抵抗値を安定させることので
きる多層配線の形成方法を提供することを目的とする。
で、配線間のバイアホール抵抗値を安定させることので
きる多層配線の形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するために半導体基板表面に第１の層を選択的に形成す
る工程と、少なくとも一部が前記第１の層の上に位置す
る第１の配線層を形成する工程と、前記第１の配線層上
に第１の絶縁層を形成する工程と、回転塗布材料により
前記第１の絶縁層上の凹部を埋める工程と、第２の絶縁
層を形成する工程と、前記第１の配線層の、前記第１の
層の上に位置する部分において、前記第１の配線層の少
なくとも一部を露出し、前記回転塗布材料が露出しない
開口部を前記第１及び第２の絶縁層に形成する工程と、
前記開口部において前記第１の配線層と接続される第２
の配線層を形成する工程とを有するものである。
するために半導体基板表面に第１の層を選択的に形成す
る工程と、少なくとも一部が前記第１の層の上に位置す
る第１の配線層を形成する工程と、前記第１の配線層上
に第１の絶縁層を形成する工程と、回転塗布材料により
前記第１の絶縁層上の凹部を埋める工程と、第２の絶縁
層を形成する工程と、前記第１の配線層の、前記第１の
層の上に位置する部分において、前記第１の配線層の少
なくとも一部を露出し、前記回転塗布材料が露出しない
開口部を前記第１及び第２の絶縁層に形成する工程と、
前記開口部において前記第１の配線層と接続される第２
の配線層を形成する工程とを有するものである。
【０００８】
【作用】本発明は上記構成により配線部の下層に段差を
形成し、絶縁層の平坦化を目的とした回転塗布材料を段
差の凹部のみに形成し、バイアホールを凸部に設けてい
るので、バイアホール開口部の側面での回転塗布材料の
露出をなくし、回転塗布材料の脱ガスの影響を受けなく
することができる。
形成し、絶縁層の平坦化を目的とした回転塗布材料を段
差の凹部のみに形成し、バイアホールを凸部に設けてい
るので、バイアホール開口部の側面での回転塗布材料の
露出をなくし、回転塗布材料の脱ガスの影響を受けなく
することができる。
【０００９】
【実施例】以下、本発明の第１の実施例について、図１
に示す多層配線の断面図を参照しながら説明する。
に示す多層配線の断面図を参照しながら説明する。
【００１０】図１に示すように、半導体基板１上に絶縁
を目的とした熱酸化膜２が膜厚約５０００〜７０００Å
で形成されており、熱酸化膜２上にポリシリコン３のパ
ターン（たとえば、ライン：スペース＝３：２の割合）
が膜厚約４０００Åで形成される。さらにその上に従来
の技術と同様にＢＰＳＧ４（膜厚約８０００Å）、アル
ミニウム配線５（膜厚約０.８μｍ）及びプラズマ酸化
膜６（膜厚約４０００Å）が形成されている。
を目的とした熱酸化膜２が膜厚約５０００〜７０００Å
で形成されており、熱酸化膜２上にポリシリコン３のパ
ターン（たとえば、ライン：スペース＝３：２の割合）
が膜厚約４０００Åで形成される。さらにその上に従来
の技術と同様にＢＰＳＧ４（膜厚約８０００Å）、アル
ミニウム配線５（膜厚約０.８μｍ）及びプラズマ酸化
膜６（膜厚約４０００Å）が形成されている。
【００１１】そして平坦化を目的としたＳＯＧ７が回転
塗布法によりポリシリコン３のライン間（スペース）上
の段差凹部にのみ形成される。所定の条件でベークした
後、さらにその上に、ＰＳＧ８が膜厚約２５００Åで形
成されている。
塗布法によりポリシリコン３のライン間（スペース）上
の段差凹部にのみ形成される。所定の条件でベークした
後、さらにその上に、ＰＳＧ８が膜厚約２５００Åで形
成されている。
【００１２】そして層間絶縁層（プラズマ酸化膜６及び
ＰＳＧ８）にバイアホールを開口し、開口部のアルミニ
ウム配線５上にアルミニウム９を形成しアルミニウム配
線５とコンタクトをとる。ただし、バイアホールはポリ
シリコン３上に形成するため開口部の側面にＳＯＧ７は
露出しない。
ＰＳＧ８）にバイアホールを開口し、開口部のアルミニ
ウム配線５上にアルミニウム９を形成しアルミニウム配
線５とコンタクトをとる。ただし、バイアホールはポリ
シリコン３上に形成するため開口部の側面にＳＯＧ７は
露出しない。
【００１３】次に、本発明の第２の実施例について、図
２に示す多層配線の断面図を参照しながら説明する。
２に示す多層配線の断面図を参照しながら説明する。
【００１４】図２に示すように半導体基板１上に熱酸化
膜２のパターンがＬＯＣＯＳ法によりを膜厚約５０００
〜７０００Åで形成されている。さらにその上に、第１
の実施例と同様にＢＰＳＧ４、アルミニウム配線５、プ
ラズマ酸化膜６、ＳＯＧ７、ＰＳＧ８、およびアルミニ
ウム９が形成されている。
膜２のパターンがＬＯＣＯＳ法によりを膜厚約５０００
〜７０００Åで形成されている。さらにその上に、第１
の実施例と同様にＢＰＳＧ４、アルミニウム配線５、プ
ラズマ酸化膜６、ＳＯＧ７、ＰＳＧ８、およびアルミニ
ウム９が形成されている。
【００１５】上記構成では、実施例１と同様に段差構造
を有するため、平坦化を目的としたＳＯＧ７が熱酸化膜
２のライン間（スペース）上の段差凹部にのみ形成され
る。そして、熱酸化膜２上にバイアホールを形成する
と、バイアホール開口部の側面にはＳＯＧ７は露出しな
い。
を有するため、平坦化を目的としたＳＯＧ７が熱酸化膜
２のライン間（スペース）上の段差凹部にのみ形成され
る。そして、熱酸化膜２上にバイアホールを形成する
と、バイアホール開口部の側面にはＳＯＧ７は露出しな
い。
【００１６】なお、段差構造を形成するために、第１の
実施例ではポリシリコン３を、また、第２の実施例では
熱酸化膜２によりパターンを形成したが、異なる材料を
使用して段差構造を実現してもよいことは言うまでもな
い。また、段差構造を形成するパターンはライン及びス
ペースにより実現したが、バイアホール下部にのみ四角
形パターンを形成して、段差構造を実現してもよいこと
は言うまでもない。
実施例ではポリシリコン３を、また、第２の実施例では
熱酸化膜２によりパターンを形成したが、異なる材料を
使用して段差構造を実現してもよいことは言うまでもな
い。また、段差構造を形成するパターンはライン及びス
ペースにより実現したが、バイアホール下部にのみ四角
形パターンを形成して、段差構造を実現してもよいこと
は言うまでもない。
【００１７】以上のように本実施例によれば、配線部の
下層に凹凸パターンを形成することにより、平坦化を目
的としたＳＯＧの脱ガスからの影響を受けることのない
多層配線を形成することができる。
下層に凹凸パターンを形成することにより、平坦化を目
的としたＳＯＧの脱ガスからの影響を受けることのない
多層配線を形成することができる。
【００１８】
【発明の効果】本発明によれば配線部の下層に段差を形
成し、その凸部上にバイアホールを設けているのでバイ
アホールの開口部の回転塗布材料の露出を防ぐことがで
き、回転塗布材料の脱ガスによる影響を受けることがな
くなり、バイアホール抵抗値を安定させることができ
る。さらに、下層部金属配線の単位長当りの断面積を増
加させることができ、単位幅当りの電流密度を増加でき
る。また、再結晶化時に発生する下層部金属配線のシフ
トの防止効果を発揮させることができるような多層配線
の形成方法を提供できる。
成し、その凸部上にバイアホールを設けているのでバイ
アホールの開口部の回転塗布材料の露出を防ぐことがで
き、回転塗布材料の脱ガスによる影響を受けることがな
くなり、バイアホール抵抗値を安定させることができ
る。さらに、下層部金属配線の単位長当りの断面積を増
加させることができ、単位幅当りの電流密度を増加でき
る。また、再結晶化時に発生する下層部金属配線のシフ
トの防止効果を発揮させることができるような多層配線
の形成方法を提供できる。
【図１】本発明の第１の実施例における方法で形成され
た多層配線の断面図
た多層配線の断面図
【図２】本発明の第２の実施例における方法で形成され
た多層配線の断面図
た多層配線の断面図
【図３】従来の方法で形成された多層配線の断面図
１ 半導体基板 ２ 熱酸化膜 ３ ポリシリコン ４ ＢＰＳＧ ５ アルミニウム配線 ６ プラズマ酸化膜 ７ ＳＯＧ ８ ＰＳＧ ９ アルミニウム
Claims (1)
- 【請求項１】 半導体基板表面に第１の層を選択的に形
成する工程と、少なくとも一部が前記第１の層の上に位
置する第１の配線層を形成する工程と、前記第１の配線
層上に第１の絶縁層を形成する工程と、回転塗布材料に
より前記第１の絶縁層上の凹部を埋める工程と、第２の
絶縁層を形成する工程と、前記第１の配線層の、前記第
１の層の上に位置する部分において、前記第１の配線層
の少なくとも一部を露出し、前記回転塗布材料が露出し
ない開口部を前記第１及び第２の絶縁層に形成する工程
と、前記開口部において前記第１の配線層と接続される
第２の配線層を形成する工程とを有する多層配線の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010960A JPH05206284A (ja) | 1992-01-24 | 1992-01-24 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010960A JPH05206284A (ja) | 1992-01-24 | 1992-01-24 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206284A true JPH05206284A (ja) | 1993-08-13 |
Family
ID=11764749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4010960A Pending JPH05206284A (ja) | 1992-01-24 | 1992-01-24 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206284A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970023723A (ko) * | 1995-10-20 | 1997-05-30 | 김주용 | 반도체 소자의 금속 배선 방법 |
| JP2013077614A (ja) * | 2011-09-29 | 2013-04-25 | Seiko Instruments Inc | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105556A (ja) * | 1988-10-14 | 1990-04-18 | Seiko Epson Corp | 半導体装置 |
| JPH04369853A (ja) * | 1991-06-19 | 1992-12-22 | Nec Corp | 半導体装置 |
-
1992
- 1992-01-24 JP JP4010960A patent/JPH05206284A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02105556A (ja) * | 1988-10-14 | 1990-04-18 | Seiko Epson Corp | 半導体装置 |
| JPH04369853A (ja) * | 1991-06-19 | 1992-12-22 | Nec Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970023723A (ko) * | 1995-10-20 | 1997-05-30 | 김주용 | 반도체 소자의 금속 배선 방법 |
| JP2013077614A (ja) * | 2011-09-29 | 2013-04-25 | Seiko Instruments Inc | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980081488A (ko) | 배선간에 에어 갭을 가지는 다층 배선 구조 | |
| JPH06125013A (ja) | 半導体装置及びその製造方法 | |
| JP2001185614A (ja) | 半導体装置およびその製造方法 | |
| JPH05206284A (ja) | 多層配線の形成方法 | |
| JP3463961B2 (ja) | 半導体装置 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JP3167455B2 (ja) | 半導体装置及びその製造方法 | |
| KR960014462B1 (ko) | 다층 금속배선 형성 방법 | |
| JPH06204345A (ja) | 半導体装置 | |
| JPS6211505B2 (ja) | ||
| JPH0547764A (ja) | 半導体装置とその製造方法 | |
| JPH05211144A (ja) | 半導体装置及びその製造方法 | |
| KR100410810B1 (ko) | 반도체장치의다층금속배선형성방법 | |
| JPH06310610A (ja) | 半導体装置及びその製造方法 | |
| JP3481060B2 (ja) | 半導体装置とその製造方法 | |
| KR100237018B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JP2001057366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH04369853A (ja) | 半導体装置 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH065716A (ja) | 半導体装置の製造方法 | |
| JPH05304216A (ja) | 半導体装置 | |
| JPH0521611A (ja) | 半導体装置 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 |