KR102217981B1 - AlN의 선택적 습식 식각 방법 - Google Patents

AlN의 선택적 습식 식각 방법 Download PDF

Info

Publication number
KR102217981B1
KR102217981B1 KR1020190117934A KR20190117934A KR102217981B1 KR 102217981 B1 KR102217981 B1 KR 102217981B1 KR 1020190117934 A KR1020190117934 A KR 1020190117934A KR 20190117934 A KR20190117934 A KR 20190117934A KR 102217981 B1 KR102217981 B1 KR 102217981B1
Authority
KR
South Korea
Prior art keywords
wet etching
aln
aluminum nitride
etching method
defect
Prior art date
Application number
KR1020190117934A
Other languages
English (en)
Inventor
김지현
최용하
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020190117934A priority Critical patent/KR102217981B1/ko
Application granted granted Critical
Publication of KR102217981B1 publication Critical patent/KR102217981B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Abstract

본 발명은 AlN의 선택적 습식 식각 방법에 관한 것으로, 본 발명의 실시예에 따른 AlN의 선택적 습식 식각 방법은 질화알루미늄(Aluminum nitride, AlN) 기판(10)의 표면에 고에너지 빔을 조사하여, 결함 표면(11)을 생성하는 단계(S100), 결함 표면(11) 중 일부 영역(13)이 노출되도록, 마스크(20)를 패터닝하는 단계(S200), 질화알루미늄 기판(10)을 식각액(30)에 침지시켜, 노출된 일부 영역(13)을 습식 식각하는 단계(S300), 및 습식 식각된 질화알루미늄 기판(10)을 열처리하여, 결함 표면(11)을 회복시키는 단계(S400)를 포함한다.

Description

AlN의 선택적 습식 식각 방법{SELECTIVE WET ETCHING METHOD OF AlN}
본 발명은 AlN의 선택적 습식 식각 방법에 관한 것이다.
질화알루미늄(Aluminum nitride, AlN)은 알루미나와 같이 절연 특성을 갖는 세라믹이면서도 금속과 유사한 열전도 특성을 갖는 비산화물계 세라믹이다. 질화알루미늄은 고열 전도율, 낮은 열팽창 계수, 고강도 등의 특성으로 인해 주목받고 있는 소재이다. 이 소재는 알루미늄 금속이나 산화알루미늄 분말을 화학 처리해 만든 것으로 고열전도세라믹스의 반도체 기판이나 부품에 응용되고 있다. 구체적으로는 반도체장치용 질화알루미늄 부품, 금속박막접촉 질화알루미늄 기판, LED용 방열판, 고출력 Si장치용 방열판, 화합물반도체용 레이저소자용 기판, 하이브리드자동차 전원제어용 기판, 각종 수지 바인더의 방열 필러 등에 폭넓게 활용되고 있다. 또한, 넓은 밴드갭 에너지를 가지기 때문에 가시광 영역에서 높은 광학적 투과율을 보이므로, 최근에는 LED나 태양전지 등과 같은 광전자 소자의 투명전극에 사용하는 연구가 진행되고 있다.
질화알루미늄을 사용한 광전자 소자의 제작 공정에 있어서 메사 패턴의 제작과 소자의 isolation을 위한 식각 공정이 중요하다. 또한, 식각을 통해 표면의 형태를 조절하여 광추출 효율을 향상시킬 수 있기 때문에, 질화알루미늄에 대한 식각이 요구된다. 그러나 질화알루미늄은 화학적으로 매우 안정한 물질이기 때문에 일반적인 방법으로는 식각이 곤란하다. 하기 선행기술문헌의 특허문헌에 개시된 플라즈마를 이용한 건식 식각 방법의 경우에는 설비가 복잡하고 플라즈마에 의한 손상이 문제된다. 이에 반해, 강염기나 강산 용액을 사용하는 습식 식각의 경우는 건식 식각에 비해 설비가 간단하고 플라즈마를 사용하지 않으므로 소자의 손상을 야기하지 않는 장점이 있다. 그러나 질화알루미늄에 대한 습식 식각은 무작위로 분포되어 있는 결함에서 우선적으로 식각이 일어나는 특징이 있기 때문에, 원하는 영역만을 선택적으로 식각하기 어려운 문제가 있다.
이에 질화알루미늄을 대상으로 한 종래 습식 식각 기술의 문제점을 해결하기 위한 방안이 절실히 요구되고 있다.
KR 10-0866495 B1
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 고에너지빔의 조사을 통해 질화알루미늄(AlN)에 의도적인 결함을 생성함으로써 소정의 영역을 선택적으로 습식 식각할 수 있는 AlN의 선택적 습식 식각 방법을 제공하는 데 있다.
본 발명의 실시예에 따른 AlN의 선택적 습식 식각 방법은 질화알루미늄(Aluminum nitride, AlN) 기판의 표면에 고에너지빔을 조사하여, 결함 표면을 생성하는 단계; 상기 결함 표면 중 일부 영역이 노출되도록, 마스크를 패터닝하는 단계; 상기 질화알루미늄 기판을 식각액에 침지시켜, 노출된 상기 일부 영역을 습식 식각하는 단계; 및 습식 식각된 상기 질화알루미늄 기판을 열처리하여, 상기 결함 표면을 회복시키는 단계;를 포함한다.
또한, 본 발명의 실시예에 따른 AlN의 선택적 습식 식각 방법에 있어서, 상기 결함 표면에서, 질소 원자가 이탈될 수 있다.
또한, 본 발명의 실시예에 따른 AlN의 선택적 습식 식각 방법에 있어서, 상기 고에너지빔은, 5 ~ 15 MeV의 양성자 빔일 수 있다.
또한, 본 발명의 실시예에 따른 AlN의 선택적 습식 식각 방법에 있어서, 상기 열처리는, 질소 분위기하에서 진행될 수 있다.
또한, 본 발명의 실시예에 따른 AlN의 선택적 습식 식각 방법에 있어서, 상기 열처리는, 850 ~ 950 ℃에서, 1 ~ 3분 동안 진행될 수 있다.
또한, 본 발명의 실시예에 따른 AlN의 선택적 습식 식각 방법에 있어서, 상기 습식 식각에 의해서 육각 피라미드 또는 역육각 피라미드 형태의 에치 피트(etch pit)가 형성될 수 있다.
또한, 본 발명의 실시예에 따른 AlN의 선택적 습식 식각 방법에 있어서, 상기 마스크는, 상기 결함 표면에 밀착되어, 노출된 상기 일부 영역을 제외한 영역으로 상기 식각액이 침투되는 것을 방지할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 질화알루미늄의 성장 과정에서 무작위로 발생하는 결함 위치에서 식각이 진행되는 종래 습식 식각과 달리, 그 무작위성을 극복하여 원하는 영역에 대한 선택적 식각이 가능하다.
또한, 식각 후의 열처리를 통해 질화알루미늄의 품질 회복이 가능하기 때문에 고에너지빔의 조사에 의한 성능 저하를 막아 품질 저하 없이 고품질 질화알루미늄 기반 소자 제작을 가능하게 한다.
질화알루미늄을 사용한 광전자 소자의 제작 공정에 적용되는 경우에 메사 패턴의 제작이나 개별 소자의 isolation 등과 같은 식각이 필요한 공정이 좀 더 효율적으로 진행될 수 있고, 이로 인해 질화알루미늄 기반 LED나 태양전지 등과 같은 광전 소자의 생산량 증가에 기여할 수 있다. 나아가, 질화알루미늄은 기판의 극성에 따라 육각 피라미드 또는 역육각 피라미드 형태의 에치 피트를 형성하며 식각되므로 표면 텍스처링에 의한 광특성 향상 효과를 기대할 수 있다.
도 1은 본 발명의 실시예에 따른 AlN의 선택적 습식 식각 방법의 순서도이다.
도 2는 본 발명의 실시예에 따른 AlN의 선택적 습식 식각 방법의 공정도이다.
도 3은 실시예의 양성자 빔 조사 조건(Dose 양)에 따른 AlN 표면의 에치 피트 밀도 변화 결과를 나타내는 도면이다.
도 4는 실시예의 노출 영역과 PR(Photo resist) 영역의 에치 피트 밀도를 나타내는 광학 현미경 이미지이다.
도 5는 실시예에 따라 선택적 습식 식각된 AlN에 대한 PL 맵핑(Photoluminescence mapping) 분석 결과이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 AlN의 선택적 습식 식각 방법의 순서도이고, 도 2는 본 발명의 실시예에 따른 AlN의 선택적 습식 식각 방법의 공정도이다.
도 1 내지 도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 AlN의 선택적 습식 식각 방법은 질화알루미늄(Aluminum nitride, AlN) 기판(10)의 표면에 고에너지 빔을 조사하여, 결함 표면(11)을 생성하는 단계(S100), 결함 표면(11) 중 일부 영역(13)이 노출되도록, 마스크(20)를 패터닝하는 단계(S200), 질화알루미늄 기판(10)을 식각액(30)에 침지시켜, 노출된 일부 영역(13)을 습식 식각하는 단계(S300), 및 습식 식각된 질화알루미늄 기판(10)을 열처리하여, 결함 표면(11)을 회복시키는 단계(S400)를 포함한다.
본 발명은 질화알루미늄을 습식 식각하는 방법에 관한 것이다. 최근에 가시광 영역에서 높은 광학적 투과율을 갖는 질화알루미늄을 LED나 태양전지 등과 같은 광전자 소자에 적용하려는 시도가 진행되고 있다. 이때, 식각 공정이 중요한데, 질화알루미늄은 화학적으로 매우 안정한 물질이기 때문에 일반적인 방법으로 식각하는 것이 곤란하다. 설비가 복잡하고 플라즈마에 의한 손상이 야기되는 건식 식각에 비해서는 습식 식각 방식이 적합하지만, 습식 식각은 질화알루미늄의 성장 과정에서 무작위로 분포된 결함에서 우선적으로 발생하기 때문에 원하는 영역에서의 선택적 식각이 불가능한 문제가 있는바, 이에 대한 해결방안으로서 본 발명이 안출되었다.
구체적으로, 본 발명에 따른 AlN의 선택적 습식 식각 방법은, 결함 표면 생성 단계(S100), 마스크 패터닝 단계(S200), 습식 식각 단계(S300), 및 열처리 단계(S400)를 포함한다.
결함 표면 생성 단계(S100)는 질화알루미늄 기판(10)의 표면에 결함을 발생시키는 공정이다. 여기서, 질화알루미늄 기판(10)은 질화알루미늄을 소재로 소정의 형태를 갖는 기재이다. 따라서, 질화알루미늄 기판(10)은 예를 들어, 사파이어(sapphire) 또는 유기 기판 등과 같은 받침용 기판(1) 상에 질화알루미늄이 필름 형태로 형성되어 구현될 수 있다. 이때, 상기 받침용 기판(1) 상에 MOCVD(metalorganic chemical vapor deposition), MBE(molecular beam epitaxy), 스퍼터링(sputtering) 등의 방법으로 질화알루미늄을 성장시킬 수 있는데, 바람직하게는 MOCVD를 이용해 고품질 질화알루미늄을 성장시킬 수 있다.
이러한 질화알루미늄 기판(10)에 결함을 발생시키기 위해서, 그 표면에 고에너지 빔을 조사한다. 여기서, 사용되는 빔은 양성자 빔, 이온 빔, 전자 빔 등일 수 있다. 고에너지 빔이 조사되면 질화알루미늄 기판(10)의 표면 영역에 결함이 발생하는데, 그 결함 영역을 결함 표면(11)으로 정의한다. 이때, 결함 표면(11)에서 질소(N) 원자가 이탈되도록 고에너지 빔을 조사할 수 있다. 이를 위한 일례로, 5 ~ 15 MeV의 양성자 빔을 조사할 수 있다.
마스크 패터닝 단계(S200)는 결함 표면(11) 중 일부 영역(13)이 노출되도록 마스크(20)를 배치하는 공정이다. 여기서, 그 일부 영역(13)은 습식 식각이 이루어지는 영역이고, 마스크(20)와 결함 표면(11) 사이로 식각액(30)이 침투되지 않도록, 마스크(20)를 결함 표면(11)에 밀착시켜, 노출된 일부 영역(13)에 대해서만 선택적으로 식각이 이루어지도록 제어할 수 있다. 일실시예에 따르면, 포토리소그래피(photolithography)를 이용하여 포토레지스트(photoresist, PR) 또는 금속 등을 패터닝하여 마스크(20)를 배치할 수 있다.
결국, 결함 표면 생성 단계(S100) 및 마스크 패터닝 단계(S200)를 통해서, 의도적으로 식각이 진행되는 일부 영역(13)을 노출시킴으로써, 종래 무작위로 분포된 결함 위치에서 식각이 진행되는 습식 식각과 달리, 선택적으로 식각이 이루어질 영역을 정하여 습식 식각을 진행할 수 있다.
습식 식각 단계(S300)는 통상적인 습식 식각 공정으로서, 마스크(20)가 패터닝된 질화알루미늄 기판(10)을 식각액(30)에 침지시켜 노출된 영역을 습식 식각한다. 이때, 사용되는 식각액(30)은 강염기 용액이나 강산 용액을 사용할 수 있는데, 일례로 KOH 용액, 또는 H3PO4 용액을 사용할 수 있고, 보다 구체적으로는 80 ~ 90% H3PO4 용액에 상기 질화알루미늄 기판(10)을 담궈서 습식 식각을 진행할 수 있다. 여기서, 습식 식각은 결함 표면(11) 중 노출된 일부 영역(13)에 대해서만 이루어지고, 마스크(20)가 배치된 영역에서는 식각액(30)이 침투하지 못하므로 식각이 이루어지지 않는다.
한편, 식각이 이루어진 표면에는 에치 피트(etch pit)가 형성되는데, 그 형상은 육각 피라미드 또는 역육각 피라미드 형태일 수 있다. 이러한 에치 피트 형상은, 질화알루미늄 기판(10)이 광전자 소자 등에 적용되는 경우 표면 텍스처링에 광특성 향상 효과를 발휘할 수 있다.
열처리 단계(S400)는 습식 식각된 질화알루미늄 기판(10)을 소정의 온도로 가열하여 결함 표면(11)을 회복시키는 공정이다. 여기서, 열처리는 질소 분위기하에서 이루어질 수 있고, 이때 고에너지 빔에 의해 질소 원자가 이탈된 결함이 회복된다. 나아가 결함 표면(11)에서는 질소 원자 이탈 이외에도 고에너지 빔에 의한 여러 손상이 야기될 수 있는데, 열처리를 통해 원래 상태로 회복된다.
여기서, 열처리는 850 ~ 950 ℃의 온도에서, 1 ~ 3분 동안 진행할 수 있다. 바람직하게는 900 ℃에서 2분간 열처리하는 것이 적합하다.
종합적으로, 본 발명에 따르면, 질화알루미늄의 성장 과정에서 무작위로 발생하는 결함 위치에서 식각이 진행되는 종래 습식 식각과 달리, 그 무작위성을 극복하여 원하는 영역에 대한 선택적 식각이 가능하다. 또한, 식각 후의 열처리를 통해 질화알루미늄의 품질 회복이 가능하기 때문에 고에너지빔의 조사에 의한 성능 저하를 막아 품질 저하 없이 고품질 질화알루미늄 기반 소자 제작을 가능하게 한다. 질화알루미늄을 사용한 광전자 소자의 제작 공정에 적용되는 경우에 메사 패턴의 제작이나 개별 소자의 isolation 등과 같은 식각이 필요한 공정이 좀 더 효율적으로 진행될 수 있고, 이로 인해 질화알루미늄 기반 LED나 태양전지 등과 같은 광전 소자의 생산량 증가에 기여할 수 있다. 나아가, 질화알루미늄은 기판의 극성에 따라 육각 피라미드 또는 역육각 피라미드 형태의 에치 피트를 형성하며 식각되므로 표면 텍스처링에 의한 광특성 향상 효과를 기대할 수 있다.
이하에서는 구체적인 실시예에 및 평가예를 통해 본 발명을 보다 상세하게 설명한다.
실시예 1: 양성자 빔 조사 후 습식 식각 진행
유리 기판 상에 질화알루미늄을 성장시킨 후에 그 기판을 절단하여 질화알루미늄 샘플을 다수 개 준비하였다. 각각의 질화알루미늄 샘플에 5 MeV의 양성자 빔을 조사했는데, 샘플마다 Dose 양을 1×1014, 5×1014, 1×1015 ㎝-2로 달리하였다. 다음, 양성자 빔이 조사된 샘플을 H3PO4 용액(85%, 120 ℃)에 담궈 습식 식각을 진행하였다.
실시예 2: PR 패터닝 후 습식 식각 진행
실시예 1에서, 양성자 빔 조사 후에 질화알루미늄 샘플에 포토레지스트(PR)을 패터닝하여 일부 영역만 노출하여, 동일한 방법으로 습식 식각을 진행하였다.
실시예 3: 습식 식각 후 열처리 진행
실시예 1에서, 습식 식각을 진행한 후에 질소 분위기 900 ℃에서 2분간 열처리를 진행하였다.
평가예 1: 고에너지 빔의 조사 조건을 통한 결함 제어 효과 확인
실시예 1에 따라 습식 식각된 샘플들을 광학 현미경으로 관찰하여 양성자 빔의 Dose 양에 따른 에치 피트 밀도(etch pit densiy)를 분석하고, 그 결과를 도 3에 도시했다. 도 3은 실시예의 양성자 빔 조사 조건(Dose 양)에 따른 AlN 표면의 에치 피트 밀도 변화 결과를 나타내는 도면인데, 상단은 Dose 양에 따른 광학 현미경 이미지를, 하단에는 에치 피트 밀도 변화를 각각 나타낸다.
도 3을 참고로, 에치 피트 밀도가 양성자 조사 후 Dose 양에 따라 증가한다. 이로써, 양성자 조사에 의해 질화알루미늄 샘플 표면에 의도적인 결함이 생성되고, 고에너지 빔의 조사 조건 제어를 통해 결함 형성 정도와 식각 경향을 조절할 수 있음을 알 수 있다.
평가예 2: 선택적 식각 효과 확인
실시예 2에 따라 습식 식각된 샘플들을 광학 현미경으로 관찰하여, 그 결과를 도 4에 나타냈다. 도 4는 실시예의 노출 영역과 PR(Photo resist) 영역의 에치 피트 밀도를 나타내는 광학 현미경 이미지로서, 도 4의 (a)는 Dose양이 1×1014 ㎝-2일 때, 도 4의 (b)는 1×1015 ㎝-2일 때의 이미지를 각각 나타낸다. 여기서, PR 영역의 이미지는 식각 이후에 아세톤을 이용해 PR을 제거한 다음에 관찰한 것이다.
도 4를 참고로, PR은 산에 대한 내구성이 강하기 때문에 질화알루미늄을 식각액으로부터 보호한다. 따라서, 질화알루미늄 샘플의 표면 중 노출 영역에 대해서는 식각이 진행되었지만, PR이 패터닝된 PR 영역에서는 식각이 이루어지지 않았다. 이를 통해서, 양성자 조사와 PR 패터닝을 통해 질화알루미늄의 원하는 영역만을 선택적으로 식각할 수 있음을 알 수 있다.
평가예 3: 열처리를 통한 결함 회복 확인
양성자 조사에 의해 생성된 결함이 열처리를 통해 회복되는지 확인하기 위해서, 양성자 조사 전과 후, 그리고 열처리 후의 샘플(실시예 3)들에 대해 325 ㎚ 레이저를 이용하여 PL 맵핑(Photoluminescence mapping) 분석을 실시하고, 그 결과를 도 5에 나타냈다. 도 5는 실시예에 따라 선택적 습식 식각된 AlN에 대한 PL 맵핑(Photoluminescence mapping) 분석 결과로서, 도 5의 (a)는 양성자 조사 전의 샘플에 대한 결과이고, 도 5의 (b)는 양성자 조사 후의 샘플에 대한 결과이며, 도 5의 (c)는 열처리 후의 샘플에 대한 결과이다.
그 결과를 살펴보면, 510 ㎚ 중심의 피크(peak)가 양성자 조사 후 발생하였다가, 열처리 이후에 다시 사라졌다. 이로써, 본 발명에 따른 식각에 따르더라도, 고에너지 빔 조사 후 열처리를 통해 질화알루미늄의 결함이 원상태로 회복되기 때문에 질화알루미늄에 대한 품질 저하가 일어나지 않음을 알 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속한 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
1: 받침용 기판 10: 질화알루미늄 기판
11: 결함 표면 13: 일부 영역
20: 마스크 30: 식각액

Claims (7)

  1. 질화알루미늄(Aluminum nitride, AlN) 기판의 표면에 고에너지빔을 조사하여, 결함 표면을 생성하는 단계;
    상기 결함 표면 중 일부 영역이 노출되도록, 마스크를 패터닝하는 단계;
    상기 질화알루미늄 기판을 식각액에 침지시켜, 노출된 상기 일부 영역을 습식 식각하는 단계; 및
    습식 식각된 상기 질화알루미늄 기판을 열처리하여, 상기 결함 표면을 회복시키는 단계;를 포함하는 AlN의 선택적 습식 식각 방법.
  2. 청구항 1에 있어서,
    상기 결함 표면에서, 질소 원자가 이탈되는 AlN의 선택적 습식 식각 방법.
  3. 청구항 1에 있어서,
    상기 고에너지빔은, 5 ~ 15 MeV의 양성자 빔인 AlN의 선택적 습식 식각 방법.
  4. 청구항 1에 있어서,
    상기 열처리는, 질소 분위기하에서 진행되는 AlN의 선택적 습식 식각 방법.
  5. 청구항 4에 있어서,
    상기 열처리는, 850 ~ 950 ℃에서, 1 ~ 3분 동안 진행되는 AlN의 선택적 습식 식각 방법.
  6. 청구항 1에 있어서,
    상기 습식 식각에 의해서 육각 피라미드 또는 역육각 피라미드 형태의 에치 피트(etch pit)가 형성되는 AlN의 선택적 습식 식각 방법.
  7. 청구항 1에 있어서,
    상기 마스크는, 상기 결함 표면에 밀착되어, 노출된 상기 일부 영역을 제외한 영역으로 상기 식각액이 침투되는 것을 방지하는 AlN의 선택적 습식 식각 방법.
KR1020190117934A 2019-09-25 2019-09-25 AlN의 선택적 습식 식각 방법 KR102217981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190117934A KR102217981B1 (ko) 2019-09-25 2019-09-25 AlN의 선택적 습식 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190117934A KR102217981B1 (ko) 2019-09-25 2019-09-25 AlN의 선택적 습식 식각 방법

Publications (1)

Publication Number Publication Date
KR102217981B1 true KR102217981B1 (ko) 2021-02-18

Family

ID=74688692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190117934A KR102217981B1 (ko) 2019-09-25 2019-09-25 AlN의 선택적 습식 식각 방법

Country Status (1)

Country Link
KR (1) KR102217981B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100288500B1 (ko) * 1995-04-19 2001-05-02 박호군 질화물 표면의 개질방법 및 이에 의해 표면개질된질화물
JP2006156429A (ja) * 2004-11-25 2006-06-15 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100866495B1 (ko) 2007-05-21 2008-11-03 (주) 알에프세미 플라즈마를 이용한 건식 식각 방법
US20150236122A1 (en) * 2012-09-11 2015-08-20 University Of Florida Research Foundation, Incorporated High Electron Mobility Transistors Having Improved Reliability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100288500B1 (ko) * 1995-04-19 2001-05-02 박호군 질화물 표면의 개질방법 및 이에 의해 표면개질된질화물
JP2006156429A (ja) * 2004-11-25 2006-06-15 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100866495B1 (ko) 2007-05-21 2008-11-03 (주) 알에프세미 플라즈마를 이용한 건식 식각 방법
US20150236122A1 (en) * 2012-09-11 2015-08-20 University Of Florida Research Foundation, Incorporated High Electron Mobility Transistors Having Improved Reliability

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
비특허문헌 *

Similar Documents

Publication Publication Date Title
US4880493A (en) Electronic-carrier-controlled photochemical etching process in semiconductor device fabrication
US20050164475A1 (en) Technique for perfecting the active regions of wide bandgap semiconductor nitride devices
US4333792A (en) Enhancing epitaxy and preferred orientation
KR100569796B1 (ko) 실리콘 카바이드 기판의 표면 재생 방법
JP2010098288A (ja) Ｉｉｉ族窒化物半導体基板のパターン形成方法及びｉｉｉ族窒化物半導体発光素子の製造方法
JP2009270200A (ja) 半導体をその基板から分離する方法
JP2008004962A (ja) Ｉｉｉ−ｖ／ｉｉ−ｖｉ半導体インターフェイス製造法
JPH02295115A (ja) 回路の製造方法
DE112018005967T5 (de) Verfahren und anordnung für ohmschen kontakt in verdünnten siliciumcarbidvorrichtungen
JPH06204204A (ja) 異方性液相光化学エッチング方法
KR102217981B1 (ko) AlN의 선택적 습식 식각 방법
JP2004349597A (ja) 電子ビーム微細加工方法
JP2009147246A (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体バルク結晶、炭化珪素半導体バルク結晶の製造方法、炭化珪素半導体装置、炭化珪素半導体装置の製造方法
JP2009527439A (ja) 薄膜成長時の特性改変法
Harriott et al. A focused ion beam vacuum lithography process compatible with gas source molecular beam epitaxy
KR20160125379A (ko) 플래쉬 램프 어닐용 반도체기판, 어닐기판, 반도체장치, 그리고 반도체장치의 제조방법
JP4803513B2 (ja) イオンビーム微細加工方法
JP2500443B2 (ja) 化合物半導体のドライエッチング方法
WO2000062331A9 (en) Semiconductor heterostructures with crystalline silicon carbide alloyed with germanium
CN112701032A (zh) 形成可灰化硬遮罩的方法及图案化方法
TWI835575B (zh) 半導體晶圓的製造方法
KR101063561B1 (ko) 질화갈륨계 발광 다이오드 제조방법
JPS5988830A (ja) 化合物半導体基板表面上にパッシベーション層を形成する方法
CN117377364A (zh) 图案化有机半导体薄膜的方法及有机半导体图案化阵列
Phelps et al. Step bunching fabrication constraints in silicon carbide

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant