CN112701032A - 形成可灰化硬遮罩的方法及图案化方法 - Google Patents

形成可灰化硬遮罩的方法及图案化方法 Download PDF

Info

Publication number
CN112701032A
CN112701032A CN201911118800.2A CN201911118800A CN112701032A CN 112701032 A CN112701032 A CN 112701032A CN 201911118800 A CN201911118800 A CN 201911118800A CN 112701032 A CN112701032 A CN 112701032A
Authority
CN
China
Prior art keywords
hard mask
target layer
layer
ashable
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911118800.2A
Other languages
English (en)
Inventor
方伟权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN112701032A publication Critical patent/CN112701032A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种形成可灰化硬遮罩的方法及图案化方法。形成可灰化硬遮罩的方法包括(i)提供标的层；(ii)在标的层上沉积初始硬遮罩层；(iii)在400至700℃的植入温度下，将碳原子植入初始硬遮罩层中以形成可灰化硬遮罩，其中可灰化硬遮罩中的植入剂量浓度为1014至1016ion/cm2。上述方法可以有效地避免图案化标的层出现图案晃动现象。

Description

形成可灰化硬遮罩的方法及图案化方法
技术领域
本发明是关于一种形成可灰化硬遮罩的方法及图案化方法。
背景技术
硬遮罩常用于半导体装置的制造过程中。半导体装置中的图案化特征的图案晃动现象(pattern wiggling phenomenon)是不利的，尤其是当半导体装置的特征尺寸缩小到100nm以下时。为了获得良好的线条图案，需要解决上述图案晃动现象的问题。
发明内容
本发明的目的在于提供一种形成可灰化硬遮罩的方法，可以有效地避免图案化标的层出现图案晃动现象。
本发明提供一种形成可灰化硬遮罩的方法，包含(i)提供标的层；(ii)在标的层上沉积初始硬遮罩层；以及(iii)在400至700℃的植入温度下，将碳原子植入初始硬遮罩层以形成可灰化硬遮罩，其中可灰化硬遮罩中的植入剂量浓度为1014至1016ion/cm2。
在本发明的一实施方式中，在步骤(ii)之前，还包含刷洗(scrubbing)标的层。
在本发明的一实施方式中，在步骤(ii)之后及步骤(iii)之前，还包含在初始硬遮罩层上执行斜边蚀刻(bevel etching)。
在本发明的一实施方式中，执行步骤(iii)的植入剂量能量为10至50keV。
在本发明的一实施方式中，植入温度为500至600℃。
在本发明的一实施方式中，步骤(ii)包括暴露标的层于前驱物气体。
在本发明的一实施方式中，前驱物气体包含C3H6。
在本发明的一实施方式中，初始硬遮罩层包含碳基材料(carbon-basedmaterial)。
在本发明的一实施方式中，标的层包含氮化物或氧化物。
本发明亦提供一种图案化方法。图案化方法包含(i)在基板上形成标的层；(ii)在标的层上形成初始硬遮罩层；(iii)在400至700℃的植入温度下，将碳原子植入初始硬遮罩层以形成可灰化硬遮罩，其中可灰化硬遮罩中的植入剂量浓度为1014至1016ion/cm2；(iv)对可灰化硬遮罩进行图案化以形成图案化可灰化硬遮罩，图案化可灰化硬遮罩暴露出标的层的一部分；(v)蚀刻标的层的暴露部分，其中使用图案化可灰化硬遮罩作为遮罩；以及(vi)对图案化可灰化硬遮罩进行灰化。
在本发明的一实施方式中，在形成初始硬遮罩层之前，步骤(i)包含刷洗标的层。
在本发明的一实施方式中，在步骤(ii)之后及步骤(iii)之前，还包含在初始硬遮罩层上执行斜边蚀刻(bevel etching)。
在本发明的一实施方式中，执行步骤(iii)的植入剂量能量为10至50keV。
在本发明的一实施方式中，植入温度为500至600℃。
在本发明的一实施方式中，初始硬遮罩层包含碳基材料。
在本发明的一实施方式中，标的层包含氮化物或氧化物。
本发明的形成可灰化硬遮罩的方法及图案化方法，不需要额外的退火、连续微影，蚀刻或植入工艺。其可提供一种能直接形成不易于出现图案晃动现象的图案化特征。
应该理解的是，前述的一般性描述和下列具体说明仅仅是示例性和解释性的，并旨在提供所要求的本发明的进一步说明。
附图说明
当结合附图阅读时，自以下详细描述可以最佳地理解本发明的各方面。所强调的是，根据工业中标准实务，各特征未按比例绘制，并仅是用以说明目的。事实上，为论述的清楚性，各特征的尺寸可任意地增加或缩减。
图1是根据本发明的一些实施方式的图案化方法的流程图。
图2至图10示出了根据本发明的一些实施方式的图案化方法的各个中间阶段的截面图。
主要附图标记说明：
S01～S06-步骤，110-基板，120-标的层，130-初始硬遮罩层，132-蚀刻后的初始硬遮罩层，140-光阻，220-图案化标的层，230-可灰化硬遮罩，232-图案化可灰化硬遮罩。
具体实施方式
为了使本发明的描述更加详细和完整，下面以示例方式描述本发明的各方面和具体实施方式；然而，这并不是本发明的具体实施方式被实施或利用的唯一形式。以下公开的实施方式可以以有利的方式彼此组合或替换，并且其他实施方式可以被添加到一实施方式，而无需进一步的记录或描述。在以下的叙述中阐述某些具体细节，以提供对本发明的各种实施方式的透彻理解。然而，本领域技术人员可理解的是，可以在没有这些具体细节的情况下实施本发明。
虽然下文中利用一系列的操作或步骤来说明在此公开的方法，但是这些操作或步骤所示的顺序不应被解释为本发明的限制。例如，某些操作或步骤可以按不同顺序进行及/或与其它步骤同时进行。此外，并非必须执行所有绘示的操作、步骤及/或特征才能实现本发明的实施方式。此外，在此所述的每一个操作或步骤可以包含数个子步骤或动作。
图1是根据本发明的一些实施方式的图案化方法的流程图。如图1所示，方法10包括步骤S01至步骤S06。图2至图10示出了根据本发明的一些实施方式的图案化方法的各个中间阶段的截面图。
参照图1和图2。在步骤S01，提供基板110及形成于其上的标的层120，如图2所示。在一些实施方式中，标的层120可包括氮化物或氧化物，例如氧化硅、氮化硅及氮化钛。在其他实施方式中，标的层120可包括多晶硅或金属，金属可例如铜、钨及铝。
在步骤S02，在标的层120上形成初始硬遮罩层130，如图3所示。在本发明的其他实施方式中，在标的层120上形成初始硬遮罩层130之前，先刷洗(scrubbing)标的层120以除去表面上的颗粒。在一实施方式中，形成初始硬遮罩层130之前的等待时间(Q-time)可为0至24小时，较佳为0至12小时，例如2小时、4小时或6小时。如果等待时间大于24小时，标的层120的表面可能会出现缺陷。
在本发明的一实施方式中，通过等离子体增强化学气相沉积工艺将初始硬遮罩层130沉积在标的层120上。具体地，将标的层120暴露于前驱物气体。前驱物气体包含CxHy基底气体，其中x为2-6的整数，y为2-14的整数，例如C2H2、C3H6、C4H10、C6H6或其组合。在一实施方式中，以大宗气体(bulk gas)(例如N2、He、Ar或其组合)稀释前驱物气体。在一实施方式中，初始硬遮罩层130包含碳基材料，例如无定形碳。
在本发明的一实施方式中，在步骤S02之后，可选地在初始硬遮罩层130上进行斜边蚀刻(bevel etching)以形成蚀刻后的初始硬遮罩层132，如图4所示。
参照图5。在步骤S03，在400至700℃的植入温度下，将碳原子植入初始硬遮罩层130或蚀刻后的初始硬遮罩层132以形成可灰化硬遮罩230。在一些实施方式中，植入温度可为450至650℃，较佳为500至600℃，例如530℃、550℃或580℃。如果植入温度小于400℃，则在植入后可灰化硬遮罩230的结晶度低，从而影响膜品质并导致高压缩应力(compressivestress)。如果植入温度高于700℃，则在植入后可灰化硬遮罩230中可能会形成过多的sp3键结，这也会增加压缩应力，并且可能使得可灰化硬遮罩230中出现一些杂质，例如氧。
在本发明的一实施方式中，执行步骤S03的植入剂量能量为10至50keV，较佳为20至45keV，更佳为30至40keV。如果植入剂量能量小于10keV，则掺杂物的渗透深度可能不足。如果植入剂量能量大于50keV，则可灰化硬遮罩230可能在植入过程中被损坏。
在一些实施方式中，可灰化硬遮罩230中的植入剂量浓度为1014至1016ion/cm2，例如5x1014 ion/cm2、1x1015 ion/cm2或5x1015 ion/cm2。可以观察到，当植入剂量浓度小于1014ion/cm2时，可灰化硬遮罩230中形成的sp3键结数量不足，因此可灰化硬遮罩230的一些机械性能(例如模量(modulus))可能不令人满意。另一方面，如果植入剂量浓度大于1016ion/cm2，则可灰化硬遮罩230中会形成过多的sp3键结，这会增加压缩应力。
在一些实施方式中，植入入射角(implantation incidence angle)(即撞击掺杂物与可灰化硬遮罩230之间的夹角可为45°至90°，较佳为50°至85°，更佳为60°至80°。若植入入射角小于45°，掺杂物不能穿透到足够的深度。若植入入射角大于90°，植入剂量浓度可能较低。
应当理解，从步骤S01到S03提供的可灰化硬遮罩230具有低压缩应力。因此，在随后对标的层120进行蚀刻时，图案化后的标的层不易于发生图案晃动现象(patternwiggling phenomenon)。在一些实施方式中，由本方法形成的可灰化硬遮罩的压缩应力可能接近于零。在一些实施方式中，由本方法形成的可灰化硬遮罩的压缩应力可为0至300MPa。值得注意的是，在传统的可灰化硬遮罩中，压缩应力的范围可为500MPa至1GPa，这可能加剧图案晃动现象。
本发明亦提供一种图案化方法。请参照步骤S04，接续于步骤S01至步骤S03后。在步骤S04中，对可灰化硬遮罩进行图案化以形成图案化可灰化硬遮罩，其中图案化可灰化硬遮罩暴露出标的层的一部分。图6至图8示出了实施步骤S04的详细过程。参照图6，在可灰化硬遮罩230上设置具有图案的光阻140。光阻140可以是聚合材料。在一些实施方式中，可以通过使用汞蒸气灯、氙气灯、碳弧灯、KrF准分子激光、ArF准分子激光或F2准分子激光作为辐射源的光刻工艺来形成光阻140的图案来形成光阻140的图案。
接下来，参考图7，对可灰化硬遮罩230进行蚀刻以将光阻140的图案转移到可灰化硬遮罩230上，从而形成图案化可灰化硬遮罩232。图案化可灰化硬遮罩232暴露出标的层120的一部分。在一些实施方式中，例如通过等离子体蚀刻工艺对可灰化硬遮罩230进行蚀刻。接着参照图8，移除光阻140。
在步骤S05中，通过使用图案化可灰化硬遮罩作为遮罩，对标的层的暴露部分进行蚀刻。如图9所示，通过使用图案化可灰化硬遮罩232作为遮罩，对标的层120的暴露部分进行蚀刻，从而形成图案化标的层220。在一实施方式中，标的层120的暴露部分进行蚀刻的方式可例如通过将标的层120暴露于含卤素的蚀刻剂，例如Cl2、BCl3、CF3、CHF3等。图案化标的层220暴露出基板110的一部分。
在步骤S06中，对图案化可灰化硬遮罩进行灰化。如图10所示，对图案化可灰化硬遮罩232进行灰化，而图案化标的层220保留在基板110上。在一实施方式中，可使用等离子体形式的氧自由基对图案化可灰化硬遮罩232进行氧化，从而使得图案化可灰化硬遮罩232受到灰化。
综上所述，本发明的方法可以有效地避免图案化标的层220的图案晃动现象。具体地，本发明的图案化可灰化硬遮罩232具有较低的压缩应力，因此通过使用图案化可灰化硬遮罩232作为遮罩，在蚀刻图案化标的层220时，图案化标的层220不易于出现图案晃动现象。此外可以通过灰化技术容易地去除图案化可灰化硬遮罩232。
此外本发明的方法不需要额外的退火、连续微影，蚀刻或植入工艺。换言之，本方法提供了一种能直接形成不易于出现图案晃动现象的图案化特征。
虽然本发明已以实施方式公开如上，但其他实施方式亦有可能。因此，权利要求的精神与范围并不限定于此处实施方式所含的叙述。
所属领域的技术人员可明了，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (16)

1.一种形成可灰化硬遮罩的方法，其特征在于，包含：
(i)提供标的层；
(ii)在所述标的层上沉积初始硬遮罩层；以及
(iii)在400至700℃的植入温度下，将多个碳原子植入所述初始硬遮罩层以形成可灰化硬遮罩，其中所述可灰化硬遮罩中的植入剂量浓度为1014至1016ion/cm2。
2.如权利要求1所述的方法，其特征在于，在步骤(ii)之前，还包含刷洗所述标的层。
3.如权利要求1所述的方法，其特征在于，在步骤(ii)之后及步骤(iii)之前，还包含在所述初始硬遮罩层上执行斜边蚀刻。
4.如权利要求1所述的方法，其特征在于，执行步骤(iii)的植入剂量能量为10至50keV。
5.如权利要求1所述的方法，其特征在于，所述植入温度为500至600℃。
6.如权利要求1所述的方法，其特征在于，步骤(ii)包括暴露所述标的层于前驱物气体，所述前驱物气体包含CxHy基底气体。
7.如权利要求6所述的方法，其特征在于，所述前驱物气体包含C3H6。
8.如权利要求1所述的方法，其特征在于，所述初始硬遮罩层包含碳基材料。
9.如权利要求1所述的方法，其特征在于，所述标的层包含氮化物或氧化物。
10.一种图案化方法，其特征在于，包含：
(i)在基板上形成标的层；
(ii)在所述标的层上形成初始硬遮罩层；
(iii)在400至700℃的植入温度下，将多个碳原子植入所述初始硬遮罩层以形成可灰化硬遮罩，其中所述可灰化硬遮罩中的植入剂量浓度为1014至1016ion/cm2；
(iv)对所述可灰化硬遮罩进行图案化以形成图案化可灰化硬遮罩，所述图案化可灰化硬遮罩暴露出所述标的层的一部分；
(v)蚀刻所述标的层的所述暴露部分，其中使用所述图案化可灰化硬遮罩作为遮罩；以及
(vi)对所述图案化可灰化硬遮罩进行灰化。
11.如权利要求10所述的方法，其特征在于，在形成所述初始硬遮罩层之前，步骤(i)包含刷洗所述标的层。
12.如权利要求10所述的方法，其特征在于，在步骤(ii)之后及步骤(iii)之前，还包含在所述初始硬遮罩层上执行斜边蚀刻。
13.如权利要求10所述的方法，其特征在于，执行步骤(iii)的植入剂量能量为10至50keV。
14.如权利要求10所述的方法，其特征在于，所述植入温度为500至600℃。
15.如权利要求10所述的方法，其特征在于，所述初始硬遮罩层包含碳基材料。
16.如权利要求10所述的方法，其特征在于，所述标的层包含氮化物或氧化物。
CN201911118800.2A 2019-10-23 2019-11-15 形成可灰化硬遮罩的方法及图案化方法 Pending CN112701032A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/662,011 2019-10-23
US16/662,011 US20210125830A1 (en) 2019-10-23 2019-10-23 Method of forming an ashable hard mask and patterning method

Publications (1)

Publication Number Publication Date
CN112701032A true CN112701032A (zh) 2021-04-23

Family

ID=75505358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911118800.2A Pending CN112701032A (zh) 2019-10-23 2019-11-15 形成可灰化硬遮罩的方法及图案化方法

Country Status (3)

Country Link
US (1) US20210125830A1 (zh)
CN (1) CN112701032A (zh)
TW (1) TWI762834B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773628B (zh) * 2022-01-19 2022-08-01 華邦電子股份有限公司 半導體結構及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020068432A1 (en) * 2000-12-06 2002-06-06 Macronix International Co., Ltd. Method for patterning a dual damascene with retrograde implantation
CN1402316A (zh) * 2001-08-16 2003-03-12 联华电子股份有限公司 用于离子植入制程的光阻层的去除方法
US20180144929A1 (en) * 2016-11-22 2018-05-24 Peng Liu Method for forming high aspect ratio patterning structure
US20190172714A1 (en) * 2017-12-01 2019-06-06 Applied Materials, Inc. Highly etch selective amorphous carbon film
CN109860018A (zh) * 2017-11-30 2019-06-07 南亚科技股份有限公司 半导体结构的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951823B2 (en) * 2001-05-14 2005-10-04 Axcelis Technologies, Inc. Plasma ashing process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020068432A1 (en) * 2000-12-06 2002-06-06 Macronix International Co., Ltd. Method for patterning a dual damascene with retrograde implantation
CN1402316A (zh) * 2001-08-16 2003-03-12 联华电子股份有限公司 用于离子植入制程的光阻层的去除方法
US20180144929A1 (en) * 2016-11-22 2018-05-24 Peng Liu Method for forming high aspect ratio patterning structure
CN109860018A (zh) * 2017-11-30 2019-06-07 南亚科技股份有限公司 半导体结构的制造方法
US20190172714A1 (en) * 2017-12-01 2019-06-06 Applied Materials, Inc. Highly etch selective amorphous carbon film

Also Published As

Publication number Publication date
TWI762834B (zh) 2022-05-01
US20210125830A1 (en) 2021-04-29
TW202117051A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
US11031246B2 (en) EUV pattern transfer with ion implantation and reduced impact of resist residue
US20220367186A1 (en) Patterning scheme to improve euv resist and hard mask selectivity
US6716570B2 (en) Low temperature resist trimming process
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
US20220181153A1 (en) Defect Correction on Metal Resists
US20210217614A1 (en) Multiple patterning with selective mandrel formation
KR102399361B1 (ko) 20 nm 이하 mram 디바이스들을 제조하기 위한 다수의 하드 마스크 패터닝
US20050003310A1 (en) Etching process including plasma pretreatment for generating fluorine-free carbon-containing polymer on a photoresist pattern
US8815496B2 (en) Method for patterning a photosensitive layer
KR101097470B1 (ko) 반도체 장치의 미세 패턴 형성방법
TWI762834B (zh) 形成可灰化硬遮罩的方法及圖案化方法
US20070161255A1 (en) Method for etching with hardmask
US20160155648A1 (en) Systems and Methods for In SITU Maintenance of a Thin Hardmask During an Etch Process
US7265053B2 (en) Trench photolithography rework for removal of photoresist residue
KR100523839B1 (ko) 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법
JP2010062212A (ja) 半導体装置の製造方法
US10438806B2 (en) Methods and system of using organosilicates as patterning films
KR100833598B1 (ko) 반도체 소자의 제조방법
CN117410171A (zh) 薄膜结构及其制备方法、图案转移方法及半导体结构
KR20090016935A (ko) 반도체 소자의 패턴 제조 방법
KR20080094403A (ko) 반도체 소자의 하드마스크 형성 방법 및 이를 이용한 패턴형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210423

WD01 Invention patent application deemed withdrawn after publication