TWI762834B - 形成可灰化硬遮罩的方法及圖案化方法 - Google Patents

形成可灰化硬遮罩的方法及圖案化方法 Download PDF

Info

Publication number
TWI762834B
TWI762834B TW108142997A TW108142997A TWI762834B TW I762834 B TWI762834 B TW I762834B TW 108142997 A TW108142997 A TW 108142997A TW 108142997 A TW108142997 A TW 108142997A TW I762834 B TWI762834 B TW I762834B
Authority
TW
Taiwan
Prior art keywords
hard mask
target layer
layer
ashing
patterned
Prior art date
Application number
TW108142997A
Other languages
English (en)
Other versions
TW202117051A (zh
Inventor
方偉權
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202117051A publication Critical patent/TW202117051A/zh
Application granted granted Critical
Publication of TWI762834B publication Critical patent/TWI762834B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一種形成可灰化硬遮罩的方法及一種圖案化方法。形成可灰化硬遮罩的方法包括(i)提供標的層；(ii)沉積初始硬遮罩層於標的層上；(iii)在400至700℃的植入溫度下，將碳原子植入初始硬遮罩層中以形成可灰化硬遮罩，其中可灰化硬遮罩中的植入劑量濃度為1014至1016ion/cm2。

Description

形成可灰化硬遮罩的方法及圖案化方法
本揭示係關於一種形成可灰化硬遮罩的方法及一種圖案化方法。
硬遮罩常用於半導體裝置的製造過程中。半導體裝置中的圖案化特徵的圖案晃動現象(pattern wiggling phenomenon)是不利的，尤其是當半導體裝置的特徵尺寸縮小到100nm以下時。為了獲得良好的線條圖案，需要解決上述圖案晃動現象的問題。
本揭示提供一種形成可灰化硬遮罩的方法，包含(i)提供標的層；(ii)沉積初始硬遮罩層於標的層上；以及(iii)在400至700℃的植入溫度下，將碳原子植入初始硬遮罩層以形成可灰化硬遮罩，其中可灰化硬遮罩中的植入劑量濃度為1014至1016ion/cm2。
在本揭示的一實施方式中，在步驟(ii)之前， 更包含刷洗(scrubbing)標的層。
在本揭示的一實施方式中，在步驟(ii)之後及步驟(iii)之前，更包含在初始硬遮罩層上執行斜邊蝕刻(bevel etching)。
在本揭示的一實施方式中，執行步驟(iii)的植入劑量能量為10至50keV。
在本揭示的一實施方式中，植入溫度為500至600℃。
在本揭示的一實施方式中，步驟(ii)包括暴露標的層於前驅物氣體。
在本揭示的一實施方式中，前驅物氣體包含C3H6。
在本揭示的一實施方式中，初始硬遮罩層包含碳基材料(carbon-based material)。
在本揭示的一實施方式中，標的層包含氮化物或氧化物。
本揭示亦提供一種圖案化方法。圖案化方法包含(i)形成標的層於基板上；(ii)形成初始硬遮罩層於標的層上；(iii)在400至700℃的植入溫度下，將碳原子植入初始硬遮罩層以形成可灰化硬遮罩，其中可灰化硬遮罩中的植入劑量濃度為1014至1016ion/cm2；(iv)對可灰化硬遮罩進行圖案化以形成圖案化可灰化硬遮罩，圖案化可灰化硬遮罩暴露出標的層的一部分；(v)蝕刻標的層的暴露部分，其中使用圖案化可灰化硬遮罩作為遮罩；以及(vi)對圖案化可灰 化硬遮罩進行灰化。
在本揭示的一實施方式中，在形成初始硬遮罩層之前，步驟(i)包含刷洗標的層。
在本揭示的一實施方式中，在步驟(ii)之後及步驟(iii)之前，更包含在初始硬遮罩層上執行斜邊蝕刻(bevel etching)。
在本揭示的一實施方式中，執行步驟(iii)的植入劑量能量為10至50keV。
在本揭示的一實施方式中，植入溫度為500至600℃。
在本揭示的一實施方式中，初始硬遮罩層包含碳基材料。
在本揭示的一實施方式中，標的層包含氮化物或氧化物。
應該理解的是，前述的一般性描述和下列具體說明僅僅是示例性和解釋性的，並旨在提供所要求的本發明的進一步說明。
S01~S06‧‧‧步驟
110‧‧‧基板
120‧‧‧標的層
130‧‧‧初始硬遮罩層
132‧‧‧蝕刻後的初始硬遮罩層
140‧‧‧光阻
220‧‧‧圖案化標的層
230‧‧‧可灰化硬遮罩
232‧‧‧圖案化可灰化硬遮罩
當結合附圖閱讀時，自以下詳細描述可以最佳地理解本揭示的態樣。所強調的是，根據工業中標準實務，各特徵未按比例繪製，並僅係用以說明目的。事實上，為論述的清楚性，各特徵之尺寸可任意地增加或縮減。
第1圖是根據本揭示的一些實施方式的圖案化方法的 流程圖。
第2圖至第10圖示出了根據本揭示的一些實施方式之圖案化方法的各個中間階段的截面圖。
為了使本揭示的描述更加詳細和完整，下面以示例方式描述本揭示的態樣和具體實施方式；然而，這並不是本揭示的具體實施方式被實施或利用的唯一形式。以下公開的實施方式可以以有利的方式彼此組合或替換，並且其他實施方式可以被添加到一實施方式，而無需進一步的記錄或描述。在以下的敘述中闡述某些具體細節，以提供對本揭示的各種實施方式的透徹理解。然而，本領域技術人員可理解的是，可以在沒有這些具體細節的情況下實施本揭示。
雖然下文中利用一系列的操作或步驟來說明在此揭露之方法，但是這些操作或步驟所示的順序不應被解釋為本發明的限制。例如，某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外，並非必須執行所有繪示的操作、步驟及/或特徵才能實現本發明的實施方式。此外，在此所述的每一個操作或步驟可以包含數個子步驟或動作。
第1圖是根據本揭示的一些實施方式之圖案化方法的流程圖。如第1圖所示，方法10包括步驟S01至步驟S06。第2圖至第10圖示出了根據本揭示的一些實施方式之圖案化方法的各個中間階段的截面圖。
參照第1圖和第2圖。在步驟S01，提供基板110及形成於其上的標的層120，如第2圖所示。在一些實施方式中，標的層120可包括氮化物或氧化物，例如氧化矽、氮化矽及氮化鈦。在其他實施方式中，標的層120可包括多晶矽或金屬，金屬可例如銅、鎢及鋁。
在步驟S02，在標的層120上形成初始硬遮罩層130，如第3圖所示。在本揭示的其他實施方式中，在標的層120上形成初始硬遮罩層130之前，先刷洗(scrubbing)標的層120以除去表面上的顆粒。在一實施方式中，形成初始硬遮罩層130之前的等待時間(Q-time)可為0至24小時，較佳為0至12小時，例如2小時、4小時或6小時。如果等待時間大於24小時，標的層120的表面可能會出現缺陷。
在本揭示的一實施方式中，通過電漿增強化學氣相沉積製程將初始硬遮罩層130沉積在標的層120上。具體地，將標的層120暴露於前驅物氣體。前驅物氣體包含CxHy基底氣體，其中x為2-6的整數，y為2-14的整數，例如C2H2、C3H6、C4H10、C6H6或其一組合。在一實施方式中，以大宗氣體(bulk gas)(例如N2、He、Ar或其一組合)稀釋前驅物氣體。在一實施方式中，初始硬遮罩層130包含碳基材料，例如無定形碳。
在本揭示的一實施方式中，在步驟S02之後，可選地在初始硬遮罩層130上進行斜邊蝕刻(bevel etching)以形成蝕刻後的初始硬遮罩層132，如第4圖所示。
參照第5圖。在步驟S03，在400至700℃的植 入溫度下，將碳原子植入初始硬遮罩層130或蝕刻後的初始硬遮罩層132以形成可灰化硬遮罩230。在一些實施方式中，植入溫度可為450至650℃，較佳為500至600℃，例如530℃、550℃或580℃。如果植入溫度小於400℃，則在植入後可灰化硬遮罩230的結晶度低，從而影響膜品質並導致高壓縮應力(compressive stress)。如果植入溫度高於700℃，則在植入後可灰化硬遮罩230中可能會形成過多的sp3鍵結，這也會增加壓縮應力，並且可能使得可灰化硬遮罩230中出現一些雜質，例如氧。
在本揭示的一實施方式中，執行步驟S03的植入劑量能量為10至50keV，較佳為20至45keV，更佳為30至40keV。如果植入劑量能量小於10keV，則摻雜物的滲透深度可能不足。如果植入劑量能量大於50keV，則可灰化硬遮罩230可能在植入過程中被損壞。
在一些實施方式中，可灰化硬遮罩230中的植入劑量濃度為1014至1016ion/cm2，例如5x1014ion/cm2、1x1015ion/cm2或5x1015ion/cm2。可以觀察到，當植入劑量濃度小於1014ion/cm2時，可灰化硬遮罩230中形成的sp3鍵結數量不足，因此可灰化硬遮罩230的一些機械性能(例如模量(modulus))可能不令人滿意。另一方面，如果植入劑量濃度大於1016ion/cm2，則可灰化硬遮罩230中會形成過多的sp3鍵結，這會增加壓縮應力。
在一些實施方式中，植入入射角(implantation incidence angle)(即撞擊摻雜物與可灰化硬遮罩230之間 的夾角可為45°至90°，較佳為50°至85°，更佳為60°至80°。若植入入射角小於45°，摻雜物不能穿透到足夠的深度。若植入入射角大於90°，植入劑量濃度可能較低。
應當理解，從步驟S01到S03提供的可灰化硬遮罩230具有低壓縮應力。因此，在隨後對標的層120進行蝕刻時，圖案化後的標的層不易於發生圖案晃動現象(pattern wiggling phenomenon)。在一些實施方式中，由本方法形成的可灰化硬遮罩的壓縮應力可能接近於零。在一些實施方式中，由本方法形成的可灰化硬遮罩的壓縮應力可為0至300MPa。值得注意的是，在傳統的可灰化硬遮罩中，壓縮應力的範圍可為500MPa至1GPa，這可能加劇圖案晃動現象。
本揭示亦提供一種圖案化方法。請參照步驟S04，接續於步驟S01至步驟S03後。在步驟S04中，對可灰化硬遮罩進行圖案化以形成圖案化可灰化硬遮罩，其中圖案化可灰化硬遮罩暴露出標的層的一部分。第6圖至第8圖示出了實施步驟S04的詳細過程。參照第6圖，在可灰化硬遮罩230上設置具有一圖案的光阻140。光阻140可以是聚合材料。在一些實施方式中，可以通過使用汞蒸氣燈、氙氣燈、碳弧燈、KrF準分子雷射、ArF準分子雷射或F2準分子雷射作為輻射源的光刻製程來形成光阻140的圖案來形成光阻140的圖案。
接下來，參考第7圖，對可灰化硬遮罩230進行蝕刻以將光阻140的圖案轉移到可灰化硬遮罩230上，從而 形成圖案化可灰化硬遮罩232。圖案化可灰化硬遮罩232暴露出標的層120的一部分。在一些實施方式中，例如通過電漿蝕刻製程對可灰化硬遮罩230進行蝕刻。接著參照第8圖，移除光阻140。
在步驟S05中，通過使用圖案化可灰化硬遮罩作為遮罩，對標的層的暴露部分進行蝕刻。如第9圖所示，通過使用圖案化可灰化硬遮罩232作為遮罩，對標的層120的暴露部分進行蝕刻，從而形成圖案化標的層220。在一實施方式中，標的層120的暴露部分進行蝕刻的方式可例如通過將標的層120暴露於含鹵素的蝕刻劑，例如Cl2、BCl3、CF3、CHF3等。圖案化標的層220暴露出基板110的一部分。
在步驟S06中，對圖案化可灰化硬遮罩進行灰化。如第10圖所示，對圖案化可灰化硬遮罩232進行灰化，而圖案化標的層220保留在基板110上。在一實施方式中，可使用電漿形式的氧自由基對圖案化可灰化硬遮罩232進行氧化，從而使得圖案化可灰化硬遮罩232受到灰化。
綜上所述，本揭示的方法可以有效地避免圖案化標的層220的圖案晃動現象。具體地，本揭示的圖案化可灰化硬遮罩232具有較低的壓縮應力，因此通過使用圖案化可灰化硬遮罩232作為遮罩，在蝕刻圖案化標的層220時，圖案化標的層220不易於出現圖案晃動現象。此外可以通過灰化技術容易地去除圖案化可灰化硬遮罩232。
此外本揭示的方法不需要額外的退火、連續微影，蝕刻或植入製程。換言之，本方法提供了一種能直接形 成不易於出現圖案晃動現象的圖案化特徵。
雖然本發明已以實施方式揭露如上，但其他實施方式亦有可能。因此，所請請求項之精神與範圍並不限定於此處實施方式所含之敘述。
任何熟習此技藝者可明瞭，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧基板
220‧‧‧圖案化標的層
232‧‧‧圖案化可灰化硬遮罩

Claims (14)

  1. 一種形成可灰化硬遮罩的方法，包含：(i)提供一標的層；(ii)沉積一初始硬遮罩層於該標的層上；以及(iii)在500至600℃的一植入溫度下，將複數個碳原子植入該初始硬遮罩層以形成一可灰化硬遮罩，其中該可灰化硬遮罩中的一植入劑量濃度為1014至1016ion/cm2。
  2. 如請求項1所述的方法，在步驟(ii)之前，更包含刷洗該標的層。
  3. 如請求項1所述的方法，在步驟(ii)之後及步驟(iii)之前，更包含在該初始硬遮罩層上執行一斜邊蝕刻。
  4. 如請求項1所述的方法，其中執行步驟(iii)的一植入劑量能量為10至50keV。
  5. 如請求項1所述的方法，其中步驟(ii)包括暴露該標的層於一前驅物氣體，該前驅物氣體包含一CxHy基底氣體。
  6. 如請求項5所述的方法，其中該前驅物氣體包含C3H6。
  7. 如請求項1所述的方法，其中該初始硬遮罩層包含一碳基材料。
  8. 如請求項1所述的方法，其中該標的層包含氮化物或氧化物。
  9. 一種圖案化方法，包含：(i)形成一標的層於一基板上；(ii)形成一初始硬遮罩層於該標的層上；(iii)在500至600℃的一植入溫度下，將複數個碳原子植入該初始硬遮罩層以形成一可灰化硬遮罩，其中該可灰化硬遮罩中的一植入劑量濃度為1014至1016ion/cm2；(iv)對該可灰化硬遮罩進行圖案化以形成一圖案化可灰化硬遮罩，該圖案化可灰化硬遮罩暴露出該標的層的一部分；(v)蝕刻該標的層的該暴露部分，其中使用該圖案化可灰化硬遮罩作為一遮罩；以及(vi)對該圖案化可灰化硬遮罩進行灰化。
  10. 如請求項9所述的方法，其中在形成該初始硬遮罩層之前，步驟(i)包含刷洗該標的層。
  11. 如請求項9所述的方法，在步驟(ii)之後 及步驟(iii)之前，更包含在該初始硬遮罩層上執行一斜邊蝕刻。
  12. 如請求項9所述的方法，其中執行步驟(iii)的一植入劑量能量為10至50keV。
  13. 如請求項9所述的方法，其中該初始硬遮罩層包含一碳基材料。
  14. 如請求項9所述的方法，其中該標的層包含氮化物或氧化物。
TW108142997A 2019-10-23 2019-11-26 形成可灰化硬遮罩的方法及圖案化方法 TWI762834B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/662,011 US20210125830A1 (en) 2019-10-23 2019-10-23 Method of forming an ashable hard mask and patterning method
US16/662,011 2019-10-23

Publications (2)

Publication Number Publication Date
TW202117051A TW202117051A (zh) 2021-05-01
TWI762834B true TWI762834B (zh) 2022-05-01

Family

ID=75505358

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108142997A TWI762834B (zh) 2019-10-23 2019-11-26 形成可灰化硬遮罩的方法及圖案化方法

Country Status (3)

Country Link
US (1) US20210125830A1 (zh)
CN (1) CN112701032A (zh)
TW (1) TWI762834B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773628B (zh) * 2022-01-19 2022-08-01 華邦電子股份有限公司 半導體結構及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402316A (zh) * 2001-08-16 2003-03-12 联华电子股份有限公司 用于离子植入制程的光阻层的去除方法
CN1868043A (zh) * 2003-08-11 2006-11-22 艾克塞利斯技术公司 等离子体灰化方法
TW201932635A (zh) * 2017-12-01 2019-08-16 美商應用材料股份有限公司 高蝕刻選擇性的非晶碳膜

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706611B2 (en) * 2000-12-06 2004-03-16 Macronix International Co., Ltd. Method for patterning a dual damascene with retrograde implantation
CN106856163A (zh) * 2016-11-22 2017-06-16 上海华力微电子有限公司 一种高深宽比图形结构的形成方法
US10211061B1 (en) * 2017-11-30 2019-02-19 Nanya Technology Corporation Method for manufacturing a semiconductor structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402316A (zh) * 2001-08-16 2003-03-12 联华电子股份有限公司 用于离子植入制程的光阻层的去除方法
CN1868043A (zh) * 2003-08-11 2006-11-22 艾克塞利斯技术公司 等离子体灰化方法
TW201932635A (zh) * 2017-12-01 2019-08-16 美商應用材料股份有限公司 高蝕刻選擇性的非晶碳膜

Also Published As

Publication number Publication date
TW202117051A (zh) 2021-05-01
US20210125830A1 (en) 2021-04-29
CN112701032A (zh) 2021-04-23

Similar Documents

Publication Publication Date Title
US20220367186A1 (en) Patterning scheme to improve euv resist and hard mask selectivity
US11031246B2 (en) EUV pattern transfer with ion implantation and reduced impact of resist residue
US11289332B2 (en) Directional processing to remove a layer or a material formed over a substrate
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
US7014537B2 (en) Method of processing a semiconductor substrate
US11094543B1 (en) Defect correction on metal resists
TW202011455A (zh) 半導體結構的製作方法
US8815496B2 (en) Method for patterning a photosensitive layer
TWI762834B (zh) 形成可灰化硬遮罩的方法及圖案化方法
TW550664B (en) Method for forming a resist pattern and method for manufacturing a semiconductor device
TW200532800A (en) Method for fabricating a hard mask polysilicon gate
TWI728392B (zh) 半導體結構的製造方法
US7265053B2 (en) Trench photolithography rework for removal of photoresist residue
US9728421B2 (en) High aspect ratio patterning of hard mask materials by organic soft masks
JPH04133325A (ja) パターン形成方法
JP2004134720A (ja) ドライリソグラフィ法およびこれを用いたゲートパターン形成方法
CN106206284B (zh) 改进型蚀刻工艺
JP6403017B2 (ja) インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法
TWI840767B (zh) 硬遮罩結構及其應用於半導體結構的製備方法
JP3079656B2 (ja) ドライエッチング方法
KR100607761B1 (ko) 반도체 장치 제조용 식각 챔버의 시즈닝 방법
US10438806B2 (en) Methods and system of using organosilicates as patterning films
TW202414595A (zh) 硬遮罩結構以及半導體結構的製備方法
TW202414528A (zh) 半導體結構的製備方法
JP2004158538A (ja) 半導体装置の製造方法