JP3599592B2 - Iii−v族窒化物系化合物半導体への電極形成方法 - Google Patents
Iii−v族窒化物系化合物半導体への電極形成方法 Download PDFInfo
- Publication number
- JP3599592B2 JP3599592B2 JP8939499A JP8939499A JP3599592B2 JP 3599592 B2 JP3599592 B2 JP 3599592B2 JP 8939499 A JP8939499 A JP 8939499A JP 8939499 A JP8939499 A JP 8939499A JP 3599592 B2 JP3599592 B2 JP 3599592B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- compound semiconductor
- gan
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明はIII−V族窒化物系化合物半導体への電極形成方法に関し、更に詳しくは、例えばGaN系の半導体材料で電子デバイスや光デバイスを製造するときに当該半導体材料との間における接触抵抗の小さい電極をそのGaN系半導体材料の上に形成することができるIII−V族窒化物系半導体への電極形成方法に関する。
【0002】
【従来の技術】
GaN,InGaN,AlGaN,AlInGaNなどに代表されるIII−V族窒化物系化合物半導体は、そのバンドギャップエネルギーが大きく、かつ直接遷移型であり、しかも高温動作が優れているということで、この材料、とくにGaNを用いて発光素子、受光素子、電界効果トランジスタ(FET)、高移動度トランジスタ(HEMT)などの電子・光デバイスの開発研究が行われている。
【0003】
例えば、GaNを用いるFETの場合、その製造に際しては、MOCVD法やGSMBE法を適用して、まず半絶縁性の例えばサファイヤ基板の上に、GaNのバッファ層を形成し、ついでこのバッファ層の上に所定組成のGaN系化合物半導体を順次エピタキシャル成長させて最表層がn型層になっている所定の層構造を形成する。そして、活性層の上には、当該活性層と接触するソース電極とドレイン電極が形成され、またこれら電極の間にはゲート電極が形成される。
【0004】
ところで、これら電極の形成に関しては、電極を形成すべき半導体層の表面に、直接、電極材料を例えば真空蒸着法で所定の厚みだけ蒸着し、ついで全体に熱処理を行うのが通例である。そして、形成された電極に対しては、半導体層との密着性が良好であり、かつ半導体層との間の接触抵抗が低いことが要求される。従来、GaN系化合物半導体の電極材料としては、AlやTiなどが広く用いられている。しかしながら、GaNやAlGaNなどの電極材料としてAlやTiを用いると、形成された電極とGaNやAlGaNとの接触抵抗は、概ね、10−3Ωcm2オーダと高い値を示している。そして、その更なる低抵抗化の方法はいまだ不明であるというのが現状である。
【0005】
【発明が解決しようとする課題】
本発明は、GaN系化合物半導体に代表されるIII−V族窒化物系化合物半導体に形成された電極における上記した問題を解決し、従来に比べれば、電極の接触抵抗を1/10000オーダの値にまで低下させることができるIII−V族窒化物系化合物半導体への電極形成方法の提供を目的とする。
【0006】
【課題を解決するための手段】
本発明者は、上記した目的を達成するために鋭意研究を重ねる過程で、GaNやAlGaNなどのGaN系化合物半導体は、いずれも、バンドギャップエネルギーが大きいということに着目した。そして、バンドギャップエネルギーが大きいということは電子親和力が小さくなることであるため、この上に形成される電極との接触抵抗も高くなることになる。
【0007】
したがって、電極の形成時に、電極形成対象のGaN系化合物半導体層と電極材料との間に当該GaN系化合物半導体のバンドギャップエネルギーを小さくするような材料を介装すれば、形成された電極との間の接触抵抗を下げることができるとの着想を抱き、この着想に基づいて更なる研究を重ねた結果、後述する材料は好適であるとの知見を得、本発明方法を開発するに至った。
【0008】
すなわち、本発明の電極形成方法は、III−V族窒化物系化合物半導体の上に接触抵抗が低い電極を形成する方法であって、III−V族窒化物系化合物半導体の上に、一旦、含In化合物半導体層、含In合金層、Ge層、または異種類の III −V族窒化物系化合物を交互に積層した多層構造から成る介在層を形成したのち、前記介在層の上にTi、Al、Auから成る電極材料の層を形成し、ついで全体に熱処理を行うことを特徴とする。
【0009】
また、本発明においては、III−V族窒化物系化合物半導体の上に、含In化合物半導体層、含In合金層、Ge層、または異種類の III −V族窒化物系化合物半導体を交互に積層した多層構造から成る介在層を形成し、前記介在層の上に、一旦、Si層を形成したのち、前記Si層の上にTi、Al、Auから成る電極材料の層を形成し、ついで全体に熱処理を行うことを特徴とするIII−V族窒化物系化合物半導体への電極形成方法が提供される。
【0010】
【発明の実施の形態】
以下、図面に基づいて本発明の電極形成方法を詳細に説明する。
まず、図1で示したように、電極を形成すべき半導体層1の上には、まず後述する介在層2が形成される。
この半導体層は、MOCVD法やGSMBE法などによって既に前段の製造工程で基板上に形成されたものであり、例えばGaNのようなIII−V族窒化物系化合物半導体のエピタキシャル結晶成長層である。
【0011】
介在層2としては、半導体層1を構成する半導体材料のバンドギャップエネルギーを小さくすることができる材料で形成されている。
このような材料としては、例えば、InGaN,InGaAs,InGaP,InGaNAs,InGaNP,InSbAs,InSbP,InNP,InNのような含In化合物半導体;In−Al,In−Ti,In−Cr,In−Sn,In−Te,In−Ge,In−Si,In−Ni,In−Cu,In−Ta,In−Moのような含In合金;Geなどを用いることができる。
【0012】
また、異種類のGaN系化合物半導体を交互に複数層積層して形成した多層構造も有効である。
半導体層1がGaNから成る場合、上記した多層構造の介在層としては、例えば図2で示した構造のものをあげることができる。この多層構造はGaNとGaN1−xAsx(0<x<0.3)との薄膜を交互に積層したものであり、このうちGaN1−xAsxに関しては半導体層(GaN層)1に近いGaN1−xAsほどN組成比(1−x値)を大きくし、上方にいくほどN組成比(1−x値)を小さくして、全体の層としては傾斜組成にしたものである。このような多層構造がGaN層1の上に形成されていると、As組成比(x)の値にもよるが、3.4eVであるGaNのバンドギャップエネルギーは、1eV以下にまで小さくすることができる。すなわち、GaN層1の電子親和力は大きくなるのである。
【0013】
このような多層構造としては、半導体層1がGaNから成る場合、InGaNAs/GaN,GaAs/GaN,InAs/GaN,InGaNP/GaNのような組合せを採用することもできる。
上記した介在層2は、いずれも、半導体層1の場合と同様に、MOCVD法やGSMBE法などで形成される。
【0014】
次に、この介在層2の上に、図3で示したように、電極材料の層3が例えば真空蒸着法を適用して形成される。
このときの電極の形成態様としては、例えば、Ti,Al,Ni,Auを順次積層する態様をあげることができる。また、本発明においては、一旦、Si層を形成し、その上に、Ti,Al,Ta,W,Cu,Ni,Cr,Mo,Pt,Taなどの層を形成する態様をあげることができる。
【0015】
前者の態様の場合、Tiの厚みは10〜20nm、Alの厚みは30〜60nm、Niは20〜60nm、Auは30〜60nmに設定することが好ましい。
また、後者の態様の場合、Si層の厚みは原子層厚みで2〜3層程度(1nm程度)であればよいが10〜15層まで厚くしても不都合は生じない。
そして、電極材料の層3が形成されている材料に対し、熱処理が施されることにより、層3を構成する電極材料の合金化が進む。
【0016】
例えば、前者の態様の場合、熱処理後にあっては、半導体層1に直接密着し、かつ仕事関数の小さいAl−Ti合金が形成され、最上層のAuが酸化防止膜として機能し、またNi層はAuの拡散防止膜として機能している電極が形成される。
また、後者の態様の場合には、少なくとも半導体層との界面には上記した金属とSiとの反応により仕事関数の小さいシリサイドが形成される。
【0017】
なお、この熱処理は、用いた材料にもよるが、前者の態様の場合は温度650〜900℃で、5〜60分間程度行えば、電極材料を仕事関数の小さい合金に転化することができる。また金属シリサイドを形成する場合には、温度500〜1000℃で、3〜90分間程の熱処理であればよい。
【0018】
【実施例】
実施例1
GSMBE法により、ラジカル化した窒素(3×10−6Torr)、Ga(5×10−7Torr)、およびSi(5×10−9Torr)をドーパントとして用い、成長温度640℃でサファイヤ基板の上にn−GaNから成る厚み50nmのバッファ層を形成し、更にその上に、Ga(1×10−6Torr)とアンモニア(5×10−5Torr)を用い、成長温度850℃で厚み1000nmのi−GaN層を形成した。
【0019】
ついで、Ga(1×10−7Torr)、アンモニア(5×10−5Torr)、およびSi(1×10−9Torr)をドーパントとして用い、成長温度850℃で前記i−GaN層の上に厚み200nmのn−GaN層を形成した。なお、このn−GaN層のキャリア濃度は5×1018cm−3となるように、予めホール測定をして設定しておいた。このn−GaN層が図1で示した半導体層1に相当する。
【0020】
ついで、Ga(1×10−7Torr)、In(3×10−7Torr)、アンモニア(5×10−5Torr)、およびSi(8×10−8Torr)をドーパントとして用い、成長温度850℃でキャリア濃度が1×1018cm−3である厚み10nmのn−InGaN層を前記n−GaN層の上に形成した。
このn−InGaN層が、図1で示した介在層2に相当する。
【0021】
n−InGaN層2の全面を被覆してSiO2から成る保護膜(図示しない)を熱化学堆積法で形成したのち、その保護膜にフッ酸を用いて電極形成箇所を開口した。
ついで全体を真空蒸着装置に移し、そこで、Tiを厚み20nm、Alを厚み50nm、Niを厚み50nm、Auを厚み30nmとなるように順次蒸着して電極材料の層3を形成した。
【0022】
得られた材料を熱処理炉に移し、そこで、温度620℃で5分間の熱処理を行い、Al−Ti合金を主体とする電極にした。
この電極と前記Siドープn−GaN層との間の接触抵抗を測定したところ、8×10−7Ωcm2であった。
介在層が存在しない従来のAl/Ti電極との接触抵抗(1×10−3Ωcm2オーダ)に比べてその値は1/10000オーダも低い抵抗値になっていた。
【0023】
実施例2
GSMBE法により、ラジカル化した窒素(3×10−6Torr)、Ga(5×10−7Torr)、およびSi(5×10−9Torr)をドーパントとして用い、成長温度640℃でサファイヤ基板の上にn−GaNから成る厚み50nmのバッファ層を形成し、更にその上に、Ga(1×10−6Torr)とアンモニア(5×10−5Torr)を用い、成長温度850℃で厚み1000nmのi−GaN層を形成した。
【0024】
ついで、Ga(1×10−7Torr)、アンモニア(5×10−5Torr)、およびSi(1×10−9Torr)をドーパントとして用い、成長温度850℃で前記i−GaN層の上に厚み200nmのn−GaN層を形成した。なお、このn−GaN層のキャリア濃度は5×1018cm−3となるように、予めホール測定をして設定しておいた。このn−GaN層が図1で示した半導体層1に相当する。
【0025】
このn−GaN層10の上に図2で示した多層構造の介在層を次のようにして形成した。
まず、Ga(1×10−7Torr)、AsH3(3×10−7Torr)、アンモニア(5×10−5Torr)、およびSi(8×10−8Torr)をドーパントとして用い、成長温度850℃でキャリア濃度が1×1023cm−3である厚み1nmのGaN0.98As0.02膜を最初の膜としてn−GaN層1の上に形成し、続いて、その上に、Ga(1×10−7Torr)、アンモニア(5×10−5Torr)、Si(8×10−8Torr)をドーパントとして用い、成長温度850℃でキャリア濃度が5×1018cm−3である厚み1nmのn−GaN膜を形成した。
【0026】
その後、n−GaN膜の成膜条件は変えることなく、GaN1−xAs膜の形成に関しては、各ガス源の供給量を制御して上にいくほどAs組成比xが大きくなるようにし、最終的にはGaN0.8As0.2(x=0.2)が最表面となるように多層構造の介在層2を形成した。
ついで、介在層2のGaN0.8As0.2の上に厚み1nmのSi層(層の数2〜3)を形成したのち、このSi層の全面を被覆してSiO2から成る保護膜(図示しない)を熱化学堆積法で形成したのち、その保護膜にフッ酸を用いて電極形成箇所を開口した。
【0027】
ついで全体を真空蒸着装置に移し、そこで、Alを厚み30nm、Tiを厚み10nmとなるように順次蒸着して電極材料の層3を形成した。
得られた材料を熱処理炉に移し、そこで、温度620℃で5分間の熱処理を行い、Al−Ti合金を形成したのち、更に温度900℃で5分間の熱処理を行い、Al−Tiのシリサイドを形成して電極とした。
【0028】
この電極と前記Siドープn−GaN層との間の接触抵抗を測定したところ、1×10−7Ωcm2であった。
【0029】
【発明の効果】
以上の説明で明らかなように、本発明方法によれば、バンドギャップエネルギーの大きいGaN系化合物半導体の上に、従来に比べると1/10000程度も接触抵抗が小さい電極を形成することができる。これは、電極とGaN系化合物半導体との間に、GaN系化合物半導体のバンドギャップエネルギーを小さくし、そのことによって電子親和力を大きくすることができる介在層を形成したことに基づく効果である。
【図面の簡単な説明】
【図1】III−V族窒化物系化合物半導体の上に介在層を形成した状態を示す断面図である。
【図2】本発明方法で用いる介在層の1例を示す断面図である。
【図3】介在層の上に電極材料の層を形成した状態を示す断面図である。
【符号の説明】
1 III−V族窒化物系化合物半導体
2 介在層
3 電極材料の層
Claims (3)
- III−V族窒化物系化合物半導体の上に接触抵抗が低い電極を形成する方法であって、
III−V族窒化物系化合物半導体の上に、一旦、含In化合物半導体層、含In合金層、Ge層、または異種類の III −V族窒化物系化合物半導体を交互に積層した多層構造から成る介在層を形成したのち、前記介在層の上にTi、Al、Auから成る電極材料の層を形成し、ついで全体に熱処理を行うことを特徴とするIII−V族窒化物系化合物半導体への電極形成方法。 - III −V族窒化物系化合物半導体層の上に接触抵抗が低い電極を形成する方法であって、
III−V族窒化物系化合物半導体の上に、含In化合物半導体層、含In合金層、Ge層、または異種類の III −V族窒化物系化合物半導体を交互に積層した多層構造から成る介在層を形成し、前記介在層の上に、一旦、Si層を形成したのち、前記Si層の上にTi、Al、Ta、W、Cu、Ni、Cr、Mo、Ptの群から選ばれる少なくとも1種の電極材料の層を形成し、ついで全体に熱処理を行うことを特徴とするIII−V族窒化物系化合物半導体への電極形成方法。 - 前記熱処理後に形成された電極が、金属シリサイドから成る請求項2のIII−V族窒化物系化合物半導体への電極形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8939499A JP3599592B2 (ja) | 1999-03-30 | 1999-03-30 | Iii−v族窒化物系化合物半導体への電極形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8939499A JP3599592B2 (ja) | 1999-03-30 | 1999-03-30 | Iii−v族窒化物系化合物半導体への電極形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000286213A JP2000286213A (ja) | 2000-10-13 |
JP3599592B2 true JP3599592B2 (ja) | 2004-12-08 |
Family
ID=13969446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8939499A Expired - Lifetime JP3599592B2 (ja) | 1999-03-30 | 1999-03-30 | Iii−v族窒化物系化合物半導体への電極形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3599592B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4104891B2 (ja) * | 2002-04-01 | 2008-06-18 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP3866149B2 (ja) * | 2002-05-08 | 2007-01-10 | 富士通株式会社 | 半導体装置の製造方法 |
JP4629955B2 (ja) * | 2002-11-01 | 2011-02-09 | 古河電気工業株式会社 | GaN系III−V族窒化物半導体スイッチング素子 |
KR20080011647A (ko) * | 2005-06-03 | 2008-02-05 | 후루카와 덴키 고교 가부시키가이샤 | Ⅲ-ⅴ족 질화물계 화합물 반도체장치 및 전극형성방법 |
CN1893110A (zh) * | 2005-06-29 | 2007-01-10 | 三洋电机株式会社 | 氮化物类半导体元件 |
JP5904033B2 (ja) * | 2012-06-27 | 2016-04-13 | 豊田合成株式会社 | Iii族窒化物系化合物半導体装置およびその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3360945B2 (ja) * | 1994-07-15 | 2003-01-07 | シャープ株式会社 | 電極構造及びその製造方法 |
JPH1022494A (ja) * | 1996-07-03 | 1998-01-23 | Sony Corp | オーミック電極およびその形成方法 |
JP3298436B2 (ja) * | 1996-12-26 | 2002-07-02 | 松下電器産業株式会社 | 半導体装置 |
-
1999
- 1999-03-30 JP JP8939499A patent/JP3599592B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000286213A (ja) | 2000-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4530171B2 (ja) | 半導体装置 | |
JP5242156B2 (ja) | Iii−v族窒化物系化合物半導体装置、及び電極形成方法 | |
US20120058626A1 (en) | Method for manufacturing nitride semiconductor crystal layer | |
JP4984407B2 (ja) | 半導体ウェハー及びその製造方法 | |
US20100243989A1 (en) | Semiconductor device | |
JP2003059948A (ja) | 半導体装置及びその製造方法 | |
JP2010522434A (ja) | 高電圧GaNベースヘテロ接合トランジスタのための終端およびコンタクト構造 | |
WO2008012877A1 (fr) | DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI | |
JPWO2004066393A1 (ja) | 半導体装置及びその製造方法 | |
JP4458223B2 (ja) | 化合物半導体素子及びその製造方法 | |
JP2010522435A (ja) | 高電圧GaNベースヘテロ接合トランジスタ構造およびそれを形成する方法 | |
US6989556B2 (en) | Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure | |
JP3977659B2 (ja) | ヘテロ接合電界効果トランジスタ | |
WO2003023838A1 (fr) | Electrode n pour element a semiconducteur a compose realise a base de nitrure du groupe iii | |
JP2003151996A (ja) | 2次元電子ガスを用いた電子デバイス | |
US6774449B1 (en) | Semiconductor device and method for fabricating the same | |
EP3117465A1 (fr) | Transistor a effet de champ et a heterojonction. | |
WO2005122234A1 (en) | Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth | |
JP2004296717A (ja) | 窒化物系半導体を含む積層体およびそれを用いた電子素子 | |
JP5248743B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4494567B2 (ja) | n型窒化ガリウム系化合物半導体層への電極形成方法 | |
JP4429459B2 (ja) | 高抵抗GaN結晶層の製造方法 | |
JP3599592B2 (ja) | Iii−v族窒化物系化合物半導体への電極形成方法 | |
US11784053B2 (en) | Semiconductor device manufacturing method | |
JP2927768B1 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |