JPWO2011118433A1 - 半導体素子用エピタキシャル基板および半導体素子 - Google Patents

半導体素子用エピタキシャル基板および半導体素子 Download PDF

Info

Publication number
JPWO2011118433A1
JPWO2011118433A1 JP2012506945A JP2012506945A JPWO2011118433A1 JP WO2011118433 A1 JPWO2011118433 A1 JP WO2011118433A1 JP 2012506945 A JP2012506945 A JP 2012506945A JP 2012506945 A JP2012506945 A JP 2012506945A JP WO2011118433 A1 JPWO2011118433 A1 JP WO2011118433A1
Authority
JP
Japan
Prior art keywords
epitaxial substrate
barrier layer
composition
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012506945A
Other languages
English (en)
Other versions
JP5758880B2 (ja
Inventor
実人 三好
実人 三好
幹也 市村
幹也 市村
智彦 杉山
智彦 杉山
田中　光浩
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2012506945A priority Critical patent/JP5758880B2/ja
Publication of JPWO2011118433A1 publication Critical patent/JPWO2011118433A1/ja
Application granted granted Critical
Publication of JP5758880B2 publication Critical patent/JP5758880B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Abstract

優れたショットキーコンタクト特性を有しかつ当該特性が経時的に安定な半導体素子用のエピタキシャル基板を提供する。半導体素子用のエピタキシャル基板が、下地基板と、少なくともＧａを含む、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層と、少なくともＩｎとＡｌを含む、Ｉｎx2Ａｌy2Ｇａz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層と、を備え、障壁層が面内方向に引張歪みを内在してなり、かつ、障壁層の表面に、５×１０7／ｃｍ2以上１×１０9／ｃｍ2以下の面密度でピットが形成されてなるようにする。

Description

本発明は、III族窒化物半導体により構成される、多層構造を有するエピタキシャル基板、特に、電子デバイス用の多層構造エピタキシャル基板に関する。
窒化物半導体は、高い絶縁破壊電界、高い飽和電子速度を有することから次世代の高周波／ハイパワーデバイス用半導体材料として注目されている。例えば、ＡｌＧａＮからなる障壁層とＧａＮからなるチャネル層とを積層してなるＨＥＭＴ（高電子移動度トランジスタ）素子は、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）により積層界面（ヘテロ界面）に高濃度の二次元電子ガス（２ＤＥＧ）が生成するという特徴を活かしたものである（例えば、非特許文献１参照）。
ＨＥＭＴ素子用基板の下地基板として、例えばシリコンやＳｉＣのような、III族窒化物とは異なる組成の単結晶（異種単結晶）を用いることがある。この場合、歪み超格子層や低温成長緩衝層などの緩衝層が、初期成長層として下地基板の上に形成されるのが一般的である。よって、下地基板の上に障壁層、チャネル層、および緩衝層をエピタキシャル形成してなるのが、異種単結晶からなる下地基板を用いたＨＥＭＴ素子用基板の最も基本的な構成態様となる。これに加えて、障壁層とチャネル層の間に、二次元電子ガスの空間的な閉じ込めを促進する目的として、厚さ１ｎｍ前後のスペーサ層が設けられることもある。スペーサ層は、例えばＡｌＮなどで構成される。さらには、ＨＥＭＴ素子用基板の最表面におけるエネルギー準位の制御や、電極とのコンタクト特性の改善を目的として、例えばｎ型ＧａＮ層や超格子層からなるキャップ層が、障壁層の上に形成される場合もある。
チャネル層をＧａＮにて形成し、障壁層をＡｌＧａＮにて形成するという、最も一般的な構成の窒化物ＨＥＭＴ素子の場合、ＨＥＭＴ素子用基板に内在する二次元電子ガスの濃度は、障壁層を形成するＡｌＧａＮのＡｌＮモル分率の増加に伴い増加することが知られている（例えば、非特許文献２参照）。二次元電子ガス濃度を大幅に増やすことができれば、ＨＥＭＴ素子の可制御電流密度、すなわち取り扱える電力密度を大幅に向上させることが可能と考えられる。
また、チャネル層をＧａＮにて形成し、障壁層をＩｎＡｌＮにて形成したＨＥＭＴ素子のように、ピエゾ分極効果への依存が小さくほぼ自発分極のみにより高い濃度で二次元電子ガスを生成できる歪の少ない構造を有するＨＥＭＴ素子も注目されている（例えば、非特許文献３参照）。
このようなＨＥＭＴ素子あるいはその作製に用いる多層構造体であるＨＥＭＴ素子用基板を実用化するには、電力密度の増大、高効率化などといった性能向上に関連する課題、ノーマリオフ動作化など機能性向上に関連する課題、高信頼性や低価格化といった基本的な課題、など様々な課題を解決する必要がある。各々の課題につき、活発な取組みがなされている。
そうした課題の１つとして、ゲート電極と障壁層とのショットキーコンタクト特性の向上がある。例えば、チャネル層がＧａＮからなり、障壁層がＩｎＡｌＧａＮからなるＨＥＭＴ素子用エピタキシャル基板を作製して、ゲート電極と障壁層とのショットキー接合の連続通電試験を行った場合に、通電直後の早期段階で通電開始前よりも漏れ電流が大きくなるエピタキシャル基板（早期劣化サンプル）が存在することが、本発明の発明者によって確認されている。そして、そのような早期劣化サンプルについては、シート抵抗が高いこと、および、障壁層の表面に新たなピットやクラックが発生していることも確認されている。
"Highly Reliable 250W High Electron Mobility Transistor Power Amplifier", TOSHIHIDE KIKKAWA, Jpn. J. Appl. Phys. 44,(2005),4896 "Gallium Nitride Based High Power Heterojuncion Field Effect Transistors: process Development and Present Status at USCB", Stacia Keller, Yi-Feng Wu, Giacinta Parish, Naiqian Ziang, Jane J. Xu, Bernd P. Keller, Steven P. DenBaars, and Umesh K. Mishra, IEEE Trans. Electron Devices 48, (2001), 552 "Can InAlN/GaN be an alternative to high power/high temperature AlGaN/GaN devices?", F. Medjdoub, J.-F. Carlin, M. Gonschorek, E. Feltin, M.A. Py, D. Ducatteau, C. Gaquiere, N. Grandjean, and E. Kohn, IEEE IEDM Tech. Digest in IEEE IEDM 2006, 673
本発明は上記課題に鑑みてなされたものであり、優れたショットキーコンタクト特性を有しかつ当該特性が経時的に安定な半導体素子用のエピタキシャル基板を提供することを目的とする。
上記課題を解決するため、本発明の第１の態様では、下地基板と、少なくともＧａを含む、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層と、少なくともＩｎとＡｌを含む、Ｉｎx2Ａｌy2Ｇａz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層と、を備える半導体素子用のエピタキシャル基板が、前記障壁層が面内方向に引張歪みを内在してなり、かつ、前記障壁層の表面に、５×１０7／ｃｍ2以上１×１０9／ｃｍ2以下の面密度でピットが形成されてなるようにした。
本発明の第２の態様では、第１の態様に係る半導体素子用エピタキシャル基板において、前記第１のIII族窒化物の組成がｘ１＝０、０≦ｙ１≦０．３で定まる範囲内にあるとともに、前記第２のIII族窒化物の組成が、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる第１の組成範囲内にあるようにした。
本発明の第３の態様では、第２の態様に係る半導体素子用エピタキシャル基板において、前記第２のIII族窒化物の組成が、前記第１の組成範囲であって、さらに以下の各式で表される直線にて囲まれる範囲内にあるようにした。
本発明の第４の態様では、第１ないし第３のいずれかの態様に係る半導体素子用エピタキシャル基板が、前記チャネル層と前記障壁層との間に、ＡｌＮからなるスペーサ層、をさらに備えるようにした。
本発明の第５の態様では、第１ないし第４のいずれかの態様に係る半導体素子用エピタキシャル基板において、前記第１のIII族窒化物がＧａＮであるようにした。
本発明の第６の態様では、半導体素子を、第１ないし第５のいずれかの態様に係る半導体素子用エピタキシャル基板を用いて作製した。
本発明の第１ないし第６の態様によれば、優れたショットキーコンタクト特性を有しかつ当該特性が経時的に安定なエピタキシャル基板、さらには該エピタキシャル基板を用いた半導体素子が実現される。
特に、第３の態様によれば、高い二次元電子ガス濃度を有するエピタキシャル基板が実現される。
第１の実施の形態に係るエピタキシャル基板１０Ａと、これを用いて作製されたＨＥＭＴ素子１０の構成を概略的に示す断面模式図である。 障壁層５についての第１の組成範囲を示す三元状態図である。 チャネル層３がＧａＮからなるときの第２の組成範囲を示す三元状態図である。 チャネル層３がＡｌ0.1Ｇａ0.9Ｎからなるときの第２の組成範囲を示す三元状態図である。 チャネル層３がＡｌ0.2Ｇａ0.8Ｎからなるときの第２の組成範囲を示す三元状態図である。 チャネル層３がＡｌ0.3Ｇａ0.7Ｎからなるときの第２の組成範囲を示す三元状態図である。 本発明の第２の実施の形態に係るエピタキシャル基板２０Ａと、これを用いて作製されたＨＥＭＴ素子２０の構成を概略的に示す断面模式図である。 実施例における障壁層５の形成条件と、評価結果とを一覧にして示す図である。 障壁層５の組成がＩｎ0.15Ａｌ0.85Ｎであるエピタキシャル基板２０Ａについての、障壁層５の表面５ａのＡＦＭ像である。 連続通電を行う前の漏れ電流を、ピット密度に対してプロットした図である。 連続通電後の漏れ電流を、ピットの面密度に対してプロットした図である。
＜第１の実施の形態＞
＜エピタキシャル基板の構成＞
図１は、本発明の第１の実施の形態に係るエピタキシャル基板１０Ａと、これを用いて作製されたＨＥＭＴ素子１０の構成を概略的に示す断面模式図である。エピタキシャル基板１０Ａは、基板１と、バッファ層２と、チャネル層３と、障壁層５とが積層形成された構成を有する。バッファ層２と、チャネル層３と、障壁層５とはいずれも、ＭＯＣＶＤ法（有機金属化学的気相成長法）を用いてエピタキシャル形成される（詳細は後述）のが好適な一例である。なお、図１における各層の厚みの比率は、実際のものを反映したものではない。
以降においては、各層の形成にＭＯＣＶＤ法を用いる場合を対象に説明を行うが、良好な結晶性を有するように各層を形成できる手法であれば、他のエピタキシャル成長手法、例えば、ＭＢＥ、ＨＶＰＥ、ＬＰＥなど、種々の気相成長法や液相成長法の中から適宜選択した手法を用いてもよいし、異なる成長法を組み合わせて用いる態様であってもよい。
基板１は、その上に結晶性の良好な窒化物半導体層を形成できるものであれば、特段の制限なく用いることができる。単結晶６Ｈ−ＳｉＣ基板を用いるのが好適な一例であるが、サファイア、Ｓｉ、ＧａＡｓ、スピネル、ＭｇＯ、ＺｎＯ、フェライトなどからなる基板を用いる態様であってもよい。
また、バッファ層２は、その上に形成されるチャネル層３と障壁層５との結晶品質を良好なものとするべく形成される窒化物層である。例えば、下地基板としてＳｉＣを使用する場合は、ＡｌＮからなるバッファ層２を２００ｎｍ程度の厚みに形成するのが好適な一例である。
チャネル層３は、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成のIII族窒化物（第１のIII族窒化物）にて、数μｍ程度の厚みに形成される層である。本実施の形態においては、チャネル層３は、ｘ１＝０、０≦ｙ１≦０．３なる組成範囲をみたすように形成される。０．３＜ｙ１≦１とした場合には、チャネル層３自身の結晶性の劣化が顕著となり、電気特性が良好なエピタキシャル基板１０Ａを得ることが困難となる。
一方、障壁層５は、Ｉｎx2Ａｌy2Ｇａz2Ｎ（ただし、ｘ２＋ｙ２＋ｚ２＝１）なる組成式で表されるIII族窒化物（第２のIII族窒化物）にて、数ｎｍ〜数十ｎｍ程度の厚みに形成される層である。障壁層５については後で詳述する。
また、図１に示すように、障壁層５の上にさらに、ソース電極６と、ドレイン電極７と、ゲート電極８とを設けることで、ＨＥＭＴ素子１０が構成される。係る場合、ソース電極６とドレイン電極７とは、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有するＴｉ／Ａｌ／Ｎｉ／Ａｕからなる多層金属電極として形成するのが好適である。係るソース電極６およびドレイン電極７は、障壁層５との間にオーミック性接触を有する態様にて形成される。一方、ゲート電極８は、それぞれに十数ｎｍ〜百数十ｎｍ程度の厚みを有するＰｄ／Ａｕからなる多層金属電極として生成するのが好適である。ゲート電極８は、障壁層５との間にショットキー性接触を有する態様にて形成される。
なお、ソース電極６およびドレイン電極７に用いる金属は、本発明における半導体エピタキシャル基板に対し良好なオーミック性接触が得られる限り、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層金属に限定されるものでなく、例えばＴｉ／Ａｌ／Ｐｔ／Ａｕあるいは、Ｔｉ／Ａｌなどを用いることができる。また、ゲート電極８に用いられる金属についても、本発明における半導体エピタキシャル基板に対し良好なショットキー性接触が得られる限り、Ｐｄ／Ａｕに限定されるものでなく、例えばＰｄ／Ｔｉ／ＡｕやＮｉ／Ａｕなども用いることができる。
以上のような層構成を有するエピタキシャル基板１０Ａにおいては、チャネル層３と障壁層５との界面がヘテロ接合界面となる。当該界面には、主に自発分極効果により、二次元電子ガスが高濃度に存在する二次元電子ガス領域３ｅが形成される。
なお、二次元電子ガスを好適に生成させるために、当該界面は、平均粗さが０．１ｎｍ〜３ｎｍの範囲にあり、二乗平均粗さが０．１ｎｍ〜３ｎｍの範囲にあるように形成される。なお、係る範囲を超えて平坦な界面が形成される態様であってもよいが、コスト面や製造歩留まりなどを考えると現実的ではない。また、好ましくは、当該界面は、平均粗さが０．１ｎｍ〜１ｎｍの範囲にあり、二乗平均粗さが０．１ｎｍ〜１ｎｍの範囲にあるように形成される。
＜障壁層＞
次に、本実施の形態において特徴的である、障壁層５の構成態様について説明する。具体的には、障壁層５は、その取り得る組成範囲および表面形態に特徴を有する。
まず、障壁層５は、面内引張歪みを内包する態様にて形成されてなる。これは、障壁層５を構成する第２のIII族窒化物と、障壁層５の形成に際して下地となるチャネル層３を構成する第１のIII族窒化物とについて、無歪状態における面内方向の格子定数を比較した場合に、前者の方が後者よりも小さい値となる組成範囲から第２のIII族窒化物の組成を選択することで、実現される。このような組成を選択してエピタキシャル成長させると、障壁層５はチャネル層３に整合する態様にて形成されるので、結果的に面内引張歪みを内包するものとなる。
一方で、障壁層５の表面５ａには、５×１０7／ｃｍ2以上１×１０9／ｃｍ2以下の面密度でピットが形成されてなる。すなわち、障壁層５は、その形成時に意図的にピットが導入されたものである。これは、例えば障壁層５の形成時におけるリアクタ内の圧力を適宜に調整することで実現される。なお、ピットのサイズは、おおよそ、障壁層５の表面５ａにおける直径が６０ｎｍ以上１２０ｎｍ以下である。
一般に、障壁層５が引張歪みを内包する態様にて形成されてなる場合、該障壁層５には歪みエネルギーが蓄積されているので、ショットキー接合部に対して連続的に通電がなされると、該歪みエネルギーが開放されて障壁層５を貫通する不要な欠陥が形成され、該欠陥が漏れ電流の導通経路となって漏れ電流が増加することが起こりうる。しかしながら、本実施の形態に係るエピタキシャル基板１０Ａの場合は、連続的に通電を行ったとしても、障壁層５を貫通するような欠陥はほとんど形成されず、漏れ電流は好適に抑制されたままとなる。これは、本実施の形態に係るエピタキシャル基板１０Ａの場合、障壁層５の表面５ａに従前より上述のような範囲内の面密度にてピットが存在しているために、ショットキー接合部に対して通電を行ったとしても、歪みエネルギーは該ピットにおいて優先的にかつ局所的に開放されてしまい、漏れ電流増加の原因となるような欠陥の形成にまでは至らないためであると考えられる。
すなわち、上述の組成およびピット密度に係る特徴を有する障壁層５を備えることで、エピタキシャル基板１０Ａは、優れたショットキーコンタクト特性を有するとともに、その経時的安定性が確保されたものとなっている。具体的には、作製直後および連続通電後のいずれにおいても、障壁層５の上にショットキー接合電極を形成してなるショットキー接合部における漏れ電流が０．２ｍＡ／ｃｍ2以下に抑制されてなる。なお、この０．２ｍＡ／ｃｍ2という漏れ電流の基準値は、障壁層５の表面５ａに接合面積が０．１ｍｍ2となるようにショットキー接合電極を形成したデバイス（例えば、櫛形電極型ＨＥＭＴ素子において、１μｍ×１ｍｍである形状のショットキー電極が１００本配置された場合がこれに相当する）において、漏れ電流が０．２μＡ以下となる場合に相当する。漏れ電流が係る基準値を超えると、デバイス動作上、電力損失が大きくなりすぎ好ましくない。
なお、障壁層５の表面５ａに存在するピットが５×１０7／ｃｍ2よりも少ない場合は、従前より存在するピットにおける歪みエネルギーの解放が十分になされないため、通電により導通経路となるピットやクラックが新たに形成され、その結果、漏れ電流が増加してしまい好ましくない。一方、障壁層５の表面５ａに存在するピットが１×１０9／ｃｍ2よりも多い場合、漏れ電流の値が０．２ｍＡ／ｃｍ2を上回り、また、シート抵抗が大幅な低下するなど、初期特性が不十分なため好ましくない。
図２は、障壁層５が面内引張歪みを内包する態様にて構成される場合の第２のIII族窒化物の具体的な組成範囲（第１の組成範囲）を示す、ＩｎＮ、ＡｌＮ、ＧａＮの３成分を頂点とする三元状態図である。図２の三元状態図において次に示す（ａ１）〜（ａ３）の各式で表される３つの直線にて囲まれる範囲（図２の斜線部）が第１の組成範囲である。係る第１の組成範囲内から第２のIII族窒化物の組成を選択すれば、障壁層５は引張歪みを内在する態様にて形成される。
式（ａ１）は、チャネル層３の組成（具体的にはｘ１＝０としたときのｙ１の値）を変数として含んでいる。これは、第１の組成範囲が、第１のIII族窒化物の組成に応じて変化することを意味している。そして、図２は、式（ａ１）で表される直線よりも、Ａｌリッチな組成範囲から第２のIII族窒化物の組成を選択すれば、障壁層５が引張歪みを内在することを示している。なお、図２において、式（ａ１）で表される直線が通る点Ａ（０，ｙ１，１−ｙ１）は第１のIII族窒化物と組成が一致する場合の第２のIII族窒化物の組成を示している。ｙ１を変数に含んでいるので、点Ａの位置もｙ１の値に応じて変化する。例えば、点Ａ１（０，０，１）、点Ａ２（０，０．３，０．７）がそれぞれ、ｙ１＝０、ｙ１＝０．３のときの点Ａの位置に相当する。なお、図２においては、式（ａ１）で表される直線が点Ａ１、点Ａ２を通る場合をそれぞれ、破線α、βで示している。
なお、好ましくは、上述した第１の組成範囲のうち、さらに、次に示す（ｂ１）〜（ｂ３）の各式で表される３つの直線にて囲まれる組成範囲（第２の組成範囲）内から第２のIII族窒化物の組成を選択すれば、二次元電子ガス領域３ｅにおいて２×１０13／ｃｍ2以上という二次元電子ガス濃度が実現される。
図３、図４、図５、および図６は、チャネル層３の組成に応じた第２の組成範囲を示す、ＩｎＮ、ＡｌＮ、ＧａＮの３成分を頂点とする三元状態図である。各図の斜線部が第２の組成範囲を示している。各図に対応するチャネル層３の組成は以下の通りである。
図３：ＧａＮ（ｘ１＝ｙ１＝０、ｚ１＝１）；
図４：Ａｌ0.1Ｇａ0.9Ｎ（ｘ１＝０、ｙ１＝０．１、ｚ１＝０．９）；
図５：Ａｌ0.2Ｇａ0.8Ｎ（ｘ１＝０、ｙ１＝０．２、ｚ１＝０．８）；
図６：Ａｌ0.3Ｇａ0.7Ｎ（ｘ１＝０、ｙ１＝０．３、ｚ１＝０．７）。
なお、上述の第１および第２の組成範囲についての議論は、チャネル層３および障壁層５が不純物を含有することを除外するものではない。例えば、チャネル層３と障壁層５は、０．０００５ａｔ％（１×１０17／ｃｍ3）以上０．０５ａｔ％（１×１０19／ｃｍ3）以下という濃度範囲で酸素原子を含んでいてもよいし、０．００１０ａｔ％（２×１０17／ｃｍ3）以上０．０５ａｔ％（１×１０19／ｃｍ3）以下という濃度範囲で炭素原子を含んでいてもよい。なお、酸素原子および炭素原子の濃度は、上述した範囲におけるそれぞれの下限値よりも小さくてもよいが、コスト面や製造歩留まりなどを考えると現実的ではない。一方、酸素原子および炭素原子の濃度が、上述した範囲におけるそれぞれの上限値よりも大きくなることは、デバイス特性の劣化を招く程度にまでそれぞれの層の結晶性が劣化することになり好ましくない。
＜エピタキシャル基板の作製方法＞
次に、チャネル層３および障壁層５が上述のような組成範囲を有するエピタキシャル基板１０Ａを作製する方法を説明する。
エピタキシャル基板１０Ａの作製は、公知のＭＯＣＶＤ炉を用いて行うことができる。具体的には、Ｉｎ、Ａｌ、Ｇａについての有機金属（ＭＯ）原料ガス（ＴＭＩ、ＴＭＡ、ＴＭＧ）と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなるＭＯＣＶＤ炉を用いる。
まず、例えば（０００１）面方位の３インチ径の６Ｈ−ＳｉＣ基板などを基板１として用意し、該基板１を、ＭＯＣＶＤ炉のリアクタ内に設けられたサセプタの上に設置する。リアクタ内を真空ガス置換した後、リアクタ内圧力を５ｋＰａ〜５０ｋＰａの間の所定の値（例えば３０ｋＰａ）に保ちつつ、水素／窒素混合フロー状態の雰囲気を形成した上で、サセプタ加熱によって基板を昇温する。
サセプタ温度がバッファ層形成温度である９５０℃〜１２５０℃の間の所定温度（例えば１１００℃）に達すると、Ａｌ原料ガスとＮＨ3ガスをリアクタ内に導入し、バッファ層２としてのＡｌＮ層を形成する。
ＡｌＮ層が形成されると、サセプタ温度を所定のチャネル層形成温度Ｔ１（℃）に保ち、チャネル層３の組成に応じた有機金属原料ガスとアンモニアガスをリアクタ内に導入し、チャネル層３としてのＩｎx1Ａｌy1Ｇａz1Ｎ層（ただし、ｘ１＝０、０≦ｙ１≦０．３）を形成する。ここで、チャネル層形成温度Ｔ１は、９５０℃≦Ｔ１≦１２５０℃なる温度範囲から、チャネル層３のＡｌＮモル分率ｙ１の値に応じて定められる値である。なお、チャネル層３形成時のリアクタ内圧力には特に限定はなく、１０ｋＰａから大気圧（１００ｋＰａ）の範囲から適宜選ぶことができる。
Ｉｎx1Ａｌy1Ｇａz1Ｎ層が形成されると、次いで、サセプタ温度を所定の障壁層形成温度Ｔ２（℃）に保ち、リアクタ内に窒素ガス雰囲気を形成する。ここで、障壁層形成温度Ｔ２は、６５０℃以上８００℃以下の範囲の中から、Ｉｎ組成比に応じて定められる。
続いて、アンモニアガスと、障壁層５の組成に応じた流量比の有機金属原料ガスとを、いわゆるＶ／III比が３０００以上２００００以下の間の所定の値となるようにリアクタ内に導入し、障壁層５としてのＩｎx2Ａｌy2Ｇａz2Ｎ層を所定の厚みに形成する。その際、Ｉｎx2Ａｌy2Ｇａz2Ｎ層は、第１の組成範囲をみたすように、あるいはさらに第２の組成範囲をみたすように、形成される。なお、障壁層５の好ましい成長レートの範囲は０．０１〜０．１μｍ／ｈである。
係る障壁層５の形成の際、リアクタ内圧力は３ｋＰａ〜３０ｋＰａの間の所定の値、より好ましくは５ｋＰａ〜２０ｋＰａの間の所定の値に保たれるようにする。本実施の形態の場合、障壁層５の表面５ａに形成されるピットの面密度が、このリアクタ内圧力の値に依存する。リアクタ内圧力を３ｋＰａ〜３０ｋＰａとすることで、５×１０7／ｃｍ2以上１×１０9／ｃｍ2以下という好適な範囲の面密度でピットが形成される。
なお、Ｖ／III比を３０００以上７５００以下の範囲の所定の値とした場合、チャネル層３と障壁層５との界面Ｉが、平均粗さが０．１ｎｍ〜１ｎｍの範囲にあり、障壁層５の表面５ａの５μｍ×５μｍ視野における二乗平均粗さが０．１ｎｍ〜１ｎｍの範囲にあるように形成される。
また、本実施の形態においては、障壁層５の作製に際して、有機金属原料のバブリング用ガスおよびキャリアガスに、全て窒素ガスを用いるものとする。すなわち、原料ガス以外の雰囲気ガスが窒素ガスのみであるようにする。これにより、リアクタ内の窒素分圧が大きくなるため、８００℃以下というアンモニア分子の分解速度が比較的低い温度域であっても、Ｉｎと窒素との反応を高活性状態で進行させることができる。結果として、Ｉｎを含有する窒化物にて障壁層５を構成する場合であっても、これを安定的に形成することができる。また、障壁層５の電子構造を理想的な状態で維持することができるので、二次元電子ガス領域３ｅにおける、高濃度での二次元電子ガスの生成が実現される。なお、障壁層５の作製に際し、雰囲気に水素ガスを意図的に混入させることは、二次元電子ガス濃度の低下を生じさせるために好ましくない。
障壁層５が形成されれば、エピタキシャル基板１０Ａが作製されたことになる。
なお、得られたエピタキシャル基板１０Ａの表面（障壁層５の表面５ａ）に、公知の薄膜形成手法やフォトリソグラフィプロセスを用いてソース電極６、ドレイン電極７、およびゲート電極８を形成すれば、ＨＥＭＴ素子１０が得られる。
以上、説明したように、本実施の形態によれば、エピタキシャル基板の障壁層を、引張歪みが内在するように、かつ、５×１０7／ｃｍ2以上１×１０9／ｃｍ2以下という面密度で表面にピットが形成されるようにすることで、連続通電後のショットキー接合部における漏れ電流が初期特性と同程度に十分に小さく維持された半導体素子用のエピタキシャル基板が実現される。すなわち、ショットキーコンタクト特性に優れかつ当該特性が経時的に安定なエピタキシャル基板が実現される。また、係る面密度でのピットの形成は、エピタキシャル基板の作製プロセスにおいて、障壁層形成時のリアクタ内圧力を好適に設定することで実現される。
＜第２の実施の形態＞
＜スペーサ層を備えるＨＥＭＴ素子＞
図７は、本発明の第２の実施の形態に係るエピタキシャル基板２０Ａと、これを用いて作製されたＨＥＭＴ素子２０の構成を概略的に示す断面模式図である。エピタキシャル基板２０Ａは、第１の実施の形態に係るエピタキシャル基板１０Ａのチャネル層３と障壁層５の間に、スペーサ層４が介挿された構成を有する。スペーサ層４以外の構成要素については、第１の実施の形態に係るエピタキシャル基板１０Ａと同じであるので、その詳細な説明は省略する。
スペーサ層４は、Ｉｎx3Ａｌy3Ｇａz3Ｎ（ｘ３＋ｙ３＋ｚ３＝１）なる組成を有し、少なくともＡｌを含み、かつ、障壁層５のバンドギャップ以上のバンドギャップを有するIII族窒化物（第３のIII族窒化物）にて、１．２ｎｍ±０．２ｎｍの範囲の厚みで形成される層である。この範囲内であれば、シート抵抗やコンタクト抵抗といったエピタキシャル基板の特性に影響を及ぼさないことが確認されている。例えば、ｘ３＝０かつ０≦ｚ３≦０．２であるようにスペーサ層４を形成する場合、上述の第２の組成範囲をみたすどのような障壁層５よりもバンドギャップが大きなスペーサ層４が形成される。
このようにスペーサ層４を備えるエピタキシャル基板２０Ａにおいては、チャネル層３とスペーサ層４の界面に（より詳細には、チャネル層３の当該界面近傍に）二次元電子ガスが高濃度に存在する二次元電子ガス領域３ｅが形成される。エピタキシャル基板２０Ａのチャネル層３および障壁層５の組成範囲を第１の実施の形態に係るエピタキシャル基板１０Ａと同じように定めれば、エピタキシャル基板２０Ａの二次元電子ガス領域３ｅにおいても、対応する組成のエピタキシャル基板１０Ａと同程度の二次元電子ガスが生成する。
好ましくは、スペーサ層４はｘ３＝０かつ０≦ｚ３≦０．０５であるように形成される。係る場合、合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上する。より好ましくは、スペーサ層４はＡｌＮ（ｘ３＝０、ｙ３＝１、ｚ３＝０）にて形成される。係る場合、スペーサ層４がＡｌとＮの二元系化合物となるので、Ｇａを含む３元系化合物の場合よりもさらに合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上することとなる。
なお、係る組成範囲についての議論は、スペーサ層４が不純物を含有することを除外するものではない。例えば、チャネル層３が上述したような濃度範囲で酸素原子あるいは窒素原子を含む場合には、スペーサ層４も同様の濃度範囲でこれらを含み得る。
また、本実施の形態に係るエピタキシャル基板２０Ａにおいても、第１の実施の形態に係るエピタキシャル基板１０Ａと同様に、障壁層５は、面内引張歪みを内在し、かつ、５×１０7／ｃｍ2以上１×１０9／ｃｍ2以下という面密度で表面５ａにピットが存在するように、形成されてなる。すると、エピタキシャル基板２０Ａにおいては、チャネル層３と障壁層５との間にスペーサ層４が介在するにも関わらず、障壁層５に面内引張歪みが導入されていることになるが、これは、厚みが０．５ｎｍ〜１．５ｎｍと小さいスペーサ層４自体が、障壁層５と同様にチャネル層３との関係で面内引張歪みを内在する態様にて形成され、このスペーサ層４の上に障壁層５が引き続いて引張歪みを内在する態様にて形成されることで、実現されてなる。
結果として、エピタキシャル基板２０Ａにおいても、第１の実施の形態に係るエピタキシャル基板１０Ａと同様の態様にて障壁層５が設けられているので、エピタキシャル基板２０Ａは、優れたショットキーコンタクト特性を有するとともに、その経時的安定性が確保されたものとなっている。
＜スペーサ層を備えるエピタキシャル基板の作製＞
上述のような構造を有するエピタキシャル基板２０Ａは、スペーサ層４の形成に係るプロセスを除き、第１の実施の形態に係るエピタキシャル基板１０Ａと同様の方法で作製される。
具体的には、エピタキシャル基板２０Ａを作製するにあたって、チャネル層３までの形成を行った後、サセプタ温度をスペーサ層形成温度Ｔ３とし（ただし、Ｔ３はＴ１と略同一）、リアクタ内を窒素ガス雰囲気に保ち、リアクタ内圧力を１０ｋＰａとした後、有機金属原料ガスとアンモニアガスとをリアクタ内に導入して、スペーサ層４としてのＩｎx3Ａｌy3Ｇａz3Ｎ層を所定の厚みに形成する。
そして、このようにしてスペーサ層４が形成された後、上述のエピタキシャル基板１０Ａを作製する場合の手順と同様に、障壁層５を作製する。
なお、上述したように、チャンネル層形成温度Ｔ１は９５０℃≦Ｔ１≦１２５０℃の範囲で設定される一方、障壁層形成温度Ｔ２は６５０℃≦Ｔ２≦８００℃の範囲内で障壁層５のＩｎＮモル分率に応じて設定される。また、スペーサ層形成温度Ｔ３（℃）もチャネル層形成温度Ｔ１（℃）と略同一に設定される。従って、障壁層５を形成するにはチャネル層３またはスペーサ層４の形成後、サセプタ温度を下げる必要が生じる。スペーサ層４を設けない第１の実施の形態に係るエピタキシャル基板１０Ａの作製過程においては、係る降温時にチャネル層３の表面が露出したままとなるため、雰囲気ガスにより該表面がエッチングされ得る。これに対して、本実施の形態のように、スペーサ層４をチャネル層形成温度Ｔ１と略同一のスペーサ層形成温度Ｔ３にて設ける場合には、スペーサ層４の形成後にサセプタ温度を下げることになるので、スペーサ層４がチャネル層３表面の保護層として作用することになる。このことも、二次元電子ガスの移動度の向上に資するものと考えられる。
以上、説明したように、本実施の形態によれば、第１の実施の形態に係るエピタキシャル基板のようにチャネル層と障壁層の組成を定めたエピタキシャル基板において、チャネル層と障壁層の間にスペーサ層を設けるようにすることで、第１の実施の形態に係るエピタキシャル基板と同様に、連続通電後のショットキー接合部における漏れ電流が初期特性と同程度に十分に小さく維持された半導体素子用のエピタキシャル基板が実現される。
障壁層５の組成および障壁層５を形成する際のリアクタ内圧力を種々に違えた多数のエピタキシャル基板２０Ａを作製し、その特性評価を行った。図８は、その際の障壁層５の形成条件と、評価結果とを一覧にして示す図である。
具体的には、チャネル層３の組成をＧａＮに固定する一方、障壁層５の組成を第２の組成範囲内において図８に示す１２水準に違えるとともに、それぞれの組成について、リアクタ内圧力を同じく図８に示す４水準に違えることで、計４８種のエピタキシャル基板２０Ａを作製した。
チャネル層３およびスペーサ層４の形成までは、いずれのエピタキシャル基板２０Ａにおいても同様の手順で行った。
まず、基板として（０００１）面方位のｎ型導電性を有する３インチ径６Ｈ−ＳｉＣ基板を用意した。用意した基板をＭＯＣＶＤリアクタ内に設置し、リアクタを真空ガス置換した後、リアクタ内圧力を３０ｋＰａとし、水素／窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって基板を昇温した。
サセプタ温度が１１００℃に達すると、ＴＭＡバブリングガスとアンモニアガスをリアクタ内に導入し、バッファ層２として厚さ２００ｎｍのＡｌＮ層を形成した。
続いて、サセプタ温度を１１００℃とし、有機金属原料ガスとアンモニアガスとを所定の流量比でリアクタ内に導入し、チャネル層３としてのＧａＮ層を２μｍの厚みに形成した。
チャネル層３が得られると、リアクタ内圧力を１０ｋＰａとした後、ＴＭＡバブリングガスとアンモニアガスをリアクタ内に導入し、スペーサ層４として厚さ１．２ｎｍのＡｌＮ層を形成した。
スペーサ層４を形成した後は、サセプタ温度を、作製しようとする障壁層５の組成に応じた値に設定するともに、リアクタ内圧力を図８に示した値に設定し、さらに、それぞれの組成に応じたガス流量比で有機金属バブリングガスとアンモニアガスをリアクタ内に導入し、目標組成の障壁層５を１８ｎｍの厚みを有するように形成した。
障壁層５が形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、作製されたエピタキシャル基板２０Ａを取り出した。
得られたエピタキシャル基板２０Ａについて、原子間力顕微鏡（ＡＦＭ）による観察を行い、その表面（障壁層５の表面５ａ）のピット密度（面密度）を算定した。図９は、障壁層５の組成がＩｎ0.15Ａｌ0.85Ｎであるエピタキシャル基板２０Ａについての、障壁層５の表面５ａのＡＦＭ像（３μｍ角）である。図９（ａ）、（ｂ）、（ｃ）はそれぞれ、リアクタ内圧力が１ｋＰａ、２０ｋＰａ、５０ｋＰａの場合の像である。図９からは、リアクタ内圧力が大きくなるほど、黒点として視認されるピットの数が増大することが確認される。それぞれのエピタキシャル基板２０Ａにおけるピット密度の算出結果は、図８に示した通りである。
また、得られた全てのエピタキシャル基板２０Ａについて、ホール測定による電気特性評価を行った。なお、ホール測定用のエピタキシャル基板２０Ａには、オーミック電極として、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（それぞれの膜厚は２５／７５／１５／１００ｎｍ）からなる金属層を障壁層５の上に形成し、さらには、オーミック接触特性を良好なものにするために、８００℃の窒素ガス雰囲気中にて３０秒間の熱処理を施した。ホール測定により得られたシート抵抗の値は、図８に示した通りである。
次に、それぞれのエピタキシャル基板２０Ａにおけるショットキーコンタクト特性を評価するために、エピタキシャル基板２０Ａを用いた同心円型ショットキーダイオードを作製した。同心円電極パターンの外側パターンとなるカソードオーミック電極は、上記ホール測定に用いたものと同様の層構成と条件で障壁層５の上に形成した。さらに同心円パターンの内側パターンとなるアノードショットキー電極としては、Ｐｔ／Ａｕ（それぞれの膜厚は２０／２００ｎｍ）からなる金属層を障壁層の上に形成した。尚、アノードショットキー電極の直径は２００μｍとし、アノードショットキー電極とカソードオーミック電極との間隔は１０μｍとした。
係る同心円型ショットキーダイオード素子を対象に、室温においてアノードショットキー電極と障壁層５とからなるショットキー接合部に４０Ｖの電圧を印加し、初期特性としての漏れ電流を測定した。次いで１５０℃にて２００Ｖ印加した状態の連続通電を４８時間行った後、室温での漏れ電流を上述と同様の条件で測定した。また、素子破壊に至る耐電圧を測定した。これらの漏れ電流および耐電圧の値は、図８に示した通りである。
図１０は、図８に示す結果に従い、連続通電を行う前の漏れ電流を、ピット密度に対してプロットした図である。また、図１１は、同じく図８に示す結果に従い、連続通電後の漏れ電流を、ピットの面密度に対してプロットした図である。
図１０および図１１からは、ピットの面密度が５×１０7／ｃｍ2以上１×１０9／ｃｍ2以下の範囲にある場合にのみ、初期特性および連続通電後のいずれにおいても、漏れ電流が０．２ｍＡ／ｃｍ2以下に抑制されてなり、両者の値がほぼ同程度であることがわかる。これは、連続通電後のショットキー接合部における漏れ電流が初期特性と同程度に十分に小さく維持されていることを示している。係る結果は、当該範囲の面密度が得られるように障壁層の表面にピットを導入することで、優れたショットキーコンタクト特性を有し、かつ当該特性が経時的安定なエピタキシャル基板が得られることを意味している。
また、図８に示した結果を併せると、このような優れたショットキーコンタクト特性が得られるエピタキシャル基板においては、シート抵抗が相対的に低い傾向があるとともに、４６０Ｖ以上という高い耐電圧が実現されているといえる。
上記課題を解決するため、本発明の第１の態様では、下地基板と、少なくともＧａを含む、Ｉｎｘ１Ａｌｙ１Ｇａｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層と、少なくともＩｎとＡｌを含む、Ｉｎｘ２Ａｌｙ２Ｇａｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層と、を備える半導体素子用のエピタキシャル基板が、前記第１のIII族窒化物の組成がｘ１＝０、０≦ｙ１≦０．３で定まる範囲内にあるとともに、前記第２のIII族窒化物の組成が、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる第１の組成範囲内にあることで、前記障壁層が面内方向に引張歪みを内在してなり、かつ、前記障壁層の表面に、５×１０７／ｃｍ２以上１×１０９／ｃｍ２以下の面密度でピットが形成されてなるようにした。
本発明の第２の態様では、第１の態様に係る半導体素子用エピタキシャル基板において、前記第２のIII族窒化物の組成が、前記第１の組成範囲であって、さらに以下の各式で表される直線にて囲まれる範囲内にあるようにした。
本発明の第３の態様では、第１または第２の態様に係る半導体素子用エピタキシャル基板が、前記チャネル層と前記障壁層との間に、ＡｌＮからなるスペーサ層、をさらに備えるようにした。
本発明の第４の態様では、第１ないし第３のいずれかの態様に係る半導体素子用エピタキシャル基板において、前記第１のIII族窒化物がＧａＮであるようにした。
本発明の第５の態様では、半導体素子を、第１ないし第４のいずれかの態様に係る半導体素子用エピタキシャル基板を用いて作製した。
本発明の第１ないし第５の態様によれば、優れたショットキーコンタクト特性を有しかつ当該特性が経時的に安定なエピタキシャル基板、さらには該エピタキシャル基板を用いた半導体素子が実現される。
特に、第２の態様によれば、高い二次元電子ガス濃度を有するエピタキシャル基板が実現される。

Claims (6)

  1. 下地基板と、
    少なくともＧａを含む、Ｉｎx1Ａｌy1Ｇａz1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層と、
    少なくともＩｎとＡｌを含む、Ｉｎx2Ａｌy2Ｇａz2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層と、
    を備える半導体素子用のエピタキシャル基板であって、
    前記障壁層が面内方向に引張歪みを内在してなり、かつ、前記障壁層の表面に、５×１０7／ｃｍ2以上１×１０9／ｃｍ2以下の面密度でピットが形成されてなる、
    ことを特徴とする半導体素子用エピタキシャル基板。
  2. 請求項１に記載の半導体素子用エピタキシャル基板であって、
    前記第１のIII族窒化物の組成がｘ１＝０、０≦ｙ１≦０．３で定まる範囲内にあるとともに、
    前記第２のIII族窒化物の組成が、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる第１の組成範囲内にある、
    ことを特徴とする半導体素子用エピタキシャル基板。
  3. 請求項２に記載の半導体素子用エピタキシャル基板であって、
    前記第２のIII族窒化物の組成が、前記第１の組成範囲であって、さらに以下の各式で表される直線にて囲まれる範囲内にある、
    ことを特徴とする半導体素子用エピタキシャル基板。
  4. 請求項１ないし請求項３のいずれかに記載の半導体素子用エピタキシャル基板であって、
    前記チャネル層と前記障壁層との間に、ＡｌＮからなるスペーサ層、
    をさらに備えることを特徴とする半導体素子用エピタキシャル基板。
  5. 請求項１ないし請求項４のいずれかに記載の半導体素子用エピタキシャル基板であって、
    前記第１のIII族窒化物がＧａＮである、
    ことを特徴とする半導体素子用エピタキシャル基板。
  6. 請求項１ないし請求項５のいずれかに記載の半導体素子用エピタキシャル基板を用いて作製された半導体素子。
JP2012506945A 2010-03-24 2011-03-14 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 Expired - Fee Related JP5758880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012506945A JP5758880B2 (ja) 2010-03-24 2011-03-14 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010068203 2010-03-24
JP2010068203 2010-03-24
JP2012506945A JP5758880B2 (ja) 2010-03-24 2011-03-14 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
PCT/JP2011/055921 WO2011118433A1 (ja) 2010-03-24 2011-03-14 半導体素子用エピタキシャル基板および半導体素子

Publications (2)

Publication Number Publication Date
JPWO2011118433A1 true JPWO2011118433A1 (ja) 2013-07-04
JP5758880B2 JP5758880B2 (ja) 2015-08-05

Family

ID=44672990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012506945A Expired - Fee Related JP5758880B2 (ja) 2010-03-24 2011-03-14 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法

Country Status (4)

Country Link
US (1) US8853735B2 (ja)
EP (1) EP2555232A4 (ja)
JP (1) JP5758880B2 (ja)
WO (1) WO2011118433A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882042B2 (en) * 2013-06-06 2018-01-30 Ngk Insulators, Ltd. Group 13 nitride composite substrate semiconductor device, and method for manufacturing group 13 nitride composite substrate

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120313213A1 (en) * 2011-06-07 2012-12-13 Raytheon Company Polygon shaped power amplifier chips
WO2013011617A1 (ja) * 2011-07-15 2013-01-24 パナソニック株式会社 半導体装置及びその製造方法
CN104126223A (zh) * 2012-02-23 2014-10-29 日本碍子株式会社 半导体元件及半导体元件的制造方法
KR101933230B1 (ko) * 2012-08-10 2018-12-27 엔지케이 인슐레이터 엘티디 반도체 소자, ｈｅｍｔ 소자, 및 반도체 소자의 제조 방법
JP6064051B2 (ja) * 2013-11-06 2017-01-18 シャープ株式会社 窒化物半導体
US9306014B1 (en) * 2013-12-27 2016-04-05 Power Integrations, Inc. High-electron-mobility transistors
JP2017085006A (ja) * 2015-10-29 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP2018085414A (ja) * 2016-11-22 2018-05-31 富士通株式会社 化合物半導体装置
CN109742144B (zh) * 2019-01-28 2020-09-22 华南理工大学 一种槽栅增强型mishemt器件及其制作方法
JP2021118262A (ja) * 2020-01-27 2021-08-10 株式会社東芝 半導体装置、半導体装置の製造方法、半導体装置の製造装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223697A (ja) * 1999-01-29 2000-08-11 Nec Corp ヘテロ接合電界効果トランジスタ
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
WO2009119356A1 (ja) * 2008-03-24 2009-10-01 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP4369438B2 (ja) * 2005-04-26 2009-11-18 シャープ株式会社 電界効果型トランジスタ
JP2007059850A (ja) 2005-08-26 2007-03-08 Ngk Insulators Ltd Ｉｉｉ族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置
JP2007142003A (ja) * 2005-11-16 2007-06-07 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
JP4670055B2 (ja) * 2006-03-20 2011-04-13 Ｄｏｗａエレクトロニクス株式会社 半導体基板及び半導体装置
EP2259287A4 (en) * 2008-03-24 2012-08-15 Ngk Insulators Ltd EPITACTICAL SUBSTRATE FOR A SEMICONDUCTOR COMPONENT, SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING AN EPITACTICAL SUBSTRATE FOR A SEMICONDUCTOR COMPONENT
US20100117118A1 (en) * 2008-08-07 2010-05-13 Dabiran Amir M High electron mobility heterojunction device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223697A (ja) * 1999-01-29 2000-08-11 Nec Corp ヘテロ接合電界効果トランジスタ
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
WO2009119356A1 (ja) * 2008-03-24 2009-10-01 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882042B2 (en) * 2013-06-06 2018-01-30 Ngk Insulators, Ltd. Group 13 nitride composite substrate semiconductor device, and method for manufacturing group 13 nitride composite substrate
US10347755B2 (en) * 2013-06-06 2019-07-09 Ngk Insulators, Ltd. Group 13 nitride composite substrate semiconductor device, and method for manufacturing group 13 nitride composite substrate

Also Published As

Publication number Publication date
US20130015466A1 (en) 2013-01-17
EP2555232A4 (en) 2014-12-10
JP5758880B2 (ja) 2015-08-05
WO2011118433A1 (ja) 2011-09-29
EP2555232A1 (en) 2013-02-06
US8853735B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
JP5758880B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JP5580009B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP5782033B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
JP5702058B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
KR101933230B1 (ko) 반도체 소자, ｈｅｍｔ 소자, 및 반도체 소자의 제조 방법
JP5562579B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JPWO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
JPWO2012026396A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
JP5308290B2 (ja) 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法
JP5806545B2 (ja) 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
JP2010056298A (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP2011222969A (ja) 半導体素子用エピタキシャル基板の製造方法、半導体素子用エピタキシャル基板、および半導体素子
JP5583610B2 (ja) 半導体素子用エピタキシャル基板および半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150604

R150 Certificate of patent or registration of utility model

Ref document number: 5758880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees