JP2013021124A - Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法 - Google Patents

Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法 Download PDF

Info

Publication number
JP2013021124A
JP2013021124A JP2011153132A JP2011153132A JP2013021124A JP 2013021124 A JP2013021124 A JP 2013021124A JP 2011153132 A JP2011153132 A JP 2011153132A JP 2011153132 A JP2011153132 A JP 2011153132A JP 2013021124 A JP2013021124 A JP 2013021124A
Authority
JP
Japan
Prior art keywords
layer
substrate
composition ratio
superlattice
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011153132A
Other languages
English (en)
Other versions
JP5665676B2 (ja
Inventor
Tetsuya Ikuta
哲也 生田
Tomohiko Shibata
智彦 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to JP2011153132A priority Critical patent/JP5665676B2/ja
Priority to CN201280044074.4A priority patent/CN103782375A/zh
Priority to TW101125050A priority patent/TWI528581B/zh
Priority to PCT/JP2012/004484 priority patent/WO2013008461A1/ja
Priority to US14/131,987 priority patent/US10727303B2/en
Publication of JP2013021124A publication Critical patent/JP2013021124A/ja
Application granted granted Critical
Publication of JP5665676B2 publication Critical patent/JP5665676B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

【課題】デバイス化の工程で割れが発生することを抑制することが可能なIII族窒化物エピタキシャル基板およびその製造方法を提供する。
【解決手段】本発明のIII族窒化物エピタキシャル基板１０は、Ｓｉ基板１１と、該Ｓｉ基板１１と接する初期層１４と、該初期層１４上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層１５Ａ１（１５Ｂ１）およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層１５Ａ２（１５Ｂ２）を順次有する積層体を複数組有する超格子積層体１５と、を有し、前記第２層のＡｌ組成比が、前記基板から離れるほど漸減することを特徴とする。
【選択図】図１

Description

本発明は、III族窒化物エピタキシャル基板およびその製造方法に関する。本発明は特に、デバイス化の工程で割れが発生することを抑制することが可能なIII族窒化物エピタキシャル基板およびその製造方法に関する。
近年、一般に、Ａｌ，Ｇａ，ＩｎなどとＮとの化合物からなるIII族窒化物半導体は、発光素子や電子デバイス用素子等に広く用いられている。このようなデバイスの特性は、III族窒化物半導体の結晶性に大きく影響されるため、結晶性の高いIII族窒化物半導体を成長させるための技術が求められている。
III族窒化物半導体は、従来、サファイア基板上にエピタキシャル成長させることによって形成されていた。しかしながら、サファイア基板は熱伝導率が小さいために放熱性が悪く、高出力デバイスの作成には適さないという問題があった。
そのため、近年、III族窒化物半導体の結晶成長基板として、シリコン基板（Ｓｉ基板）を用いる技術が提案されている。Ｓｉ基板は、上記サファイア基板よりも放熱性が高いため高出力デバイスの作成に適しており、また、大型基板が安価であることから、製造コストを抑えることができるという利点を有している。しかしながら、サファイア基板と同様に、Ｓｉ基板はIII族窒化物半導体とは格子定数が異なり、このＳｉ基板上に直接III族窒化物半導体を成長させても、結晶性の高いIII族窒化物半導体を得ることは期待できなかった。
また、Ｓｉ基板上に直接III族窒化物半導体を成長させた場合、このIII族窒化物半導体の熱膨張係数はＳｉと比較して大きいため、高温の結晶成長工程から室温にまで冷却する過程において、III族窒化物半導体に大きな引っ張り歪が生じ、これに起因して、Ｓｉ基板が反ってしまうと同時に、III族窒化物半導体に高密度のクラックが発生してしまうという問題があった。
そのため、特許文献１には、Ｓｉ基板とIII族窒化物半導体との間に、ＡｌｘＧａ１−ｘＮ（Ａｌ組成比ｘが０．５≦ｘ≦１）からなる第１層とＡｌｙＧａ１−ｙＮ（Ａｌ組成比ｙが０．０１≦ｙ≦０．２）からなる第２層とを交互に各々複数層積層したＡｌＮ系超格子バッファ層を設けることにより、Ｓｉ基板上に、結晶性が高く、かつ、クラックの発生を防止したIII族窒化物半導体を製造する技術が開示されている。
特開２００７−６７０７７号公報
特許文献１では、窒化物半導体層の表面を原子層レベルで平滑にすることで、結晶性を良くし、クラックの発生を防止することに言及している。このことは、Ｓｉ基板上に超格子を含むバッファ層のみならず窒化物半導体層（主積層体）を形成した状態における、窒化物半導体層へのクラックの発生を防止することを意図するものである。このように、従来は窒化物半導体層の形成後の基板において、窒化物半導体層でのクラックの発生を防止することが一般的であった。
しかしながら、本発明者らの検討によると、Ｓｉ基板に対して格子定数が小さく熱膨張係数が大きいバッファ層による反りを、バッファ層より格子定数が大きく熱膨張係数が大きい主積層体による逆の反りにより相殺させることにより、バッファ層上に主積層体をクラックがない状態で形成し、かつ、反りを小さくした場合であっても、その後、電極を形成したり、主積層体に個片化のための溝を形成したり、素子を搬送したりするデバイス化の工程において、突如として割れが発生し、意図せず基板が複数に分割されてしまうことがあるという問題があることがわかった。すなわち、従来の構成は、デバイス化前のウェハの状態でのクラック防止にしか着目されておらず、その後のデバイス化の工程中の割れまでは考慮されていなかった。ここで、本明細書における「割れ」とは、文字通り基板が複数に分割されることを意味し、「クラック」とは、基板が分割されることは無い程度のひび割れや亀裂を意味する。
そこで本発明は、上記課題に鑑み、デバイス化の工程で割れが発生することを抑制することが可能なIII族窒化物エピタキシャル基板およびその製造方法を提供することを目的とする。
この目的を達成すべく本発明者らがさらに検討したところ、以下の知見を得た。すなわち、超格子を含むバッファ層上に主積層体を形成した状態での反りの大小に関わらず、超格子を含むバッファ層を形成した後、主積層体を形成する前の反りが大きいと、デバイス化工程での割れが生じやすいことが判明した。すなわち、デバイス化工程では、例えばフォトリソグラフの露光精度のためにウェハが押し付けられる（外部応力の付加）、窒化物半導体層の一部が加工されて応力のバランスが崩れる（内部応力の集中）ことが起きる。さらに、搬送や位置決め時の衝撃が加わり、熱処理での熱衝撃も加わる。これらに耐えるようにするには、主積層体を形成した状態での反りによる外部応力の付加を減らすことにのみ着目するのではなく、外部応力に耐えられる範囲で主積層体に加わる内部応力を減らして衝撃への耐性を強化しなければ、デバイス化工程中の割れを抑制できないのである。そこで、本発明者らは、バッファ層を形成した後、主積層体を形成する前の反りに着目し、超格子積層体を有するバッファ層形成時の反りを抑制して、デバイス化工程での割れを抑制するとの着想を得た。そして、以下に示す構成によればこの目的が実現可能であることを見出し、本発明を完成させるに至った。
本発明は、上記知見に基づきなされたものであり、その要旨構成は以下の通りである。
（１）Ｓｉ基板と、該Ｓｉ基板と接する初期層と、該初期層上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層を順次有する積層体を複数組有する超格子積層体と、を有し、
前記第２層のＡｌ組成比が、前記基板から離れるほど漸減することを特徴とするIII族窒化物エピタキシャル基板。
（２）前記超格子積層体が、前記第１層および一定のＡｌ組成比を有するＡｌＧａＮである前記第２層を交互に複数組積層してなる超格子層を複数有してなり、
前記超格子積層体中の前記超格子層の第２層のＡｌ組成比が、前記Ｓｉ基板から離れる位置の超格子層ほど小さい上記（１）に記載のIII族窒化物エピタキシャル基板。
（３）前記Ｓｉ基板に最も近い前記第２層のＡｌ組成比と、前記Ｓｉ基板から最も遠い前記第２層のＡｌ組成比との差が０．０２以上である上記（１）または（２）に記載のIII族窒化物エピタキシャル基板。
（４）前記第１層がＡｌＮである上記（１）〜（３）のいずれか１項に記載のIII族窒化物エピタキシャル基板。
（５）前記初期層が、ＡｌＮ層と該ＡｌＮ層上のＡｌＧａＮ層とを含み、該ＡｌＧａＮ層のＡｌ組成比が、第２層のうち前記基板に最も近いＡｌＧａＮ層のＡｌ組成比よりも大きい上記（１）〜（４）のいずれか１項に記載のIII族窒化物エピタキシャル基板。
（６）前記超格子積層体上に、少なくともＧａＮ層を含むIII族窒化物層をエピタキシャル成長することにより形成された主積層体をさらに有する上記（１）〜（５）のいずれか１項に記載のIII族窒化物エピタキシャル基板。
（７）前記超格子積層体を最上層とした状態の下側に凸となる反り量が、１３０μｍ以下である上記（１）〜（６）のいずれか１項に記載のIII族窒化物エピタキシャル基板。
（８）Ｓｉ基板上に、該Ｓｉ基板と接する初期層を形成する第１工程と、
該初期層上に、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層を順次有する積層体を複数組有する超格子積層体を形成する第２工程と、を有し、
前記第２工程では、前記第２層のＡｌ組成比を、前記基板から離れるほど漸減させることを特徴とするIII族窒化物エピタキシャル基板の製造方法。
本発明によれば、第２層のＡｌ組成比が、前記基板から離れるほど漸減することにより、超格子積層体の形成後、主積層体の形成前における基板の反りを抑制することができ、その結果、デバイス化の工程で割れが発生することを抑制することが可能となった。
本発明に従うIII族窒化物エピタキシャル基板１０の模式断面図である。 本発明に従う他のIII族窒化物エピタキシャル基板２０の模式断面図である。
以下、図面を参照しつつ本発明をより詳細に説明する。なお、本明細書において、本発明の実施形態である２つのIII族窒化物エピタキシャル基板に共通する構成要素には、原則として下１桁が同一の参照番号を付し、説明は省略する。また、基板の模式断面図は、説明の便宜上、厚さ方向を誇張して描いたものである。
（実施形態１：III族窒化物エピタキシャル基板１０）
本発明の一実施形態であるIII族窒化物エピタキシャル基板１０は、図１に示すように、Ｓｉ基板１１と、このＳｉ基板１１上に形成されたバッファ層１２とを有する。そして、このバッファ層１２上にIII族窒化物層をエピタキシャル成長することにより形成された主積層体１３を具えることができる。バッファ層１２は、Ｓｉ基板１１と接する初期層１４と、この初期層１４上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層を順次有する積層体を複数組有する超格子積層体１５と、を有する。本実施形態では、超格子積層体１５が、例えばＡｌＮからなる第１層１５Ａ１および一定のＡｌ組成比０．１０を有するＡｌ０．１Ｇａ０．９Ｎからなる第２層１５Ａ２を交互に複数組積層してなる第１超格子層１５Ａと、例えばＡｌＮからなる第１層１５Ｂ１および一定のＡｌ組成比０．０５を有するＡｌ０．０５Ｇａ０．９５Ｎからなる第２層１５Ｂ２を交互に複数組積層してなる第２超格子層１５Ｂと、の２層の超格子層を有する。
Ｓｉ基板１１はＳｉ単結晶基板であり、面方位は特に指定されず、（１１１），（１００），（１１０）面等を使用することができるが、III族窒化物の（０００１）面を成長させるためには（１１０），（１１１）面が望ましく、さらに、表面平坦性よく成長させるためには、（１１１）面を使用することが望ましい。また、ｐ型、ｎ型いずれの伝導型としてもよく、０．００１〜１０００００Ω・ｃｍまでの各種抵抗率に適用可能である。また、Ｓｉ基板内に導電性を制御する以外の目的の不純物（Ｃ，Ｏ，Ｎ，Ｇｅなど）を含んでもよい。基板の厚みは、各層のエピタキシャル成長後の反り量等を勘案して適宜設定されるが、例えば
５００〜２０００μｍの範囲内である。
初期層１４を構成する典型的な材料としては、ＡｌＧａＮまたはＡｌＮが挙げられ、特に、初期層１４の基板接触部分をＡｌＮ層とすることにより、Ｓｉ基板１１との反応を抑制し、縦方向耐圧を向上させることができる。また、初期層１４は、膜厚方向に必ずしも均一組成である必要はなく、基板接触部分をＡｌＮ層とすれば、そのＡｌＮ層上にＡｌＧａＮ層を形成するなど、異なる組成の複数層の積層としたり、組成傾斜させたりしてもよい。また、ＡｌＮとＳｉ単結晶基板の界面部分に、Ｓｉの窒化膜・酸化膜・炭化膜等の薄膜を挿入したり、こうした膜とＡｌＮが反応した薄膜を挿入してもよい。さらに、初期層１４は、結晶品質を損ねない範囲の厚みで、例えば低温バッファ層のようなアモルファス層、多結晶層を形成してもよい。初期層１４の厚みは、例えば１０〜５００ｎｍの範囲内である。１０ｎｍ未満の場合、上層の原料の一部であるＧａとＳｉ基板とが反応することにより欠陥が発生してしまう可能性があり、５００ｎｍ超えの場合、初期層を形成した時点でクラックが発生する可能性があるからである。
本実施形態では、第１超格子層１５Ａの第２層１５Ａ２はＡｌ組成比が０．１で、第２超格子層１５Ｂの第２層１５Ｂ２はＡｌ組成比が０．０５となっており、第２層のＡｌ組成比が、Ｓｉ基板１１から離れるほど減少する点が特徴的構成である。このように高Ａｌ組成比のＡｌＧａＮ層（ＡｌＮ含む）と低Ａｌ組成比のＡｌＧａＮ層との超格子積層体において、低Ａｌ組成比のＡｌＧａＮ層のＡｌ組成比を基板から離れるほど減少させることによって、超格子積層体１５を形成した状態での基板の反り、すなわち超格子積層体１５を最上層とした状態の反りを抑制することができることを、本発明者らは見出した。その結果、その後窒化物半導体層からなる主積層体を形成し、さらにデバイス化の工程を行った後の段階で、基板に割れが発生することを抑制することが可能となる。
本発明は理論に縛られるものではないが、以下のような作用により上記の効果が得られるものと考えられる。すなわち、超格子積層体を構成するIII族窒化物半導体の熱膨張係数は、Ｓｉ基板の熱膨張係数よりも非常に大きいため、Ｓｉ基板上に超格子積層体を成長させた場合、高温の成長工程から室温まで冷却する過程において、超格子積層体に大きな引っ張り歪が生じ、基板には、Ｓｉ基板側を凸として反る方向の力が作用する。なお、以下、Ｓｉ基板側を凸として反る場合を「下側に凸に反る」といい、その反対に超格子積層体側を凸として反る場合を「上側に凸に反る」という。ここで、ＡｌＧａＮはＡｌ組成比が小さくなるほど材料自体が本質的に持つ格子定数が大きくなる。このため、本発明のように、第２層のＡｌ組成比が基板から離れるほど減少する場合、基板から離れた第２層すなわち上側の第２層ほど、その下に格子定数の小さい（格子定数差の大きい）層が存在するため、成長中に面内の結晶格子が縮みながら成長することになる。そのため、超格子積層体の成長中（高温状態）において、上側の第２層ほど膜内に圧縮応力が働き、伸びようとするため、基板には上側に凸に反る方向の力が作用する。このため、高温状態での上側に凸に反る力（圧縮応力）と冷却過程での下側に凸に反る力（引張応力）とが相殺し、超格子積層体１５を形成した状態での基板の反りが抑制されるものと考えられる。仮に、第２超格子層１５Ｂの第２層１５Ｂ２のＡｌ組成比も０．１であった場合、高温状態での圧縮応力が十分でないため、超格子積層体１５を形成した状態での基板に引張応力が多く残存し、下側に大きく反るものと考えられる。
そして、超格子積層体に引張応力が残存している場合、仮に主積層体の形成後に反りが抑制されていたとしても、それは主積層体の圧縮応力と超格子積層体の引張応力とが相殺しているに過ぎず、超格子積層体に大きな引張応力が作用していることに変わりはない。そのため、デバイス化の工程で例えば主積層体をエッチングするなどして、主積層体の膜厚が局所的に薄くなると、その部分では局所的に力のバランスが崩れ、当該部分を起点として割れが生じてしまうものと考えられる。しかし、本発明によれば、超格子積層体における引張応力が低減されているため、このような割れの起点が生じず、デバイス化工程での割れを抑制することができる。
主積層体１３は、バッファ層１２上に、少なくともＧａＮを含むIII族窒化物層をエピタキシャル成長することにより形成される。本実施形態では、主積層体１３は、第２超格子層１５Ｂ上に形成されるＧａＮからなるチャネル層１６と、チャネル層１６上に形成され、チャネル層よりもバンドギャップの大きいＡｌＧａＮからなる電子供給層１７とからなる。２次元電子ガスが発生する部分での合金散乱を避けるため、主積層体１３におけるＧａＮ層は、本実施形態のように最も電子供給層１７側に位置することが好ましい。超格子積層体１５の直上の層は、該層に圧縮応力が入るように、超格子積層体１５中の最も上側の第２層よりも低いＡｌ組成を有するＡｌＧａＮまたはＧａＮとすることが好ましい。本発明において、主積層体１３の厚みは、０．１〜５μｍの範囲内であることが好ましい。０．１μｍ未満の場合、ピットなどの欠陥が発生する可能性があり、５μｍ超えの場合、主積層体１３にクラックが発生する可能性があるからである。チャネル層１６および電子供給層１７の厚みは、デバイス設計上適宜設定すればよい。
本実施形態のIII族窒化物エピタキシャル基板１０は任意の電子デバイスに用いることができ、特にＨＥＭＴ（High Electron Mobility Transistor）に用いるのが好ましい。
本発明のIII族窒化物エピタキシャル基板１０をデバイス化する工程としては、基板１０に電極を形成する工程、窒化物半導体層の個片化のために、エッチングで溝を形成する工程、表面パッシベーション膜を形成する工程、素子を分離する工程などが挙げられ、各工程間に素子の搬送が行われる。
（実施形態２：III族窒化物エピタキシャル基板２０）
本発明の他の実施形態であるIII族窒化物エピタキシャル基板２０は、図２に示すように、Ｓｉ基板２１と、このＳｉ基板２１上に形成されたバッファ層２２とを有する。そして、このバッファ層２２上にIII族窒化物層をエピタキシャル成長することにより形成された主積層体２３を具えることができる。バッファ層２２は、Ｓｉ基板１１と接する初期層２４と、この初期層２４上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層を順次有する積層体を複数組有する超格子積層体２５と、を有する。本実施形態では、超格子積層体２５が、例えばＡｌＮからなる第１層２５Ａ１および一定のＡｌ組成比０．１０を有するＡｌ０．１Ｇａ０．９Ｎからなる第２層２５Ａ２を交互に複数組積層してなる第１超格子層２５Ａと、例えばＡｌＮからなる第１層２５Ｂ１および一定のＡｌ組成比０．０８を有するＡｌ０．０８Ｇａ０．９２Ｎからなる第２層２５Ｂ２を交互に複数組積層してなる第２超格子層２５Ｂと、例えばＡｌＮからなる第１層２５Ｃ１および一定のＡｌ組成比０．０６を有するＡｌ０．０６Ｇａ０．９４Ｎからなる第２層２５Ｃ２を交互に複数組積層してなる第３超格子層２５Ｃと、例えばＡｌＮからなる第１層２５Ｄ１および一定のＡｌ組成比０．０４を有するＡｌ０．０４Ｇａ０．９６Ｎからなる第２層２５Ｄ２を交互に複数組積層してなる第４超格子層２５Ｄと、例えばＡｌＮからなる第１層２５Ｅ１および一定のＡｌ組成比０．０２を有するＡｌ０．０２Ｇａ０．９８Ｎからなる第２層２５Ｅ２を交互に複数組積層してなる第５超格子層２５Ｅと、の５層の超格子層を有する。
本実施形態でも、５つの超格子層２５Ａ〜２５Ｅ中の第２層２５Ａ２〜２５Ｅ２のＡｌ組成比が、０．１０＞０．０８＞０．０６＞０．０４＞０．０２と、Ｓｉ基板２１から離れるほど減少しており、実施形態１と同様、超格子積層体２５を形成した状態での基板の反りを抑制することができる。
Ｓｉ基板２１、初期層２４、チャネル層２６、電子供給層２７については実施形態１と同様である。
（他の実施形態）
上述したところはいずれも代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではなく、例えば以下のような実施形態をも包含するものである。
実施形態１，２の超格子積層体１５，２５では、複数の超格子層を設け、各超格子層にわたり第１層はＡｌＮとし、各超格子層におけるＡｌＧａＮからなる第２層の一定のＡｌ組成比を基板から離れるほど減少させる例を示した。しかし、超格子積層体中のＡｌ組成比の変化の態様としては、例えば以下のようなものでもよい。
例えば、ＡｌＮからなる第１層と、ＡｌＧａＮからなる第２層を交互に複数組形成する超格子積層体において、この第２層のＡｌ組成比を基板から離れるほど漸減させても良い。ここで、漸減とは、連続または階段状に減少することを言い、上記の複数の超格子層により第２層のＡｌ組成比が階段状に減少するもの以外に、ある第２層のＡｌ組成比と第１層を介して隣り合う別の第２層のＡｌ組成比とが、連続して減少し続ける場合を含む。このように第２層が連続して減少する場合であっても、実施形態１において説明した作用効果を奏することは明らかである。
また、本発明における第２層は、Ａｌ組成比が０超え０．５以下のＡｌＧａＮからなるものであり、第１層は、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなるものであるため、いずれの第２層も、素子から近いか遠いかに関わらず、必ず第１層よりも低いＡｌ組成比を有している。よって、本発明において、第１層は素子からの距離に関わらず同一の組成（実施形態１，２ではＡｌＮ）とする必要ななく、複数の第１層の間で０．５超え１以下の範囲内で組成を変化させてもよい。
しかし、本発明では実施形態１，２に示したように、すべての第１層がＡｌＮであることが好ましい。これにより、隣接する第２層とのＡｌ組成比の差が最大となり、歪緩衝効果が最大となるからである。
本発明における第２層は、Ａｌ組成比が０超え０．５以下のＡｌＧａＮであれば特に限定されないが、第２層のうちＳｉ基板に最も近いＡｌＧａＮ層のＡｌ組成比Ｘが０．０８〜０．５の範囲内であることが好ましい。Ｘが０．０８を下回ると、縦方向耐圧が十分に確保できない可能性があり、０．５を超えると、歪緩衝効果が不十分になり、超格子積層体にクラックが発生する可能性があるからである。
また、本発明では、第２層のうちＳｉ基板から最も離れたＡｌＧａＮ層のＡｌ組成比Ｙも０となることはない。すなわち、第２層がＧａＮとなることはない。なぜならば、第２層がＧａＮとなる場合、素子の縦方向耐圧を十分に確保できなくなるからである。さらに、縦方向耐圧が特に重要な場合、このように素子の縦方向耐圧を確保する観点からは、Ｙが０．０５以上であることが好ましい。
また、本発明では、第２層のうちＳｉ基板に最も近いＡｌＧａＮ層のＡｌ組成比Ｘと、第２層のうちＳｉ基板から最も離れたＡｌＧａＮ層のＡｌ組成比Ｙとの関係において、その差（Ｘ−Ｙ）が０．０２以上であることが好ましい。０．０２未満では、反りの抑制効果が不十分となる可能性があるためである。さらに、その差（Ｘ−Ｙ）が０．４５以下であることが好ましく、０．２以下であることがより好ましい。
また、初期層１４が、ＡｌＮ層とこのＡｌＮ層上のＡｌＧａＮ層とを含む場合には、初期層１４を構成するＡｌＧａＮ層のＡｌ組成比Ｚが、第２層のうちＳｉ基板に最も近いＡｌＧａＮ層のＡｌ組成比Ｘよりも大きいことが好ましい。Ｚ＞Ｘとすることにより、超格子層の引張応力を抑制でき、超格子背基礎体にクラックが発生するのを抑制できるからである。
本明細書において、バッファ層を構成する「ＡｌＧａＮ」は、他のＩＩＩ族元素であるＢおよび／またはＩｎを合計１％以下含んでいてもよい。また、例えばＳｉ，Ｈ，Ｏ，Ｃ，Ｍｇ，Ａｓ，Ｐなどの微量の不純物を含んでいてもよい。なお、主積層体を構成するＧａＮ，ＡｌＧａＮなども同様に他のＩＩＩ族元素を合計１％以下含んでいてもよい。
本発明における超格子積層体の一組の積層体（実施形態１，２では第１層および第２層）の厚みは、組成の組み合わせで適宜設定され、例えば１〜１００ｎｍ程度とすればよい。また、第１層の厚みは、０．５〜２００ｎｍ、第２層の厚みは、０．５〜１００ｎｍとすることができる。
本発明における超格子積層体の積層体（第１層および第２層）の組数は、必要とする耐圧により適宜設定され、例えば４０〜３００組とすることができる。また、超格子積層体の全体の厚みは１μｍ以上とすることが好ましい。１μｍ以上の場合、膜内に発生する応力の総和が十分に大きくなるため、本発明による効果が十分に発揮されるからである。
（III族窒化物エピタキシャル基板の製造方法）
次に、本発明のIII族窒化物エピタキシャル基板の製造方法の実施形態について説明する。本発明のIII族窒化物エピタキシャル基板の製造方法は、例えば図１に示すように、Ｓｉ基板１１上に、このＳｉ基板１１と接する初期層１４を形成する第１工程と、この初期層１４上に、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層１５Ａ１（１５Ｂ１）およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層１５Ａ２（１５Ｂ２）を順次有する積層体を複数組有する超格子積層体１５を形成する第２工程と、を有し、この第２工程では、第２層のＡｌ組成比を、第１超格子層１５Ａよりも第２超格子層１５Ｂで、すなわち、Ｓｉ基板１１から離れるほど漸減させることを特徴とする。これにより、超格子積層体１５を形成した状態での基板の反りを抑制することができ、その後窒化物半導体層からなる主積層体を形成し、さらにデバイス化の工程を行った後の段階で、割れが発生することを抑制することが可能となる。
本発明における各層のエピタキシャル成長方法としては、ＭＯＣＶＤ法、ＭＢＥ法など公知の手法を用いることができる。ＡｌＧａＮを形成する場合の原料ガスとしては、ＴＭＡ（トリメチルアルミニウム）、ＴＭＧ（トリメチルガリウム）、アンモニアを挙げることができ、膜中のＡｌ組成比の制御は、ＴＭＡとＴＭＧとの混合比を制御することにより行うことができる。また、エピタキシャル成長後のＡｌ組成比や膜厚の評価は、ＴＥＭ−ＥＤＳなど公知の手法を用いることができる。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
（実施例１）
（１１１）面６インチｐ型Ｓｉ単結晶基板（Ｂドープ、比抵抗０．０２Ω・ｃｍ、厚さ：６２５μｍ）上に、バッファ層として、ＡｌＮ（厚さ：１２０ｎｍ）とＡｌ０．３Ｇａ０．７Ｎ（厚さ：５０ｎｍ）を順に積層した初期層を形成した。その後、初期層上に、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．１Ｇａ０．９Ｎ（厚さ：２１ｎｍ）を交互に５０組積層した第１超格子層と、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．０５Ｇａ０．９５Ｎ（厚さ：２１ｎｍ）を交互に５０組積層した第２超格子層とを順次エピタキシャル成長させ、超格子積層体とした。その後、超格子積層体上に、ＧａＮチャネル層（厚さ：１．２μｍ）およびＡｌ０．２５Ｇａ０．７５Ｎ電子供給層（厚さ：３０ｎｍ）をエピタキシャル成長させて、ＨＥＭＴ構造を持つ実施形態１のようなIII族窒化物エピタキシャル基板を作製した。このチャネル層および電子供給層の組合せを「半導体層１」とする。なお、成長方法としては、原料として、ＴＭＡ(トリメチルアルミニウム)、ＴＭＧ（トリメチルガリウム）、アンモニアを用いたＭＯＣＶＤ法を用いた。キャリアガスとしては、窒素・水素を用いた。各層の成長条件（圧力・温度）は、いずれも２０ｋＰａ、１０００℃、Ｖ／III比を２０００とした。また、第２層の成長時の有機金属ガスの供給量は、第１超格子層および第２超格子層それぞれで、膜組成と同じモル比になるように調整した。
半導体層１に替えて、半導体層２として、Ａｌ０．０２Ｇａ０．９８Ｎ（厚さ：１μｍ）、ＧａＮチャネル層（厚さ：５０ｎｍ）およびＡｌ０．２５Ｇａ０．７５Ｎ電子供給層（厚さ：３０ｎｍ）をエピタキシャル成長させたこと以外は、上記と同様のIII族窒化物エピタキシャル基板も作製した。
また、半導体層１に替えて、半導体層３として、Ａｌ０．１５Ｇａ０．８５Ｎ（厚さ：１μｍ）、ＧａＮチャネル層（厚さ：２０ｎｍ）およびＡｌ０．２５Ｇａ０．７５Ｎ電子供給層（厚さ：３０ｎｍ）をエピタキシャル成長させたこと以外は、上記と同様のIII族窒化物エピタキシャル基板も作製した。
（実施例２）
超格子積層体を、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．１Ｇａ０．９Ｎ（厚さ：２１ｎｍ）を交互に２０組積層した第１超格子層と、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．０８Ｇａ０．９２Ｎ（厚さ：２１ｎｍ）を交互に２０組積層した第２超格子層と、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．０６Ｇａ０．９４Ｎ（厚さ：２１ｎｍ）を交互に２０組積層した第３超格子層と、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．０４Ｇａ０．９６Ｎ（厚さ：２１ｎｍ）を交互に２０組積層した第４超格子層と、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．０２Ｇａ０．９８Ｎ（厚さ：２１ｎｍ）を交互に２０組積層した第５超格子層と、を順次エピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つ実施形態２のような３種類のIII族窒化物エピタキシャル基板を作製した。成長温度および成長圧力は実施例１と同様とし、第２層におけるＡｌ組成比の制御は、ＴＭＡとＴＭＧとの混合比を適宜制御することにより行った。以下の各実施例および各比較例においても同様である。
（実施例３）
超格子積層体を、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．１４Ｇａ０．８６Ｎ（厚さ：２１ｎｍ）を交互に２０組積層した第１超格子層と、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．１３Ｇａ０．８７Ｎ（厚さ：２１ｎｍ）を交互に２０組積層した第２超格子層と、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．１２Ｇａ０．８８Ｎ（厚さ：２１ｎｍ）を交互に２０組積層した第３超格子層と、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．１１Ｇａ０．８９Ｎ（厚さ：２１ｎｍ）を交互に２０組積層した第４超格子層と、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．１０Ｇａ０．９０Ｎ（厚さ：２１ｎｍ）を交互に２０組積層した第５超格子層と、を順次エピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つ３種類のIII族窒化物エピタキシャル基板を作製した。
（比較例１）
超格子積層体を、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．１Ｇａ０．９Ｎ（厚さ：２１ｎｍ）を交互に１００組積層した超格子層をエピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つ比較例１にかかる３種類のIII族窒化物エピタキシャル基板を作製した。
（比較例２）
超格子積層体を、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．０５Ｇａ０．９５Ｎ（厚さ：２１ｎｍ）を交互に１００組積層した超格子層をエピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つ比較例２にかかる３種類のIII族窒化物エピタキシャル基板を作製した。
（比較例３）
超格子積層体を、ＡｌＮ（厚さ：４．５ｎｍ）およびＧａＮ（厚さ：２１ｎｍ）を交互に１００組積層した超格子層をエピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つ比較例３にかかる３種類のIII族窒化物エピタキシャル基板を作製した。
（比較例４）
超格子積層体を、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．０５Ｇａ０．９５Ｎ（厚さ：２１ｎｍ）を交互に５０組積層した第１超格子層と、ＡｌＮ（厚さ：４．５ｎｍ）およびＡｌ０．１Ｇａ０．９Ｎ（厚さ：２１ｎｍ）を交互に５０組積層した第２超格子層と、を順次エピタキシャル成長させたものとした以外は、実施例１と同様にして、ＨＥＭＴ構造を持つ比較例４にかかる３種類のIII族窒化物エピタキシャル基板を作製した。
（評価１：基板の反りの測定）
光学干渉方式による反り測定装置（Ｎｉｄｅｋ社製、ＦＴ−９００）を用いて、超格子積層体の形成後、半導体層の形成前における基板の反り量ＡをＳＥＭＩ規格に準じて測定し、結果を表１に示す。本発明における「反り量」は、ＳＥＭＩ規格に準じて測定したものを意味するものとする。また、同様の方法で、３種類の半導体層を形成した後の反りＢも、それぞれ測定し、表１に示す。なお、表１では、下側に凸となる反りを「−（マイナス）」で、上側に凸となる反りを「＋（プラス）」で表示する。
（評価２：デバイス工程での割れの測定）
実施例および比較例の基板をそれぞれ１０枚作成し、これらの基板に対して、以下のデバイス化工程を行った。まず、基板上に電極を形成し、次に、窒化物半導体層の個片化のために、エッチングで溝を形成した。各実施例および比較例について、１０枚中何枚で割れが生じたかを検査し、結果を表１に示す。
（評価３：縦方向耐圧の測定）
電子供給層上に、８０μｍφからなるＴｉ／Ａｕ積層構造のオーミック電極を形成し、オーミック電極外側を５０ｎｍの厚みでエッチングした後、Ｓｉ基板裏面を金属板に接地し、両電極間に流れる電流値を電圧に対して測定した。この際、空気中の放電を抑制するため、絶縁油で両電極間を絶縁している。また、基板裏面へのリークの影響をなくすため、基板下には絶縁板を配置している。本実験例において、縦方向耐圧は縦方向の電流値を上記オーミック電極の面積で単位面積当たりの値に換算した値が１０−４Ａ／ｃｍ２に達する電圧値とした。
Figure 2013021124
表１に示すとおり、実施例では比較例よりも、超格子積層体の形成後、半導体層の形成前における基板の反り量Ａを小さくすることができており、その結果、実施例では、１０枚の試料のうちデバイス化工程後に割れが生じた試料はなかったが、比較例では、割れが生じる試料があった。また、半導体層に近い側の超格子層のＡｌの組成が高いほど、縦方向耐圧が高い傾向にあった。
本発明によれば、第２層のＡｌ組成比が、前記基板から離れるほど減少することにより、超格子積層体の形成後、主積層体の形成前における基板の反りを抑制することができ、その結果、デバイス化の工程で割れが発生することを抑制することが可能となった。
１０ III族窒化物エピタキシャル基板
１１ Ｓｉ基板
１２ バッファ層
１３ 主積層体
１４ 初期層
１５ 超格子積層体
１５Ａ 第１超格子層
１５Ａ１ 第１層（ＡｌＮ）
１５Ａ２ 第２層（Ａｌ０．１Ｇａ０．９Ｎ）
１５Ｂ 第２超格子層
１５Ｂ１ 第１層（ＡｌＮ）
１５Ｂ２ 第２層（Ａｌ０．０５Ｇａ０．９５Ｎ）
１６ チャネル層（ＧａＮ）
１７ 電子供給層（ＡｌＧａＮ）

Claims (8)

  1. Ｓｉ基板と、該Ｓｉ基板と接する初期層と、該初期層上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層を順次有する積層体を複数組有する超格子積層体と、を有し、
    前記第２層のＡｌ組成比が、前記基板から離れるほど漸減することを特徴とするIII族窒化物エピタキシャル基板。
  2. 前記超格子積層体が、前記第１層および一定のＡｌ組成比を有するＡｌＧａＮである前記第２層を交互に複数組積層してなる超格子層を複数有してなり、
    前記超格子積層体中の前記超格子層の第２層のＡｌ組成比が、前記Ｓｉ基板から離れる位置の超格子層ほど小さい請求項１に記載のIII族窒化物エピタキシャル基板。
  3. 前記Ｓｉ基板に最も近い前記第２層のＡｌ組成比と、前記Ｓｉ基板から最も遠い前記第２層のＡｌ組成比との差が０．０２以上である請求項１または２に記載のIII族窒化物エピタキシャル基板。
  4. 前記第１層がＡｌＮである請求項１〜３のいずれか１項に記載のIII族窒化物エピタキシャル基板。
  5. 前記初期層が、ＡｌＮ層と該ＡｌＮ層上のＡｌＧａＮ層とを含み、該ＡｌＧａＮ層のＡｌ組成比が、第２層のうち前記基板に最も近いＡｌＧａＮ層のＡｌ組成比よりも大きい請求項１〜４のいずれか１項に記載のIII族窒化物エピタキシャル基板。
  6. 前記超格子積層体上に、少なくともＧａＮ層を含むIII族窒化物層をエピタキシャル成長することにより形成された主積層体をさらに有する請求項１〜５のいずれか１項に記載のIII族窒化物エピタキシャル基板。
  7. 前記超格子積層体を最上層とした状態の下側に凸となる反り量が、１３０μｍ以下である請求項１〜６のいずれか１項に記載のIII族窒化物エピタキシャル基板。
  8. Ｓｉ基板上に、該Ｓｉ基板と接する初期層を形成する第１工程と、
    該初期層上に、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層を順次有する積層体を複数組有する超格子積層体を形成する第２工程と、を有し、
    前記第２工程では、前記第２層のＡｌ組成比を、前記基板から離れるほど漸減させることを特徴とするIII族窒化物エピタキシャル基板の製造方法。
JP2011153132A 2011-07-11 2011-07-11 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法 Active JP5665676B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011153132A JP5665676B2 (ja) 2011-07-11 2011-07-11 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
CN201280044074.4A CN103782375A (zh) 2011-07-11 2012-07-11 第iii族氮化物外延基板及其制造方法
TW101125050A TWI528581B (zh) 2011-07-11 2012-07-11 Group III nitride epitaxial substrate and its manufacturing method
PCT/JP2012/004484 WO2013008461A1 (ja) 2011-07-11 2012-07-11 Iii族窒化物エピタキシャル基板およびその製造方法
US14/131,987 US10727303B2 (en) 2011-07-11 2012-07-11 Group III nitride epitaxial substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011153132A JP5665676B2 (ja) 2011-07-11 2011-07-11 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013021124A true JP2013021124A (ja) 2013-01-31
JP5665676B2 JP5665676B2 (ja) 2015-02-04

Family

ID=47505764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011153132A Active JP5665676B2 (ja) 2011-07-11 2011-07-11 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法

Country Status (5)

Country Link
US (1) US10727303B2 (ja)
JP (1) JP5665676B2 (ja)
CN (1) CN103782375A (ja)
TW (1) TWI528581B (ja)
WO (1) WO2013008461A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015097265A (ja) * 2013-10-29 2015-05-21 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ Ｉｉｉ−ｖ族材料の選択エリア成長用のエピ基板およびｉｉｉ−ｖ族材料をシリコン基板上に製造する方法
KR20150097210A (ko) * 2014-02-18 2015-08-26 엘지이노텍 주식회사 반도체 소자
JP2015177152A (ja) * 2014-03-18 2015-10-05 株式会社サイオクス 窒化物半導体積層物および半導体装置
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置
JP2016031961A (ja) * 2014-07-28 2016-03-07 国立大学法人 名古屋工業大学 大電流・高耐圧窒化物半導体縦型ショットキーバリアダイオード
WO2016072521A1 (ja) * 2014-11-07 2016-05-12 住友化学株式会社 半導体基板および半導体基板の検査方法
WO2016137220A1 (ko) * 2015-02-25 2016-09-01 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
JP2016157878A (ja) * 2015-02-25 2016-09-01 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
WO2016166949A1 (ja) * 2015-04-16 2016-10-20 株式会社デンソー 半導体ウエハ及び半導体装置
WO2017179944A1 (ko) * 2016-04-15 2017-10-19 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 발광모듈
WO2018101280A1 (ja) 2016-11-30 2018-06-07 住友化学株式会社 半導体基板
WO2018101367A1 (ja) 2016-11-30 2018-06-07 住友化学株式会社 半導体基板
JP2018174296A (ja) * 2017-01-23 2018-11-08 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ パワーエレクトロニクス装置用のｉｉｉ−ｎ系基板およびその製造方法
JP2019057588A (ja) * 2017-09-20 2019-04-11 株式会社東芝 半導体基板及び半導体装置
JP2020057805A (ja) * 2019-12-16 2020-04-09 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5462377B1 (ja) * 2013-01-04 2014-04-02 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
JP2014220407A (ja) * 2013-05-09 2014-11-20 ローム株式会社 窒化物半導体素子
JP6121806B2 (ja) * 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
US20150115327A1 (en) * 2013-10-30 2015-04-30 International Rectifier Corporation Group III-V Device Including a Buffer Termination Body
US10109767B2 (en) * 2014-04-25 2018-10-23 Seoul Viosys Co., Ltd. Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
TWI566430B (zh) * 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
JP6582736B2 (ja) * 2015-08-25 2019-10-02 富士電機株式会社 窒化物半導体装置の製造方法
TW201718930A (zh) 2015-09-04 2017-06-01 南洋理工大學 具有經減低之線差排密度的基材之製造方法
CN106128937B (zh) * 2016-07-12 2019-03-29 河源市众拓光电科技有限公司 一种在Si衬底上外延生长的高质量AlN薄膜及其制备方法
US10636899B2 (en) 2016-11-15 2020-04-28 Infineon Technologies Austria Ag High electron mobility transistor with graded back-barrier region
US11322650B2 (en) 2017-07-28 2022-05-03 Lumileds Llc Strained AlGaInP layers for efficient electron and hole blocking in light emitting devices
US10141477B1 (en) * 2017-07-28 2018-11-27 Lumileds Llc Strained AlGaInP layers for efficient electron and hole blocking in light emitting devices
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
JP6849641B2 (ja) * 2017-10-02 2021-03-24 Ｄｏｗａエレクトロニクス株式会社 深紫外発光素子およびその製造方法
CN108400159B (zh) * 2018-01-25 2020-08-25 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
EP3576132A1 (en) * 2018-05-28 2019-12-04 IMEC vzw A iii-n semiconductor structure and a method for forming a iii-n semiconductor structure
CN112750904B (zh) * 2019-10-30 2024-01-02 联华电子股份有限公司 具有应力松弛层的半导体元件
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
US20220359739A1 (en) * 2021-05-05 2022-11-10 Infineon Technologies Austria Ag Hole draining structure for suppression of hole accumulation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230447A (ja) * 2000-02-16 2001-08-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2009188252A (ja) * 2008-02-07 2009-08-20 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2010232377A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体素子
JP2010232293A (ja) * 2009-03-26 2010-10-14 Sanken Electric Co Ltd 半導体装置
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2875337A1 (fr) * 2004-09-13 2006-03-17 Picogiga Internat Soc Par Acti Structures hemt piezoelectriques a desordre d'alliage nul
JP2007067077A (ja) 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
KR100756841B1 (ko) * 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
CN100555660C (zh) * 2006-09-01 2009-10-28 中国科学院半导体研究所 宽带隙氮化镓基异质结场效应晶体管结构及制作方法
US8067787B2 (en) 2008-02-07 2011-11-29 The Furukawa Electric Co., Ltd Semiconductor electronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230447A (ja) * 2000-02-16 2001-08-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
JP2009188252A (ja) * 2008-02-07 2009-08-20 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2010232377A (ja) * 2009-03-26 2010-10-14 Sumitomo Electric Device Innovations Inc 半導体素子
JP2010232293A (ja) * 2009-03-26 2010-10-14 Sanken Electric Co Ltd 半導体装置
JP2011018844A (ja) * 2009-07-10 2011-01-27 Sanken Electric Co Ltd 半導体装置

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015097265A (ja) * 2013-10-29 2015-05-21 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ Ｉｉｉ−ｖ族材料の選択エリア成長用のエピ基板およびｉｉｉ−ｖ族材料をシリコン基板上に製造する方法
KR20150097210A (ko) * 2014-02-18 2015-08-26 엘지이노텍 주식회사 반도체 소자
KR102170215B1 (ko) * 2014-02-18 2020-10-26 엘지이노텍 주식회사 반도체 소자
JP2015177152A (ja) * 2014-03-18 2015-10-05 株式会社サイオクス 窒化物半導体積層物および半導体装置
JP2016004948A (ja) * 2014-06-18 2016-01-12 株式会社東芝 半導体装置
JP2016031961A (ja) * 2014-07-28 2016-03-07 国立大学法人 名古屋工業大学 大電流・高耐圧窒化物半導体縦型ショットキーバリアダイオード
WO2016072521A1 (ja) * 2014-11-07 2016-05-12 住友化学株式会社 半導体基板および半導体基板の検査方法
KR20170077227A (ko) 2014-11-07 2017-07-05 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 검사 방법
JPWO2016072521A1 (ja) * 2014-11-07 2017-09-21 住友化学株式会社 半導体基板および半導体基板の検査方法
KR102416870B1 (ko) * 2014-11-07 2022-07-05 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 검사 방법
US10763332B2 (en) 2014-11-07 2020-09-01 Sumitomo Chemical Company, Limited Semiconductor wafer and method of inspecting semiconductor wafer
JP2016157878A (ja) * 2015-02-25 2016-09-01 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
WO2016137220A1 (ko) * 2015-02-25 2016-09-01 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
US10381509B2 (en) 2015-02-25 2019-08-13 Lg Innotek Co., Ltd. Light emitting device and light unit having same
WO2016166949A1 (ja) * 2015-04-16 2016-10-20 株式会社デンソー 半導体ウエハ及び半導体装置
WO2017179944A1 (ko) * 2016-04-15 2017-10-19 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 발광모듈
JP7003058B2 (ja) 2016-04-15 2022-02-04 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子、発光素子パッケージおよび発光モジュール
US10644194B2 (en) 2016-04-15 2020-05-05 Lg Innotek Co., Ltd. Light-emitting device, light-emitting device package, and light-emitting module
JP2019514224A (ja) * 2016-04-15 2019-05-30 エルジー イノテック カンパニー リミテッド 発光素子、発光素子パッケージおよび発光モジュール
WO2018101280A1 (ja) 2016-11-30 2018-06-07 住友化学株式会社 半導体基板
US11011630B2 (en) 2016-11-30 2021-05-18 Sumitomo Chemical Company, Limited Semiconductor wafer
WO2018101367A1 (ja) 2016-11-30 2018-06-07 住友化学株式会社 半導体基板
JP2018174296A (ja) * 2017-01-23 2018-11-08 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ パワーエレクトロニクス装置用のｉｉｉ−ｎ系基板およびその製造方法
JP7158842B2 (ja) 2017-01-23 2022-10-24 アイメック・ヴェーゼットウェー パワーエレクトロニクス装置用のｉｉｉ－ｎ系基板およびその製造方法
JP2019057588A (ja) * 2017-09-20 2019-04-11 株式会社東芝 半導体基板及び半導体装置
JP2020057805A (ja) * 2019-12-16 2020-04-09 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
JP7016489B2 (ja) 2019-12-16 2022-02-07 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置

Also Published As

Publication number Publication date
WO2013008461A1 (ja) 2013-01-17
TWI528581B (zh) 2016-04-01
US10727303B2 (en) 2020-07-28
JP5665676B2 (ja) 2015-02-04
US20140209862A1 (en) 2014-07-31
CN103782375A (zh) 2014-05-07
TW201318202A (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
JP5665676B2 (ja) Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
JP5462377B1 (ja) Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
JP5576771B2 (ja) Ｉｉｉ族窒化物エピタキシャル積層基板
JP4592742B2 (ja) 半導体材料、半導体材料の製造方法及び半導体素子
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP4685961B2 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
WO2013137476A1 (ja) 半導体積層基板、半導体素子、およびその製造方法
EP2565906A1 (en) Epitaxial substrate and process for producing epitaxial substrate
EP2565928A1 (en) Epitaxial substrate and method for producing epitaxial substrate
JP5133927B2 (ja) 化合物半導体基板
EP2565907A1 (en) Epitaxial substrate and method for producing epitaxial substrate
WO2012157227A1 (ja) 半導体素子及びその製造方法
EP2581929A1 (en) Epitaxial substrate and method for producing epitaxial substrate
JP2011187654A (ja) Ｉｉｉ族窒化物半導体からなるｈｅｍｔ、およびその製造方法
JP6138974B2 (ja) 半導体基板
JP4904726B2 (ja) 半導体エピタキシャルウェハ及びｈｅｍｔ用半導体エピタキシャルウェハの製造方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
US20160118486A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141209

R150 Certificate of patent or registration of utility model

Ref document number: 5665676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250