JP4078858B2 - 光増幅回路 - Google Patents
光増幅回路 Download PDFInfo
- Publication number
- JP4078858B2 JP4078858B2 JP2002075769A JP2002075769A JP4078858B2 JP 4078858 B2 JP4078858 B2 JP 4078858B2 JP 2002075769 A JP2002075769 A JP 2002075769A JP 2002075769 A JP2002075769 A JP 2002075769A JP 4078858 B2 JP4078858 B2 JP 4078858B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- limiter
- differential amplifier
- amplifier circuit
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、バイポーラモノリシック集積回路において、パルス信号を受信する光増幅回路に関し、特に赤外線通信ＩｒＤＡ Ｖｅｒ１．２の規格であるデータレート２．４ｋｂｐｓ〜１１５ｋｂｐｓのような低速の光信号を受信する場合に適合する光増幅回路に関する。
【０００２】
【従来の技術】
従来の光増幅回路は、図３に示すような回路構成を有している。同図における光増幅回路は、光信号を光電流に変換するフォトダイオード１と、フォトダイオード１に流れる光電流を電圧変換するＩ／Ｖ変換回路２と、直流成分を除去する結合コンデンサ３で接続された差動増幅回路４と、直流成分を除去する結合コンデンサ５で接続された波形整形回路６とを有する。
【０００３】
図４は、差動増幅回路４の構成を示すものであり、差動トランジスタＴｒ1，Ｔｒ2の共通エミッタには定電流源７が接続され、コレクタ抵抗Ｒ1，Ｒ2間には、リミッター回路としてダイオードＤ2，Ｄ3が逆接続され、差動増幅回路４の出力であるトランジスタＴｒ2のコレクタ電圧は、ダイオードＤ2，Ｄ3の順方向電圧ＶFの半分にリミットされる。このリミッター回路を設けることにより、大入力時にコレクタ電圧が下がりすぎてトランジスタＴｒ1，Ｔｒ2が飽和するという現象を解消している。
【０００４】
【発明が解決しようとする課題】
図５は、従来の光増幅回路において、特に低周波のパルス信号で、かつ前記差動増幅回路の出力がリミッターレベルに達するような光電流が入力（通信距離が近い時）された時における各回路部の波形を示す。
【０００５】
図５（１）に示すように、低速の光信号がフォトダイオード１に入力されると、まず、Ｉ／Ｖ変換回路２の出力段に接続された結合コンデンサ３における低域増幅特性においてサグ（ｓａｇ：平均傾斜歪）が生じる。このサグの影響で、差動増幅回路４の入力Ｖ2は、Ｉ／Ｖ変換回路２の出力Ｖ1の立ち下がりのエッジを境に負の方へも振れるので（図５（２）参照）、差動増幅回路４の出力は、両リミッター用ダイオードＤ2、Ｄ3共ＯＮする。負に振れた差動増幅回路４の入力電圧Ｖ2の波形が元のバイアス電位に復帰する間にリミッター用ダイオードＤ3がＯＦＦすると、差動増幅回路４の出力Ｖ3は、結合コンデンサ３と差動増幅回路４の入力インピーダンスで定まる時定数に反比例したスピードで元のバイアス電位に戻る（図５（３）参照）。
【０００６】
この電圧Ｖ3は、さらに結合コンデンサ５によりサグを生じる。すなわち波形整形回路入力Ｖ4の復帰波形は、図５（４）に示すように、結合コンデンサ３，５のサグの影響が重畳された形となる。それは、リミッター用ダイオードＤ3がオンしている時間は、ＡＣ結合コンデンサ５と波形整形回路６の入力インピーダンスで定まる時定数に反比例したスピードで上昇するが、リミッター用ダイオードＤ3がオフした時間から、ＡＣ結合コンデンサ３と差動増幅回路４で定まる時定数に反比例した傾斜が重畳されて上昇する。そのため波形整形回路入力Ｖ4は、２段階に傾斜が上昇する。この２段階で上昇する波形が、しきい値ＶTHを超えると、図５（５）に示すように波形整形回路６の出力は誤パルスＰｅを出力するので符号誤りに至る。
【０００７】
以上の現象は、傾斜が大きくなる低速の光信号、及び同じ時定数でも大入力信号で顕著となる。
【０００８】
上記サグの影響を低減するには、結合コンデンサ３，５の容量値を大きくし、低域増幅特性を改善すれば良いが、コンデンサの容量アップに伴ってＩＣチップ面積が大きくなるので、機器の小型化、コストダウンには貢献できない。
【０００９】
本発明は、上記課題を解決するものであり、結合コンデンサの容量を増加することなく、低周波増幅特性によって生じるサグを補償し、誤パルスの発生の可能性を低減した光増幅回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の光増幅回路においては、差動増幅器に出力振幅制限用のリミッター回路を付加した光増幅回路において、前記差動増幅器のリミッター回路は、リミッター用ダイオードのアノード側を電源電圧に接続し、カソード側を前記差動増幅器の出力端子に接続して構成したものである。
【００１１】
この発明によれば、結合コンデンサの容量を増加することなく、低周波増幅特性によって生じるサグを補償し、誤パルスの発生の可能性を低減した光増幅回路が得られる。
【００１２】
【発明の実施の形態】
本発明の請求項１に記載の発明は、光信号を光電流に変換するフォトダイオードと、前記フォトダイオードに流れる光電流を電圧変換するＩ／Ｖ変換回路と、第１の結合コンデンサで交流接続された差動増幅器と、第２の結合コンデンサで交流接続された波形整形回路とを有し、前記差動増幅器に出力振幅制限用のリミッター回路を付加した光増幅回路において、前記差動増幅器のリミッター回路は、リミッター用ダイオードのアノード側を電源電圧に接続し、カソード側を、前記差動増幅器を構成する入力側差動トランジスタおよび出力側差動トランジスタのうち出力側差動トランジスタの方のコレクタに接続して構成したことを特徴とする光増幅回路としたものであり、負荷抵抗の電圧降下をリミッター用ダイオードがオンする順方向電圧値に近い値に設定することにより、交流結合による低周波増幅特性により生じるサグが補償されるという作用を有する。
【００１３】
これにより、低速かつ大入力の光信号を受信した場合にも、低周波増幅特性によって生じるサグが補償されるので、誤パルスの発生がなくなる。
【００１４】
以下、本発明の実施の形態について、図１から図３を用いて説明する。
【００１５】
図１は本発明の実施の形態に係るリミッター回路の回路図を示している。
【００１６】
本実施の形態における光増幅回路の構成自体は図３に示したブロック図と同様に、光信号を光電流に変換するフォトダイオード１と、光電流を電圧変換するＩ／Ｖ変換回路２と、直流成分を除去する結合コンデンサ３で接続された差動増幅回路４と、直流成分を除去する結合コンデンサ５で接続された波形整形回路６とを有する。
【００１７】
本実施の形態の特徴である差動増幅回路４は、図１に示すように、差動トランジスタＴｒ1，Ｔｒ2の共通エミッタに定電流源７が接続され、差動トランジスタＴｒ2のコレクタには電源電圧ＶCCとの間にコレクタ抵抗Ｒ2が接続されており、リミッター用ダイオードＤ1のアノード側が電源電圧ＶCCに接続され、カソード側が出力に接続されている。このリミッター回路により、負荷抵抗Ｒ2の電圧降下をリミッター用ダイオードＤ1がオンする順方向電圧値に近い値に設定している。
【００１８】
図２に、図３の各部における信号波形を示す波形図を示す。前記のリミッター回路は、交流結合による低周波増幅特性により生じるサグの補償を兼ねる構成としている。すなわちダイオードＤ1のアノード側が電源電圧ＶCC、カソード側が出力に接続され、負荷抵抗Ｒ2の電圧降下をリミッター用ダイオードＤ1がオンする順方向電圧値ＶFに近い値に設定しているので、図２（３）に示すように、差動増幅回路４の出力Ｖ3は、サグの発生した入力電圧Ｖ2に対して、負側に振れる電圧を発生させない。つまり振幅の大きな入力が入ってきても、結合コンデンサ５には、ほぼパルス状の波形が入力されるので従来回路のように波形整形入力電圧Ｖ4のバイアス電位に復帰する波形が２段階に傾斜が上昇することはなくなる（図２（４）参照）。
【００１９】
従って波形整形回路入力電圧Ｖ4が閾値電圧ＶTHを超えることはなくなるので、図２（５）の出力Ｖ0のような波形が出力され、誤パルスを発生する可能性は大きく低減する。
【００２０】
また、本発明の実施の形態についてトランジスタＴｒ1，Ｔｒ2はＮＰＮトランジスタを用いたが、ＰＮＰトランジスタに置き換え、かつ適宜電源の極性を変更しても、本発明の効果は変わらない。
【００２１】
【発明の効果】
以上のように本発明によれば、従来では、低速の信号を受信する際には、低周波増幅特性により生じるサグの影響で誤パルスを発生する可能性が高かったが、リミッター回路をリミッター用ダイオードのアノード側を電源電圧に接続し、カソード側を差動増幅器の出力端子に接続して構成したことにより、サグの補償がなされるので、誤パルスの発生の可能性が低減する。このため、信頼性の高い光通信システムの構築が可能となる。また、結合コンデンサの容量値を大きくすることなくサグ対策ができるので、機器の小型化、コストダウンを図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るリミッター回路の回路図
【図２】本発明の実施の形態による図３の各部における信号波形を示す波形図
【図３】光増幅回路の構成を示すブロック図
【図４】従来の光増幅回路における差動増幅回路のリミッター回路の構成を示す回路図
【図５】従来の光増幅回路の各部における信号波形を示す波形図
【符号の説明】
１ フォトダイオード
２ Ｉ／Ｖ変換回路
３ （第１の）結合コンデンサ
４ 差動増幅回路
５ （第２の）結合コンデンサ
６ 波形整形回路
７ 定電流源
Ｔｒ1，Ｔｒ2 差動トランジスタ
Ｒ1，Ｒ2 コレクタ抵抗
Ｄ1 リミッター用ダイオード
Claims (1)
- 光信号を光電流に変換するフォトダイオードと、前記フォトダイオードに流れる光電流を電圧変換するＩ／Ｖ変換回路と、第１の結合コンデンサで交流接続された差動増幅器と、第２の結合コンデンサで交流接続された波形整形回路とを有し、前記差動増幅器に出力振幅制限用のリミッター回路を付加した光増幅回路において、
前記差動増幅器のリミッター回路は、リミッター用ダイオードのアノード側を電源電圧に接続し、カソード側を、前記差動増幅器を構成する入力側差動トランジスタおよび出力側差動トランジスタのうち出力側差動トランジスタの方のコレクタに接続して構成したことを特徴とする光増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075769A JP4078858B2 (ja) | 2002-03-19 | 2002-03-19 | 光増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075769A JP4078858B2 (ja) | 2002-03-19 | 2002-03-19 | 光増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273389A JP2003273389A (ja) | 2003-09-26 |
| JP4078858B2 true JP4078858B2 (ja) | 2008-04-23 |
Family
ID=29204760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002075769A Expired - Fee Related JP4078858B2 (ja) | 2002-03-19 | 2002-03-19 | 光増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4078858B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100422858C (zh) * | 2003-04-24 | 2008-10-01 | 夏普株式会社 | 电子照相感光体、电子照相图像形成方法以及电子照相装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4337675B2 (ja) | 2004-07-23 | 2009-09-30 | ソニー株式会社 | 暗号処理装置および暗号処理方法 |
| US8129208B2 (en) | 2007-02-07 | 2012-03-06 | Tokuyama Corporation | n-Type conductive aluminum nitride semiconductor crystal and manufacturing method thereof |
-
2002
- 2002-03-19 JP JP2002075769A patent/JP4078858B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100422858C (zh) * | 2003-04-24 | 2008-10-01 | 夏普株式会社 | 电子照相感光体、电子照相图像形成方法以及电子照相装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003273389A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008182529A (ja) | 光受信回路および光結合装置 | |
| US4701720A (en) | Capacitive feedback to boost amplifier slew rate | |
| KR100269007B1 (ko) | 증폭회로 | |
| JP4078858B2 (ja) | 光増幅回路 | |
| JP2566734B2 (ja) | Ａｃ結合型受信装置及びａｃ結合型光ファイバ用受信装置 | |
| JP4092243B2 (ja) | 光増幅回路 | |
| JP3368738B2 (ja) | 光送信器 | |
| JPH11284444A (ja) | プリアンプ回路およびプリアンプ方法 | |
| JP2605968Y2 (ja) | 交流信号光増幅器 | |
| JP4271364B2 (ja) | 受光増幅回路 | |
| JP3904446B2 (ja) | 半導体集積回路装置 | |
| JPH0622304B2 (ja) | 対数ｉｆ増幅回路 | |
| JPH0438567Y2 (ja) | ||
| JP2804678B2 (ja) | 光検出装置 | |
| WO1982002805A1 (en) | Amplifier having reduced power dissipation and improved slew rate | |
| JPH0644197Y2 (ja) | 光受信器 | |
| JPH0666814B2 (ja) | 光受信回路 | |
| JPH09246878A (ja) | 電流電圧変換増幅回路 | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JPS6337713A (ja) | パルス変調光検出回路 | |
| JPH0252456B2 (ja) | ||
| JP2730609B2 (ja) | テレビジョンカメラの出力回路 | |
| JPS628571Y2 (ja) | ||
| KR940002234Y1 (ko) | 다이나믹 디엠파시스회로 | |
| JPS6127211Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |