JP2003273389A - 光増幅回路 - Google Patents
光増幅回路Info
- Publication number
- JP2003273389A JP2003273389A JP2002075769A JP2002075769A JP2003273389A JP 2003273389 A JP2003273389 A JP 2003273389A JP 2002075769 A JP2002075769 A JP 2002075769A JP 2002075769 A JP2002075769 A JP 2002075769A JP 2003273389 A JP2003273389 A JP 2003273389A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential amplifier
- coupling capacitor
- limiter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 結合コンデンサの容量を増加することなく、
低周波増幅特性によって生じるサグを補償し、誤パルス
の発生の可能性を低減する。 【解決手段】 光信号を光電流に変換するフォトダイオ
ードと、前記フォトダイオードに流れる光電流を電圧変
換するＩ／Ｖ変換回路と、第１の結合コンデンサで交流
接続された差動増幅器と、第２の結合コンデンサで交流
接続された波形整形回路とを有し、差動増幅器に出力振
幅制限用のリミッター回路を付加した光増幅回路におい
て、差動増幅回路４のリミッター回路は、リミッター用
ダイオードＤ1のアノード側を電源電圧に接続し、カソ
ード側を差動増幅器の出力端子に接続して構成する。
低周波増幅特性によって生じるサグを補償し、誤パルス
の発生の可能性を低減する。 【解決手段】 光信号を光電流に変換するフォトダイオ
ードと、前記フォトダイオードに流れる光電流を電圧変
換するＩ／Ｖ変換回路と、第１の結合コンデンサで交流
接続された差動増幅器と、第２の結合コンデンサで交流
接続された波形整形回路とを有し、差動増幅器に出力振
幅制限用のリミッター回路を付加した光増幅回路におい
て、差動増幅回路４のリミッター回路は、リミッター用
ダイオードＤ1のアノード側を電源電圧に接続し、カソ
ード側を差動増幅器の出力端子に接続して構成する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バイポーラモノリ
シック集積回路において、パルス信号を受信する光増幅
回路に関し、特に赤外線通信ＩｒＤＡ Ｖｅｒ１．２の
規格であるデータレート２．４ｋｂｐｓ〜１１５ｋｂｐ
ｓのような低速の光信号を受信する場合に適合する光増
幅回路に関する。 【０００２】 【従来の技術】従来の光増幅回路は、図３に示すような
回路構成を有している。同図における光増幅回路は、光
信号を光電流に変換するフォトダイオード１と、フォト
ダイオード１に流れる光電流を電圧変換するＩ／Ｖ変換
回路２と、直流成分を除去する結合コンデンサ３で接続
された差動増幅回路４と、直流成分を除去する結合コン
デンサ５で接続された波形整形回路６とを有する。 【０００３】図４は、差動増幅回路４の構成を示すもの
であり、差動トランジスタＴｒ1，Ｔｒ2の共通エミッタ
には定電流源７が接続され、コレクタ抵抗Ｒ1，Ｒ2間に
は、リミッター回路としてダイオードＤ2，Ｄ3が逆接続
され、差動増幅回路４の出力であるトランジスタＴｒ2
のコレクタ電圧は、ダイオードＤ2，Ｄ3の順方向電圧Ｖ
Fの半分にリミットされる。このリミッター回路を設け
ることにより、大入力時にコレクタ電圧が下がりすぎて
トランジスタＴｒ1，Ｔｒ2が飽和するという現象を解消
している。 【０００４】 【発明が解決しようとする課題】図５は、従来の光増幅
回路において、特に低周波のパルス信号で、かつ前記差
動増幅回路の出力がリミッターレベルに達するような光
電流が入力（通信距離が近い時）された時における各回
路部の波形を示す。 【０００５】図５（１）に示すように、低速の光信号が
フォトダイオード１に入力されると、まず、Ｉ／Ｖ変換
回路２の出力段に接続された結合コンデンサ３における
低域増幅特性においてサグ（ｓａｇ：平均傾斜歪）が生
じる。このサグの影響で、差動増幅回路４の入力Ｖ
2は、Ｉ／Ｖ変換回路２の出力Ｖ1の立ち下がりのエッジ
を境に負の方へも振れるので（図５（２）参照）、差動
増幅回路４の出力は、両リミッター用ダイオードＤ2、
Ｄ3共ＯＮする。負に振れた差動増幅回路４の入力電圧
Ｖ2の波形が元のバイアス電位に復帰する間にリミッタ
ー用ダイオードＤ3がＯＦＦすると、差動増幅回路４の
出力Ｖ3は、結合コンデンサ３と差動増幅回路４の入力
インピーダンスで定まる時定数に反比例したスピードで
元のバイアス電位に戻る（図５（３）参照）。 【０００６】この電圧Ｖ3は、さらに結合コンデンサ５
によりサグを生じる。すなわち波形整形回路入力Ｖ4の
復帰波形は、図５（４）に示すように、結合コンデンサ
３，５のサグの影響が重畳された形となる。それは、リ
ミッター用ダイオードＤ3がオンしている時間は、ＡＣ
結合コンデンサ５と波形整形回路６の入力インピーダン
スで定まる時定数に反比例したスピードで上昇するが、
リミッター用ダイオードＤ3がオフした時間から、ＡＣ
結合コンデンサ３と差動増幅回路４で定まる時定数に反
比例した傾斜が重畳されて上昇する。そのため波形整形
回路入力Ｖ4は、２段階に傾斜が上昇する。この２段階
で上昇する波形が、しきい値ＶTHを超えると、図５
（５）に示すように波形整形回路６の出力は誤パルスＰ
ｅを出力するので符号誤りに至る。 【０００７】以上の現象は、傾斜が大きくなる低速の光
信号、及び同じ時定数でも大入力信号で顕著となる。 【０００８】上記サグの影響を低減するには、結合コン
デンサ３，５の容量値を大きくし、低域増幅特性を改善
すれば良いが、コンデンサの容量アップに伴ってＩＣチ
ップ面積が大きくなるので、機器の小型化、コストダウ
ンには貢献できない。 【０００９】本発明は、上記課題を解決するものであ
り、結合コンデンサの容量を増加することなく、低周波
増幅特性によって生じるサグを補償し、誤パルスの発生
の可能性を低減した光増幅回路を提供することを目的と
する。 【００１０】 【課題を解決するための手段】本発明の光増幅回路にお
いては、差動増幅器に出力振幅制限用のリミッター回路
を付加した光増幅回路において、前記差動増幅器のリミ
ッター回路は、リミッター用ダイオードのアノード側を
電源電圧に接続し、カソード側を前記差動増幅器の出力
端子に接続して構成したものである。 【００１１】この発明によれば、結合コンデンサの容量
を増加することなく、低周波増幅特性によって生じるサ
グを補償し、誤パルスの発生の可能性を低減した光増幅
回路が得られる。 【００１２】 【発明の実施の形態】本発明の請求項１に記載の発明
は、光信号を光電流に変換するフォトダイオードと、前
記フォトダイオードに流れる光電流を電圧変換するＩ／
Ｖ変換回路と、第１の結合コンデンサで交流接続された
差動増幅器と、第２の結合コンデンサで交流接続された
波形整形回路とを有し、前記差動増幅器に出力振幅制限
用のリミッター回路を付加した光増幅回路において、前
記差動増幅器のリミッター回路は、リミッター用ダイオ
ードのアノード側を電源電圧に接続し、カソード側を前
記差動増幅器の出力端子に接続して構成したことを特徴
とする光増幅回路としたものであり、負荷抵抗の電圧降
下をリミッター用ダイオードがオンする順方向電圧値に
近い値に設定することにより、交流結合による低周波増
幅特性により生じるサグが補償されるという作用を有す
る。 【００１３】これにより、低速かつ大入力の光信号を受
信した場合にも、低周波増幅特性によって生じるサグが
補償されるので、誤パルスの発生がなくなる。 【００１４】以下、本発明の実施の形態について、図１
から図３を用いて説明する。 【００１５】図１は本発明の実施の形態に係るリミッタ
ー回路の回路図を示している。 【００１６】本実施の形態における光増幅回路の構成自
体は図３に示したブロック図と同様に、光信号を光電流
に変換するフォトダイオード１と、光電流を電圧変換す
るＩ／Ｖ変換回路２と、直流成分を除去する結合コンデ
ンサ３で接続された差動増幅回路４と、直流成分を除去
する結合コンデンサ５で接続された波形整形回路６とを
有する。 【００１７】本実施の形態の特徴である差動増幅回路４
は、図１に示すように、差動トランジスタＴｒ1，Ｔｒ2
の共通エミッタに定電流源７が接続され、差動トランジ
スタＴｒ2のコレクタには電源電圧ＶCCとの間にコレク
タ抵抗Ｒ2が接続されており、リミッター用ダイオード
Ｄ1のアノード側が電源電圧ＶCCに接続され、カソード
側が出力に接続されている。このリミッター回路によ
り、負荷抵抗Ｒ2の電圧降下をリミッター用ダイオード
Ｄ1がオンする順方向電圧値に近い値に設定している。 【００１８】図２に、図３の各部における信号波形を示
す波形図を示す。前記のリミッター回路は、交流結合に
よる低周波増幅特性により生じるサグの補償を兼ねる構
成としている。すなわちダイオードＤ1のアノード側が
電源電圧ＶCC、カソード側が出力に接続され、負荷抵抗
Ｒ2の電圧降下をリミッター用ダイオードＤ1がオンする
順方向電圧値ＶFに近い値に設定しているので、図２
（３）に示すように、差動増幅回路４の出力Ｖ3は、サ
グの発生した入力電圧Ｖ2に対して、負側に振れる電圧
を発生させない。つまり振幅の大きな入力が入ってきて
も、結合コンデンサ５には、ほぼパルス状の波形が入力
されるので従来回路のように波形整形入力電圧Ｖ4のバ
イアス電位に復帰する波形が２段階に傾斜が上昇するこ
とはなくなる（図２（４）参照）。 【００１９】従って波形整形回路入力電圧Ｖ4が閾値電
圧ＶTHを超えることはなくなるので、図２（５）の出力
Ｖ0のような波形が出力され、誤パルスを発生する可能
性は大きく低減する。 【００２０】また、本発明の実施の形態についてトラン
ジスタＴｒ1，Ｔｒ2はＮＰＮトランジスタを用いたが、
ＰＮＰトランジスタに置き換え、かつ適宜電源の極性を
変更しても、本発明の効果は変わらない。 【００２１】 【発明の効果】以上のように本発明によれば、従来で
は、低速の信号を受信する際には、低周波増幅特性によ
り生じるサグの影響で誤パルスを発生する可能性が高か
ったが、リミッター回路をリミッター用ダイオードのア
ノード側を電源電圧に接続し、カソード側を差動増幅器
の出力端子に接続して構成したことにより、サグの補償
がなされるので、誤パルスの発生の可能性が低減する。
このため、信頼性の高い光通信システムの構築が可能と
なる。また、結合コンデンサの容量値を大きくすること
なくサグ対策ができるので、機器の小型化、コストダウ
ンを図ることができる。
シック集積回路において、パルス信号を受信する光増幅
回路に関し、特に赤外線通信ＩｒＤＡ Ｖｅｒ１．２の
規格であるデータレート２．４ｋｂｐｓ〜１１５ｋｂｐ
ｓのような低速の光信号を受信する場合に適合する光増
幅回路に関する。 【０００２】 【従来の技術】従来の光増幅回路は、図３に示すような
回路構成を有している。同図における光増幅回路は、光
信号を光電流に変換するフォトダイオード１と、フォト
ダイオード１に流れる光電流を電圧変換するＩ／Ｖ変換
回路２と、直流成分を除去する結合コンデンサ３で接続
された差動増幅回路４と、直流成分を除去する結合コン
デンサ５で接続された波形整形回路６とを有する。 【０００３】図４は、差動増幅回路４の構成を示すもの
であり、差動トランジスタＴｒ1，Ｔｒ2の共通エミッタ
には定電流源７が接続され、コレクタ抵抗Ｒ1，Ｒ2間に
は、リミッター回路としてダイオードＤ2，Ｄ3が逆接続
され、差動増幅回路４の出力であるトランジスタＴｒ2
のコレクタ電圧は、ダイオードＤ2，Ｄ3の順方向電圧Ｖ
Fの半分にリミットされる。このリミッター回路を設け
ることにより、大入力時にコレクタ電圧が下がりすぎて
トランジスタＴｒ1，Ｔｒ2が飽和するという現象を解消
している。 【０００４】 【発明が解決しようとする課題】図５は、従来の光増幅
回路において、特に低周波のパルス信号で、かつ前記差
動増幅回路の出力がリミッターレベルに達するような光
電流が入力（通信距離が近い時）された時における各回
路部の波形を示す。 【０００５】図５（１）に示すように、低速の光信号が
フォトダイオード１に入力されると、まず、Ｉ／Ｖ変換
回路２の出力段に接続された結合コンデンサ３における
低域増幅特性においてサグ（ｓａｇ：平均傾斜歪）が生
じる。このサグの影響で、差動増幅回路４の入力Ｖ
2は、Ｉ／Ｖ変換回路２の出力Ｖ1の立ち下がりのエッジ
を境に負の方へも振れるので（図５（２）参照）、差動
増幅回路４の出力は、両リミッター用ダイオードＤ2、
Ｄ3共ＯＮする。負に振れた差動増幅回路４の入力電圧
Ｖ2の波形が元のバイアス電位に復帰する間にリミッタ
ー用ダイオードＤ3がＯＦＦすると、差動増幅回路４の
出力Ｖ3は、結合コンデンサ３と差動増幅回路４の入力
インピーダンスで定まる時定数に反比例したスピードで
元のバイアス電位に戻る（図５（３）参照）。 【０００６】この電圧Ｖ3は、さらに結合コンデンサ５
によりサグを生じる。すなわち波形整形回路入力Ｖ4の
復帰波形は、図５（４）に示すように、結合コンデンサ
３，５のサグの影響が重畳された形となる。それは、リ
ミッター用ダイオードＤ3がオンしている時間は、ＡＣ
結合コンデンサ５と波形整形回路６の入力インピーダン
スで定まる時定数に反比例したスピードで上昇するが、
リミッター用ダイオードＤ3がオフした時間から、ＡＣ
結合コンデンサ３と差動増幅回路４で定まる時定数に反
比例した傾斜が重畳されて上昇する。そのため波形整形
回路入力Ｖ4は、２段階に傾斜が上昇する。この２段階
で上昇する波形が、しきい値ＶTHを超えると、図５
（５）に示すように波形整形回路６の出力は誤パルスＰ
ｅを出力するので符号誤りに至る。 【０００７】以上の現象は、傾斜が大きくなる低速の光
信号、及び同じ時定数でも大入力信号で顕著となる。 【０００８】上記サグの影響を低減するには、結合コン
デンサ３，５の容量値を大きくし、低域増幅特性を改善
すれば良いが、コンデンサの容量アップに伴ってＩＣチ
ップ面積が大きくなるので、機器の小型化、コストダウ
ンには貢献できない。 【０００９】本発明は、上記課題を解決するものであ
り、結合コンデンサの容量を増加することなく、低周波
増幅特性によって生じるサグを補償し、誤パルスの発生
の可能性を低減した光増幅回路を提供することを目的と
する。 【００１０】 【課題を解決するための手段】本発明の光増幅回路にお
いては、差動増幅器に出力振幅制限用のリミッター回路
を付加した光増幅回路において、前記差動増幅器のリミ
ッター回路は、リミッター用ダイオードのアノード側を
電源電圧に接続し、カソード側を前記差動増幅器の出力
端子に接続して構成したものである。 【００１１】この発明によれば、結合コンデンサの容量
を増加することなく、低周波増幅特性によって生じるサ
グを補償し、誤パルスの発生の可能性を低減した光増幅
回路が得られる。 【００１２】 【発明の実施の形態】本発明の請求項１に記載の発明
は、光信号を光電流に変換するフォトダイオードと、前
記フォトダイオードに流れる光電流を電圧変換するＩ／
Ｖ変換回路と、第１の結合コンデンサで交流接続された
差動増幅器と、第２の結合コンデンサで交流接続された
波形整形回路とを有し、前記差動増幅器に出力振幅制限
用のリミッター回路を付加した光増幅回路において、前
記差動増幅器のリミッター回路は、リミッター用ダイオ
ードのアノード側を電源電圧に接続し、カソード側を前
記差動増幅器の出力端子に接続して構成したことを特徴
とする光増幅回路としたものであり、負荷抵抗の電圧降
下をリミッター用ダイオードがオンする順方向電圧値に
近い値に設定することにより、交流結合による低周波増
幅特性により生じるサグが補償されるという作用を有す
る。 【００１３】これにより、低速かつ大入力の光信号を受
信した場合にも、低周波増幅特性によって生じるサグが
補償されるので、誤パルスの発生がなくなる。 【００１４】以下、本発明の実施の形態について、図１
から図３を用いて説明する。 【００１５】図１は本発明の実施の形態に係るリミッタ
ー回路の回路図を示している。 【００１６】本実施の形態における光増幅回路の構成自
体は図３に示したブロック図と同様に、光信号を光電流
に変換するフォトダイオード１と、光電流を電圧変換す
るＩ／Ｖ変換回路２と、直流成分を除去する結合コンデ
ンサ３で接続された差動増幅回路４と、直流成分を除去
する結合コンデンサ５で接続された波形整形回路６とを
有する。 【００１７】本実施の形態の特徴である差動増幅回路４
は、図１に示すように、差動トランジスタＴｒ1，Ｔｒ2
の共通エミッタに定電流源７が接続され、差動トランジ
スタＴｒ2のコレクタには電源電圧ＶCCとの間にコレク
タ抵抗Ｒ2が接続されており、リミッター用ダイオード
Ｄ1のアノード側が電源電圧ＶCCに接続され、カソード
側が出力に接続されている。このリミッター回路によ
り、負荷抵抗Ｒ2の電圧降下をリミッター用ダイオード
Ｄ1がオンする順方向電圧値に近い値に設定している。 【００１８】図２に、図３の各部における信号波形を示
す波形図を示す。前記のリミッター回路は、交流結合に
よる低周波増幅特性により生じるサグの補償を兼ねる構
成としている。すなわちダイオードＤ1のアノード側が
電源電圧ＶCC、カソード側が出力に接続され、負荷抵抗
Ｒ2の電圧降下をリミッター用ダイオードＤ1がオンする
順方向電圧値ＶFに近い値に設定しているので、図２
（３）に示すように、差動増幅回路４の出力Ｖ3は、サ
グの発生した入力電圧Ｖ2に対して、負側に振れる電圧
を発生させない。つまり振幅の大きな入力が入ってきて
も、結合コンデンサ５には、ほぼパルス状の波形が入力
されるので従来回路のように波形整形入力電圧Ｖ4のバ
イアス電位に復帰する波形が２段階に傾斜が上昇するこ
とはなくなる（図２（４）参照）。 【００１９】従って波形整形回路入力電圧Ｖ4が閾値電
圧ＶTHを超えることはなくなるので、図２（５）の出力
Ｖ0のような波形が出力され、誤パルスを発生する可能
性は大きく低減する。 【００２０】また、本発明の実施の形態についてトラン
ジスタＴｒ1，Ｔｒ2はＮＰＮトランジスタを用いたが、
ＰＮＰトランジスタに置き換え、かつ適宜電源の極性を
変更しても、本発明の効果は変わらない。 【００２１】 【発明の効果】以上のように本発明によれば、従来で
は、低速の信号を受信する際には、低周波増幅特性によ
り生じるサグの影響で誤パルスを発生する可能性が高か
ったが、リミッター回路をリミッター用ダイオードのア
ノード側を電源電圧に接続し、カソード側を差動増幅器
の出力端子に接続して構成したことにより、サグの補償
がなされるので、誤パルスの発生の可能性が低減する。
このため、信頼性の高い光通信システムの構築が可能と
なる。また、結合コンデンサの容量値を大きくすること
なくサグ対策ができるので、機器の小型化、コストダウ
ンを図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るリミッター回路の回
路図 【図２】本発明の実施の形態による図３の各部における
信号波形を示す波形図 【図３】光増幅回路の構成を示すブロック図 【図４】従来の光増幅回路における差動増幅回路のリミ
ッター回路の構成を示す回路図 【図５】従来の光増幅回路の各部における信号波形を示
す波形図 【符号の説明】 １ フォトダイオード ２ Ｉ／Ｖ変換回路 ３ （第１の）結合コンデンサ ４ 差動増幅回路 ５ （第２の）結合コンデンサ ６ 波形整形回路 ７ 定電流源 Ｔｒ1，Ｔｒ2 差動トランジスタ Ｒ1，Ｒ2 コレクタ抵抗 Ｄ1 リミッター用ダイオード
路図 【図２】本発明の実施の形態による図３の各部における
信号波形を示す波形図 【図３】光増幅回路の構成を示すブロック図 【図４】従来の光増幅回路における差動増幅回路のリミ
ッター回路の構成を示す回路図 【図５】従来の光増幅回路の各部における信号波形を示
す波形図 【符号の説明】 １ フォトダイオード ２ Ｉ／Ｖ変換回路 ３ （第１の）結合コンデンサ ４ 差動増幅回路 ５ （第２の）結合コンデンサ ６ 波形整形回路 ７ 定電流源 Ｔｒ1，Ｔｒ2 差動トランジスタ Ｒ1，Ｒ2 コレクタ抵抗 Ｄ1 リミッター用ダイオード
フロントページの続き
Ｆターム(参考） 5F049 MA01 UA05 UA20
5J066 AA01 AA12 AA56 CA41 CA61
HA02 HA19 HA25 HA29 HA44
KA02 KA05 KA20 KA27 KA38
MA08 MA21 ND01 ND11 ND22
ND23 PD01 SA13 TA01 TA06
5J092 AA01 AA12 AA56 CA41 CA61
HA02 HA19 HA25 HA29 HA44
KA02 KA05 KA20 KA27 KA38
MA08 MA21 SA13 TA01 TA06
UL02
5J500 AA01 AA12 AA56 AC41 AC61
AH02 AH19 AH25 AH29 AH44
AK02 AK05 AK20 AK27 AK38
AM08 AM21 AS13 AT01 AT06
DN01 DN11 DN22 DN23 DP01
LU02
Claims (1)
- 【特許請求の範囲】 【請求項１】 光信号を光電流に変換するフォトダイオ
ードと、前記フォトダイオードに流れる光電流を電圧変
換するＩ／Ｖ変換回路と、第１の結合コンデンサで交流
接続された差動増幅器と、第２の結合コンデンサで交流
接続された波形整形回路とを有し、前記差動増幅器に出
力振幅制限用のリミッター回路を付加した光増幅回路に
おいて、 前記差動増幅器のリミッター回路は、リミッター用ダイ
オードのアノード側を電源電圧に接続し、カソード側を
前記差動増幅器の出力端子に接続して構成したことを特
徴とする光増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075769A JP4078858B2 (ja) | 2002-03-19 | 2002-03-19 | 光増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075769A JP4078858B2 (ja) | 2002-03-19 | 2002-03-19 | 光増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273389A true JP2003273389A (ja) | 2003-09-26 |
| JP4078858B2 JP4078858B2 (ja) | 2008-04-23 |
Family
ID=29204760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002075769A Expired - Fee Related JP4078858B2 (ja) | 2002-03-19 | 2002-03-19 | 光増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4078858B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008096884A1 (ja) | 2007-02-07 | 2008-08-14 | National University Corporation Tokyo University Of Agriculture And Technology | ｎ型導電性窒化アルミニウム半導体結晶及びその製造方法 |
| US7697682B2 (en) | 2004-07-23 | 2010-04-13 | Sony Corporation | Encryption apparatus and encryption method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3980516B2 (ja) * | 2003-04-24 | 2007-09-26 | シャープ株式会社 | 電子写真感光体、電子写真画像形成方法および電子写真装置 |
-
2002
- 2002-03-19 JP JP2002075769A patent/JP4078858B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7697682B2 (en) | 2004-07-23 | 2010-04-13 | Sony Corporation | Encryption apparatus and encryption method |
| WO2008096884A1 (ja) | 2007-02-07 | 2008-08-14 | National University Corporation Tokyo University Of Agriculture And Technology | ｎ型導電性窒化アルミニウム半導体結晶及びその製造方法 |
| EP2725124A1 (en) | 2007-02-07 | 2014-04-30 | National University Corporation Tokyo University of Agriculture and Technology | N-type conductive aluminum nitride semiconductor crystal and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4078858B2 (ja) | 2008-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4446443A (en) | Amplifier having reduced power dissipation and improved slew rate | |
| JPH01103884A (ja) | 光トランスミッタドライバ | |
| US7057423B2 (en) | Current-voltage transforming circuit employing limiter circuit | |
| JP3121339B2 (ja) | 光アイソレータ | |
| JPH09260974A (ja) | 増幅回路 | |
| JP2003273389A (ja) | 光増幅回路 | |
| JP2566734B2 (ja) | Ａｃ結合型受信装置及びａｃ結合型光ファイバ用受信装置 | |
| US4164758A (en) | Noise suppression apparatus | |
| JP2511399Y2 (ja) | コンパレ―タ回路 | |
| US5128631A (en) | Operational amplifier having improved slew rate | |
| JP3110997B2 (ja) | 切り換え可能なピークおよび平均検出回路 | |
| TW415068B (en) | Detection circuit | |
| JP4092243B2 (ja) | 光増幅回路 | |
| JP2737718B2 (ja) | 光受信回路 | |
| JPH07135453A (ja) | 信号変換装置 | |
| JP2804678B2 (ja) | 光検出装置 | |
| US7808759B2 (en) | Methods and apparatuses for performing common mode pulse compensation in an opto-isolator | |
| JPH0595260A (ja) | 電圧増幅回路 | |
| JPH0779122A (ja) | 増幅回路 | |
| WO1982002805A1 (en) | Amplifier having reduced power dissipation and improved slew rate | |
| JPS628571Y2 (ja) | ||
| US4698528A (en) | Edge detection using dual trans-impedance amplifier | |
| US20060055435A1 (en) | Dynamic slice level detector | |
| JPH1013361A (ja) | 光受信器 | |
| JP3266769B2 (ja) | 受光増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |