JP3266769B2 - 受光増幅回路 - Google Patents

受光増幅回路

Info

Publication number
JP3266769B2
JP3266769B2 JP24596895A JP24596895A JP3266769B2 JP 3266769 B2 JP3266769 B2 JP 3266769B2 JP 24596895 A JP24596895 A JP 24596895A JP 24596895 A JP24596895 A JP 24596895A JP 3266769 B2 JP3266769 B2 JP 3266769B2
Authority
JP
Japan
Prior art keywords
current
circuit
light
input
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24596895A
Other languages
English (en)
Other versions
JPH0992869A (ja
Inventor
成一 横川
誠司 道中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP24596895A priority Critical patent/JP3266769B2/ja
Publication of JPH0992869A publication Critical patent/JPH0992869A/ja
Application granted granted Critical
Publication of JP3266769B2 publication Critical patent/JP3266769B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ、情報携帯端末機器等の機器間の光空間伝送、特
にIrDA方式による光伝送の際に使用される受光側の
受光増幅装置に関する。
【0002】
【従来の技術】近年、パーソナルコンピュータ、情報携
帯端末機器等の機器間の光空間伝送方式としてIrDA
(infrared Data associatio
n)方式が標準化されており、特に画像データ等に使用
するための信号伝送の高速化が種々検討されている。以
下、このIrDA方式に対応する従来の受光増幅回路に
ついて、図15乃至図17を参照して説明する。
【0003】図15は従来の受光増幅回路を含む赤外線
受信機の等価回路図、図16は図15の受光増幅回路の
具体的回路図、図17は図16の各部波形図である。
【0004】従来、赤外線データ伝送に使用している受
信機は、図15に示すように、受光素子100で受けた
赤外光によって発生した光電流を電流電圧変換増幅回路
101により電圧に変換し、アンプ102で増幅し、コ
ンパレータ103でパルスを再生する構成となってい
る。
【0005】より具体的には、受光素子100によって
発生した光電流Ipdは、電流電圧変換増幅回路101内
の帰還抵抗Rfによって、逆極性で絶対値がRfに比例
した電圧に変換される。ここで、電流電圧変換増幅回路
101の出力Vhaは、 Vha=−Ipd×Rf ・・・(101) で表される。
【0006】出力Vhaはアンプ102によって更に増
幅され出力V2ndとなる。そして出力V2ndの波形が、予
め設定されたコンパレータ103のスレッシュレベルV
thを横切るタイミングでコンパレータ出力が反転し、
パルス信号VOが再生される。
【0007】ところで、従来より光電流Ipdに対して広
い動作レンジを確保できるよう回路的に工夫が施されて
いる。
【0008】まず、図15に示すように、帰還抵抗Rf
に並列にダイオード接続されたトランジスタQ100が
付加され、大きな光電流Ipdが入力してもアンプが飽和
しにくいようにしている。また、図16に示すように、
入力の直流バイアス電圧を上げてVhaの動作レンジを
拡大するために、入力トランジスタQ101のエミッタ
にダイオード接続したトランジスタQ102が挿入され
ている。図15及び図16の回路において、Vhaの動
作レンジは以下のようになる。
【0009】トランジスタQ101の電流増幅率が充分
大きいと仮定すると、 Vha=Vin=2×Vbe=1.4V ・・・(102) ここで、VbeはQ101、Q102のベース−エミッ
タ間電圧で0.7Vとしている。
【0010】ここで、Ipdが発生することにより、Vh
aの電圧は下がるが、ダイオードQ100によってクラ
ンプされるため、Vha MIN.は、 Vha MIN.=1.4V−0.7V=0.7V ・・・(103) となる。従って、Vhaの動作範囲ΔVhaは、 ΔVha=Vha−Vha MIN. =1.4V−0.7V=0.7V ・・・(104) となる。
【0011】なお、図16の回路中、Q103は出力段
のトランジスタ、I1、I2はそれぞれ定電流源である。
【0012】上記回路によれば、図17(a)のような
入力信号に対して、図17(b)のように反転した信号
Vhaが得られ、図17(c)に示すようにV2ndのよ
うに増幅され、最終的に図17(d)に示すように出力
信号Voが得られる。
【0013】
【発明が解決しようとする課題】従来は、上記したよう
な方法により、増幅回路の動作レンジを拡大して、入力
される光量の受光量の範囲を大きくとるようにしてい
た。しかしながら、この回路でもなお、大光量時には以
下に示すような現象が発生し、パルス信号が正常に再生
できないという問題があった。ここで、大光量が入力さ
れる場合とは、例えば、情報携帯端末機器間で信号伝送
を行う場合において、機器同志が非常に近接した場合等
が挙げられる。以下、問題点を説明するための波形図、
図18を参照して具体的に説明する。
【0014】まず、図16において、光電流Ipdが定電
流源I2の定電流量を越えると、Ipdは流れるパスが無
くなるためトランジスタQ101のベースに流れ込む。
この結果、トランジスタQ101は深い飽和状態に入
る。このため、受光状態でなくなりIpdが流れなくなっ
た後も、トランジスタQ101は飽和から回復しない。
この結果、図18(b)に示すように、Vhaの波形が
鈍り伸びてしまい、次のパルスに接触しかけているた
め、(c)に示すようにV2ndの波形がコンパレータの
スレッシュレベルを横切れず、(d)に示すようにVO
が長時間ローレベルになってしまう例を示している。
【0015】この現象は、光電流Ipdが電流電圧変換増
幅回路101の出力部のバイアス電流であるI2と比べ
て大きいほど顕著に現れ、また、受光する信号の周波数
が高いほど影響が大きい。
【0016】仮にI2が100μA前後であるとする
と、光電流Ipdが数百μA以上発生すると上記の問題が
発生する。本発明が対象とする赤外線データ通信の分野
において、光電流は数mAのオーダーまで発生させ得る
ことが条件となっており、大光量入力時のパルス鈍り対
策は避けられない問題となっている。
【0017】特に、IrDA方式のなかでも、伝送速度
が4Mbps以上の場合において、この問題が重要とな
ってくる。IrDAのデータ伝送方式としては、現在I
rDA1.0(SIR)方式とIrDA1.1(FI
R)方式の2方式があり、前者及び後者がそれぞれ対象
とする伝送速度は2.4kbps〜115.2kbp
s、及び9.6kbps〜4Mbpsである。
【0018】図19(a)及び(b)はそれぞれ、Ir
DA1及びIrDA2の信号波形図である。図19
(a)に示すように、IrDA1の信号伝送は、信号単
位Tの3/16T間において信号がHIGHであれば、信号
は「0」、LOWであれば信号は「1」である。従っ
て、信号が「0」、「0」と連続した場合であっても、
両者間は比較的間隔が空いている。
【0019】これに対して、図19(b)に示すよう
に、IrDA2の信号伝送の場合、500msを信号伝
送の1単位として、この1単位を4等分し最初の125
msから順番にHIGHとなった場合に(00)、(0
1)、(10)、(11)の意味を与えている。従っ
て、仮に(11)のデータが後方にのびてしまったとき
には、次のデータが例えば(01)であるにもかかわら
ず(00)であると判定してしまう等の誤認の可能性が
生じる。
【0020】このように、赤外線データ通信の中でも、
特にデータ量の多い画像データ伝送の場合(IrDA
1.1の4Mbps等)には信号が理想的に再生できな
いという問題が生じ易い。
【0021】そこで、本発明の目的は、画像データ伝送
のようにデータ量が多い場合に大光量が入射しても、電
流電圧変換の際に回路の飽和等が生じず確実に信号を再
生できる高信頼性の受光増幅装置を提供することにあ
る。
【0022】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、受光素子と、該受光素子で発生する光電
流を増幅する電流電圧変換増幅回路とを備え、前記受光
素子の光電流が該受光素子のアノードまたはカソードの
いづれか一端より前記電流電圧変換増幅回路に入力され
てなる受光増幅回路において、前記受光素子の他端から
も電流を取り出し、該電流分を前記受光素子の一端より
前記電流電圧変換増幅回路へ入力される光電流より削減
することを特徴とする。
【0023】
【0024】請求項は、上記の受光増幅回路におい
て、前記受光素子の前記電流電圧変換増幅回路への入力
端とは異なる他端に、トランジスタで構成された第1の
カレントミラー回路の入力部を接続するとともに、前記
第1のカレントミラー回路の出力部に第1のカレントミ
ラー回路と逆極性のトランジスタで構成された第2のカ
レントミラー回路の入力部が接続され、第2のカレント
ミラー回路の出力部が前記受光素子の電流電圧変換増幅
回路への入力端に接続されたことを特徴とする。
【0025】請求項は、請求項1に記載の受光増幅回
路において、前記受光素子の前記電流電圧変換増幅回路
への入力端に分流用抵抗を接続した岐路を設け、前記抵
抗と前記電流電圧変換増幅回路のインピーダンスとの比
によって、前記電流電圧変換増幅回路への光電流を分流
させることを特徴とする。
【0026】請求項は、請求項に記載の受光増幅回
路において、前記第1及び第2のカレントミラー回路の
内、少なくとも前記第1のカレントミラー回路の電流出
力値を電流入力値よりも小さく設定してなることを特徴
とする。
【0027】請求項は、請求項に記載の受光増幅回
路において、前記第1のカレントミラー回路が接続され
た前記受光素子の他端と電源またはGNDとの間に、抵
抗を設けて、所定の電流値以上のときのみ前記第1及び
第2のカレントミラー回路が動作するよう構成してなる
ことを特徴とする。
【0028】請求項は、請求項に記載の受光増幅回
路において、前記第1のカレントミラー回路の出力部と
前記第2のカレントミラー回路の入力部との間に、前記
受光素子の他端から取り出す電流の位相を前記受光素子
の一端より前記電流電圧変換増幅回路へ入力される電流
の位相よりも遅延させる遅延回路を設けてなることを特
徴とする。
【0029】請求項は、請求項に記載の受光増幅回
路において、前記遅延回路は一端が共通接続されたコン
デンサと抵抗とからなり、前記遅延回路の接続点は前記
第1のカレントミラー回路の出力部に接続され、前記抵
抗は前記第1のカレントミラー回路の出力部と前記第2
のカレントミラー回路の入力部との間に介挿され、前記
コンデンサの他端はGNDまたは電源に接続されてなる
ことを特徴とする。
【0030】請求項は、請求項に記載の受光増幅回
路において、前記受光素子と前記電流電圧変換増幅回路
との間に、該電流電圧変換増幅回路の入力部に設けられ
た入力段トランジスタの飽和を防止するための飽和防止
回路が設けられ、該飽和防止回路は一端が共通接続され
た飽和防止用抵抗とベース、エミッタが短絡された飽和
防止用トランジスタとからなり、前記飽和防止回路の接
続点は前記受光素子に接続され、前記飽和防止用抵抗の
他端は前記電流電圧変換増幅回路の入力部に接続され、
前記飽和防止用トランジスタの他端は前記入力段のトラ
ンジスタのコレクタに接続されてなることを特徴とす
る。
【0031】請求項は請求項に記載の受光増幅回路
において、前記電流電圧変換増幅回路の入力部に設けら
れた入力段トランジスタに、該入力段トランジスタの飽
和を防止するための飽和防止用トランジスタが接続さ
れ、該飽和防止用トランジスタのエミッタ及びベースが
それぞれ、前記電流電圧変換増幅回路の入力及び出力に
接続され、コレクタがGNDまたは電源に接続されてな
ることを特徴とする。
【0032】以下、各解決手段による作用を説明する。
【0033】本発明によれば、受光素子で発生し電流電
圧変換増幅回路に入力される光電流量を低減するので、
大きな光電流(即ち、受光量が大きな場合)が発生した
場合でも、従来のように電流電圧変換増幅回路(の入力
段トランジスタ)で生じた飽和のために、正確な信号再
生ができなくなるという問題を回避することができる。
【0034】ここで、電流電圧変換増幅回路へ入力され
る光電流から削除する電流分が大きすぎると、逆に入力
電流が小さくなりすぎるので、削除する電流分を本来入
力される光電流よりも小さく設定することによって、あ
る程度の入力電流量を確保できる。
【0035】請求項のようにカレントミラー回路を利
用すれば、上記の構成を、従来回路に対して比較的簡易
な回路の追加をするだけで実現できる。
【0036】請求項によれば、上記の効果に加えて、
さらに入力電流の低減を図れる。
【0037】請求項によれば、カレントミラー回路を
利用する回路構成において、上述したように、削除する
電流分を本来入力される光電流よりも小さく設定するこ
とができ、入力電流量の確保を行える。
【0038】請求項の回路構成によれば、抵抗の両端
の電位差が0.7Vになった時に、(第1の)カレント
ミラー回路が動作する。このように電位差が0.7Vに
なるのは、抵抗値を例えば1KΩとした場合に、光電流
値IpdON=0.7V/1KΩ=700μA以上の時である。 つま
り、光電流が700μA以上となる大光量が入射したときに
回路が動作するようにできる。従って、光電流が小さい
時にもさらに低減してしまうといった問題を回避でき
る。
【0039】請求項のように遅延回路を設けて、もと
もとの光電流に対してこの光電流より削減する(逆位相
の)光電流を遅延させて加えることによって、パルスエ
ッジの鋭い電流波形となり、これによって電流電圧変換
増幅回路の入力段トランジスタは飽和からの回復が拘束
となり、パルス鈍りを低減できる。
【0040】請求項の遅延回路は請求項のように、
コンデンサーと抵抗による比較的簡易な回路構成によっ
て実現できる。
【0041】請求項のように飽和防止用トランジ
スタを設けることによって、電流電圧変換増幅回路の入
力段トランジスタの飽和低減を図れる。
【0042】
【発明の実施の形態】本発明の特徴は、受光素子によっ
て得られた光電流を電流電圧変換増幅回路に入力する装
置において、得られた光電流が非常に大きい(即ち、入
射される光量が非常に大きい)場合に、電流電圧変換増
幅回路に入力される光電流を低減してこの回路における
飽和を防止するよう構成した点にある。
【0043】本発明の第1の実施例について、図1及び
図2を参照して説明する。ここでは、図15、16に示
す従来の回路構成と異なる点についてのみ説明する。図
15、16の回路と異なる点として、本発明はまず、受
光素子100のアノード側とGND間に抵抗R1を挿入
している点が挙げられる。さらに、受光素子100のカ
ソード側及びアノード側のそれぞれにPNPトランジス
タで構成されたカレントミラー回路1、2を接続してい
る。図15のトランジスタQ100は、動作レンジに制
限がかからないようにするために削除している。
【0044】ここで、抵抗R1の挿入は回路の動作レン
ジの拡大の為、また、カレントミラー回路1、2の追加
は光電流の低減の為である。動作レンジの拡大のみで
は、大電流(大光量)に充分な対応ができないので、さ
らに光電流の低減を行っている。逆に、光電流の低減の
みで充分な対応ができる回路構成とすれば、カレントミ
ラー回路1、2の追加のみでも、抵抗R1を削除するこ
とも可能である。
【0045】以下、図1の回路動作について具体的に説
明するが、まず、抵抗R1の挿入によって回路の動作レ
ンジを拡大できることの説明を、図3を参照して行う。
図3はカレントミラー回路を挿入する前の回路構成であ
る。図3の回路動作について具体的に説明する。受光素
子100で発生した光電流Ipdは、抵抗R1の抵抗値と
電流電圧変換増幅回路3の入力インピーダンスとの値に
応じて分流して流れ込む。
【0046】電流電圧変換増幅回路3の内部の帰還抵抗
Rfが無い場合のアンプのオープンループゲインをAと
すると、電流電圧変換増幅回路3の入力インピーダンス
Ziは、 Zi=Rf/(1+A) ・・・(1) となる。R1がRfに近い値をとり、Aが例えば103
程度に充分大きければ、 R1》Zi ・・・(2) となるため、Ipdの殆どが電流電圧変換増幅回路3に流
れ込むため、増幅動作としては従来例と同様になり、出
力電圧は、 Vha=−Ipd×Rf ・・・(3) が成り立つ。従って、Vhaが取りえる動作範囲がこの
電流電圧変換増幅回路3の動作レンジとなる。
【0047】次に、Vhaの初期直流電圧を求める。ト
ランジスタQ101の電流増幅率が充分大きいと仮定す
ると、R1に流れる直流電流Ir1は全てRfに流れる
ため、以下の式が成り立つ。
【0048】 Vha=Vin×(R1+Rf)/R1 ・・・(4) ここでR1=Rfとすると、 Vha=Vin×2=2×Vbe×2=2.8V ・・・(5) Ipdが発生することによりVhaの電圧は下がる。トラ
ンジスタQ101のコレクタ電圧VCの最低値は約1V
であるため、Vhaの最低値は約0.3Vとなる。従っ
て、この例の場合のVhaの動作ΔVhaは、 ΔVha=2.8V−0.3V=2.5V ・・・(6) となり、従来例の動作レンジ約0.7Vに対して改善が
見られる。
【0049】図4は、抵抗の挿入箇所を変えた他の実施
例の回路図である。この回路は図3に対して、受光素子
100の接続の仕方が異なり、受光素子100の一端が
GND側に接続された例である。この場合も、動作とし
ては図3と同様であり、抵抗R1を付加することにより
電流電圧変換増幅回路の動作レンジの拡大を図れる。し
かしながら、前述したように、このように動作レンジを
拡大しても、大電流が流れたときに充分な対応はできな
い。例えば、動作レンジを2.5V(ΔVha)まで拡
大すると(簡単のため、Rf=25kΩとする)、動作
電流範囲をΔIとしたときに、ΔI=ΔVha/Rf=
2.5/25kΩ=100μAとなり、これを越える電
流には対応できない。
【0050】そこで、上記のようにカレントミラー回路
1、2を設けているが、以下、この動作について説明す
る。
【0051】図1及び図2の回路において、受光素子1
00のカソード側から取り出した電流とカレントミラー
回路を利用して、逆位相の電流Ipdaを作り電流電圧変
換増幅回路3の入力へ加算することにより光電流Ipda
分を低減する。ここで、カレントミラー回路1、2はI
pd>Ipdaの関係になるように設定している。この結
果、図5からも明らかなように、電流電圧変換増幅回路
3に入力される電流IinはIpdとIpdaの差電流が入力
される。これにより、従来問題となっていた入力トラン
ジスタQ101の飽和を低減できる。
【0052】具体的な一例を挙げると、抵抗R1の挿入
のみで対応できない限界の光電流をIMAXとすると、 IMAX=ΔVha/Rf ・・・(7) となる。
【0053】ここで、ΔVha=2.5V、Rf=20
KΩとすると、 IMAX=2.5V/20KΩ=125μA 仮にIpd:Ipda=2:1とすると、アンプに入力され
る電流Iinは Iin=Ipd−Ipda=Ipd−1/2・Ipd=1/2・I
pd となり、Ipd=200μAのときであればIin=100
μAを低減できる。
【0054】また、上記実施例では、受光素子100の
アノード側が電流電圧変換増幅回路3に接続された例を
示しているが、図6に示すように、受光素子100のカ
ソード側を接続するように構成してもよい。この回路の
場合、受光素子100のアノード側から電流を取り出し
逆位相の電流をつくり遅延させてカソード側(電流電圧
変換増幅回路3への入力部)へ加算する。この例でも図
1と同様の作用、効果が得られる。以下の各実施例や応
用例の説明においては、図1及び図2の構成で代表する
が、図6の構成にも適用することができる。
【0055】ところで、上記図1、2(及び図6)の回
路構成において、カレントミラー回路1、2が常時オン
してしまうと、光入力が小さい時でも電流電圧変換増幅
回路3への光電流入力が低減されてしまい、光検知がで
きなくなる場合が生じる恐れがある。そこで、大光量入
力時のみカレントミラー回路が動作するように構成する
のが望ましい。
【0056】図7は上記の課題を解決した他の実施例に
よる回路図である。この回路は、図1の回路に対して受
光素子100のカソード側と電源VCCとの間に抵抗R
2を付加している。これにより、微小光電流時にはカレ
ントミラー回路1、2をオフすることができ、大光量入
力時のみ入力光電流Iinを低減することができる。
【0057】具体的には、受光素子100のカソード側
の電圧をVKとし、R2=1KΩと設定した場合、カレ
ントミラー回路1が動作し始めるには、Vcc−VKの値
が約0.7Vになる必要がある。従って、カレントミラ
ー回路1が動作し始める電流をIpdONとすると、 IpdON=0.7V/1KΩ=700μA ・・・(8) となる。
【0058】つまり、この例であれば、700μA以上
の大光量が発生したときに、本発明のカレントミラー他
の回路が動作して入力電流の低減を行うことになる。
【0059】以上のように、電流電圧変換増幅回路の初
期直流電圧をシフトして動作レンジを拡大し、更に抵抗
R1の挿入によって入力光電流の低減することにより、
大光量時のパルス鈍りを低減できるが、さらに図8乃至
図10によって大光電流時のパルス鈍りをより改善でき
る。図8は本発明のさらに他の実施例によるブロック回
路図、図9は図8の具体的回路図、図10はそのさらに
詳細な回路図である。図7の実施例と異なる点は、カレ
ントミラー回路1、2間に抵抗R3とコンデンサーC1
とからなる遅延回路4を設けた点である。この回路によ
る動作について以下説明する。
【0060】まず、定性的に説明すれば、図11の波形
図に示すとおり、光電流Ipdに対して受光素子100の
カソード側から取り出した逆位相の電流を遅延させて、
Ipdaをつくり、それを電流電圧変換増幅回路3の入力
に加算すると、図10のIinの電流波形となり、もとも
とのIpdの電流波形に対してパルスのエッジの鋭い電流
波形となる。これにより、電流電圧変換増幅回路3の入
力トランジスタは、飽和からの回復が高速となり、電流
電圧変換増幅回路3のVha及び2ndアンプ出力V2
ndはそれぞれ、パルスの鈍りを低減でき、従ってコン
パレータ出力VOにおいてパルス幅を忠実に再現でき
る。
【0061】次に具体的な回路構成で説明する。
【0062】図10において、光電流をIpd、抵抗R2
に流れる電流をIr2、カレントミラー回路1に入力さ
れる電流をIpdi,カレントミラー回路の出力電流をI
pdo、カレントミラー回路2に入力される電流をIr3
カレントミラー回路2の出力電流をIpda、電流電圧変
換増幅回路3へ入力される電流をIinとする。まず、簡 単のため、Ipdi=Ipd ・・・(9) とする。このことは、動作説明においてほとんど影響を
与えない。
【0063】また、カレントミラー回路の出力:入力の
比が1/2に設定されているとすると、 Ipdo=1/2×Ipdi=1/2×Ipd ・・・(10) また、C1とR3とから構成された遅延回路4によって
遅延された逆位相電流Ipdaは、パルスの立ち上がり以
降の電流波形をI pda rとすると、 I pda r=Ir3=Ipdo-p×{1−exp(−t/C1/R3)}・・・(11) 但し、Ipdo-pはIpdoのピーク値である。
【0064】パルスの立ち下がり以降の電流波形をI
pda fとすると、 I pda f=Ir3=Ipdo-p× exp(−t/C1/R3)・・・(12) となる。
【0065】(10)(11)(12)式より、電流電
圧変換増幅回路に入力される電流Iinを求める。上記と
同様、パルスの立ち上がり以降の電流波形をI pda r
パルスの立ち下がり以降の電流波形をI pda fとし、I
pdのピーク値をIpd-pとすると、 I in r=Ipd-p−I pda r =Ipd-p −Ipd-p/2 × {1−exp(−t/C1/R3)} =Ipd-p/2+ Ipd-p/2 × exp(−t/C1/R3)・・・(13) I in f=Ipd − I pda f =Ipd − Ipd-p/2 × exp(−t/C1/R3)・・・(14) となる。(7)式において、パルスの立ち上がり以降は
pd=0となるので、 I in f=−Ipd-p/2 × exp(−t/C1/R3)・・・(15) となる。(10)式〜(15)式を詳細な電流波形で示
したものが、図12である。図12(a)及び(b)は
それぞれ、電流値合成前の波形図及び合成後(で実際に
入力される)波形図である。図12においては、光電流
パルスの立上がり、及び立下がりの時間は非常に短いと
して無視して示している。図12を見てもわかるとお
り、電流電圧変換増幅回路に入力されている電流Iin
エッジの尖った電流波形となり、電流波形の立ち下がり
時には、飽和している入力トランジスタQ101のベー
ス端子の蓄積電荷を強制的に引き抜き、飽和からの回復
を助け回復速度を増す。
【0066】図13、図14は、図8乃至図10に対し
て更に電流電圧変換増幅回路3の入力段トランジスタの
飽和を低減するために飽和防止回路5を付加した例であ
る。図13は、受光素子100のアノード側が、抵抗R
4を介して電流電圧変換増幅回路3の入力に接続され、
受光素子100のアノードと電流電圧変換増幅回路3の
入力段トランジスタQ1のコレクタとの間にダイオード
Q1が接続されている。
【0067】この回路構成において、Ipdが増大した時
に、抵抗R4による電圧降下によって受光素子100の
アノード端子電圧VAが上がり、トランジスタQ101
のコレクタ電圧VCが下がると、IpdはダイオードQ1
を流れてトランジスタQ101のコレクタに流れ込むた
めトランジスタQ101の飽和は低減される。トランジ
スタQ101の飽和が浅いほど、図12に示したような
飽和からの回復の高速化の効果が増加する。
【0068】図14は、図13とは別の飽和低減手段を
付加した例であり、受光素子100のアノード、即ち、
電流電圧変換増幅回路3の入力にPNPトランジスタQ
2のエミッタを接続し、トランジスタQ2のコレクタは
GNDに接続され、ベース端子は電流電圧変換増幅回路
3の出力Vhaに接続されている。
【0069】この回路構成において、光電流Ipdが増大
してVhaの電圧が下がり、Vin−Vhaの値が約0.
7Vを越えると、トランジスタQ2が動作して、Ipd
Q2のエミッタへ流れ込みGNDを抜ける。これによ
り、電流電圧変換増幅回路3の入力トランジスタQ10
1の飽和は低減される。
【0070】
【発明の効果】以上説明したように、本発明によれば、
受光増幅装置の増幅回路自体の動作レンジを大幅に拡大
でき、且つ大光量時の増幅回路への入力電流を低減でき
る。また、受光増幅回路が飽和しても、その飽和の深さ
を低減でき、かつ飽和からの回復を高速化できる。この
結果、大光量入力時でも光信号によるパルスを忠実に再
生することができ、受光増幅装置自体の光電流動作範囲
を大幅に拡大できる。
【0071】しかも、比較的簡易な回路の追加で実現で
きるため、集積化及び回路設計が容易である。
【図面の簡単な説明】
【図1】本発明の一実施例による受光増幅装置のブロッ
ク回路図である。
【図2】図1の詳細な回路図である。
【図3】図1の回路の導出を説明するための回路図であ
る。
【図4】図1の回路の導出を説明するための他の回路図
である。
【図5】(a)乃至(c)は図2の回路の各部波形図で
ある。
【図6】本発明の他の実施例による受光増幅装置のブロ
ック回路図である。
【図7】本発明のさらに他の実施例による受光増幅装置
の回路図である。
【図8】本発明のさらに他の実施例による受光増幅装置
のブロック回路図である。
【図9】図8の具体的回路図である。
【図10】図9の詳細な回路図である。
【図11】(a)乃至(f)はそれぞれ、図10の回路
の各部波形図である。
【図12】(a)及び(b)はそれぞれ、図10の回路
の効果を説明するための波形図である。
【図13】本発明のさらに他の実施例による受光増幅装
置の回路図である。
【図14】本発明のさらに他の実施例による受光増幅装
置の回路図である。
【図15】従来例による受光増幅装置のブロック回路図
である。
【図16】図15の具体的回路図である。
【図17】(a)乃至(d)はそれぞれ、図16の回路
の各部波形図である。
【図18】図16の回路の問題点を説明するための波形
図である。
【図19】(a)及び(b)はそれぞれ、IrDA方式
による信号伝送の波形図である。
【符号の説明】
1 第1のカレントミラー回路 2 第2のカレントミラー回路 3 電流電圧変換増幅回路 4 遅延回路 5 飽和防止回路 100 受光素子 R1 分流用抵抗 R2 スイッチング用抵抗 Q2 飽和防止用トランジスタ
フロントページの続き (56)参考文献 特開 平4−167605(JP,A) 特開 平6−196746(JP,A) 特開 平5−259751(JP,A) 特開 昭61−198788(JP,A) 特開 昭60−134611(JP,A) 特開 昭63−104384(JP,A) 特開 平1−165275(JP,A) 実開 昭61−162125(JP,U) 実開 昭57−74523(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 31/10 - 31/119 H04B 10/00 - 10/30

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 受光素子と、該受光素子で発生する光電
    流を増幅する電流電圧変換増幅回路とを備え、前記受光
    素子の光電流が該受光素子のアノードまたはカソードの
    いづれか一端より前記電流電圧変換増幅回路に入力され
    てなり、前記受光素子の他端からも電流を取り出し、該
    電流分を前記受光素子の一端より前記電流電圧変換増幅
    回路へ入力される光電流より削減する受光増幅回路にお
    いて、 前記受光素子の前記電流電圧変換増幅回路への入力端と
    は異なる他端に、トランジスタで構成された第1のカレ
    ントミラー回路の入力部を接続するとともに、前記第1
    のカレントミラー回路の出力部に第1のカレントミラー
    回路と逆極性のトランジスタで構成された第2のカレン
    トミラー回路の入力部が接続され、第2のカレントミラ
    ー回路の出力部が前記受光素子の電流電圧変換増幅回路
    への入力端に接続されたことを特徴とする受光増幅回
    路。
  2. 【請求項2】 請求項1に記載の受光増幅回路におい
    て、前記受光素子の前記電流電圧変換増幅回路への入力
    端に分流用抵抗を接続した岐路を設け、前記分流用抵抗
    の抵抗値と前記電流電圧変換増幅回路のインピーダンス
    との比によって、前記電流電圧変換増幅回路への光電流
    を分流させることを特徴とする受光増幅回路。
  3. 【請求項3】 請求項に記載の受光増幅回路におい
    て、前記第1及び第2のカレントミラー回路の内、少な
    くとも前記第1のカレントミラー回路の電流出力値を電
    流入力値よりも小さく設定してなることを特徴とする受
    光増幅回路。
  4. 【請求項4】 請求項に記載の受光増幅回路におい
    て、前記第1のカレントミラー回路が接続された前記受
    光素子の他端と電源またはGNDとの間に、抵抗を設け
    て、前記電流電圧変換増幅回路へ入力される光電流が、
    所定の電流値以上のときのみ前記第1及び第2のカレン
    トミラー回路が動作するよう構成してなることを特徴と
    する受光増幅回路。
  5. 【請求項5】 請求項に記載の受光増幅回路におい
    て、前記第1のカレントミラー回路の出力部と前記第2
    のカレントミラー回路の入力部との間に、前記受光素子
    の他端から取り出す電流の位相を前記受光素子の一端よ
    り前記電流電圧変換増幅回路へ入力される電流の位相よ
    りも遅延させる遅延回路を設けてなることを特徴とする
    受光増幅回路。
  6. 【請求項6】 請求項に記載の受光増幅回路におい
    て、前記遅延回路は一端が共通接続されたコンデンサと
    抵抗とからなり、前記遅延回路の接続点は前記第1のカ
    レントミラー回路の出力部に接続され、前記抵抗は前記
    第1のカレントミラー回路の出力部と前記第2のカレン
    トミラー回路の入力部との間に介挿され、前記コンデン
    サの他端はGNDまたは電源に接続されてなることを特
    徴とする受光増幅回路。
  7. 【請求項7】 請求項に記載の受光増幅回路におい
    て、前記受光素子と前記電流電圧変換増幅回路との間
    に、該電流電圧変換増幅回路の入力部に設けられた入力
    段トランジスタの飽和を防止するための飽和防止回路が
    設けられ、該飽和防止回路は一端が共通接続された飽和
    防止用抵抗とベース、エミッタが短絡された飽和防止用
    トランジスタとからなり、前記飽和防止回路の接続点は
    前記受光素子に接続され、前記飽和防止用抵抗の他端は
    前記電流電圧変換増幅回路の入力部に接続され、前記飽
    和防止用トランジスタの他端は前記入力段のトランジス
    タのコレクタに接続されてなることを特徴とする受光増
    幅回路。
  8. 【請求項8】 請求項に記載の受光増幅回路におい
    て、前記電流電圧変換増幅回路の入力部に設けられた入
    力段トランジスタに、該入力段トランジスタの飽和を防
    止するための飽和防止用トランジスタが接続され、該飽
    和防止用トランジスタのエミッタ及びベースがそれぞ
    れ、前記電流電圧変換増幅回路の入力及び出力に接続さ
    れ、コレクタがGNDまたは電源に接続されてなること
    を特徴とする受光増幅回路。
JP24596895A 1995-09-25 1995-09-25 受光増幅回路 Expired - Fee Related JP3266769B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24596895A JP3266769B2 (ja) 1995-09-25 1995-09-25 受光増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24596895A JP3266769B2 (ja) 1995-09-25 1995-09-25 受光増幅回路

Publications (2)

Publication Number Publication Date
JPH0992869A JPH0992869A (ja) 1997-04-04
JP3266769B2 true JP3266769B2 (ja) 2002-03-18

Family

ID=17141519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24596895A Expired - Fee Related JP3266769B2 (ja) 1995-09-25 1995-09-25 受光増幅回路

Country Status (1)

Country Link
JP (1) JP3266769B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4897726B2 (ja) * 1998-09-08 2012-03-14 モバイルメディア アイディアズ リミティド ライアビリティ カンパニー 画像表示装置

Also Published As

Publication number Publication date
JPH0992869A (ja) 1997-04-04

Similar Documents

Publication Publication Date Title
JP2625347B2 (ja) ディジタル受信器の自動オフセット制御回路
JP2991911B2 (ja) デジタルデータ受信機
EP2112727B1 (en) DC coupled driver with active termination
JP2003318681A (ja) 増幅回路及び光通信装置
US6292058B1 (en) Signal amplifying circuit connected to a transfer circuit having a known non-linear transfer characteristic
JPH06232916A (ja) デジタルデータ受信機
JPH06177664A (ja) ディジタル光受信回路とトランスインピーダンスアンプ回路とプリアンプ回路
KR20020043189A (ko) 새로운 agc 트랜스임피던스 증폭기
US6166566A (en) Adaptive threshold circuit for comparators
JP2653018B2 (ja) トランスインピーダンス形増幅回路
JP2001127560A (ja) 前置増幅回路
JP4248773B2 (ja) 電流電圧変換装置
JP3266769B2 (ja) 受光増幅回路
US4817208A (en) Fiber optic receiver
JPH05136635A (ja) 信号受信装置
JP3181458B2 (ja) 利得切り替え型光受信増幅回路
JPH04225630A (ja) 広ダイナミックレンジ光受信器
JPH10242522A (ja) 発光ダイオード駆動回路
US5394108A (en) Non-linear burst mode data receiver
JP2020010202A (ja) トランスインピーダンス増幅回路
JP3270221B2 (ja) 光信号受信回路
JP3442915B2 (ja) 半導体集積回路装置
JP2020010203A (ja) トランスインピーダンス増幅回路
JP2531922B2 (ja) 単極性符号・双極性符号変換回路
JP3479013B2 (ja) 光送受信回路用のi−v変換回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees