JP3479013B2 - 光送受信回路用のｉ−ｖ変換回路 - Google Patents
光送受信回路用のｉ−ｖ変換回路Info
- Publication number
- JP3479013B2 JP3479013B2 JP32575399A JP32575399A JP3479013B2 JP 3479013 B2 JP3479013 B2 JP 3479013B2 JP 32575399 A JP32575399 A JP 32575399A JP 32575399 A JP32575399 A JP 32575399A JP 3479013 B2 JP3479013 B2 JP 3479013B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- resistor
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光送受信回路用の
Ｉ−Ｖ変換回路に関し、特に、光送受信モジュールのＩ
Ｃ受信回路において電流−電圧変換を行う光送受信回路
用のＩ−Ｖ変換回路に関する。
Ｉ−Ｖ変換回路に関し、特に、光送受信モジュールのＩ
Ｃ受信回路において電流−電圧変換を行う光送受信回路
用のＩ−Ｖ変換回路に関する。
【０００２】
【従来の技術】従来、光送受信回路用のＩ−Ｖ変換回路
は一般に、光送受信モジュールのＩＣ受信回路に適用さ
れ、ＩｒＤＡと呼ばれる赤外線通信方式に採用されてい
る。本通信方式に規定されている受信回路に要求される
特性としては、２．４Ｋｂｉｔ／ｓ〜４Ｍｂｉｔ／ｓ、
０ｃｍ〜１ｍの光通信距離の範囲で、かつ第１パルスか
ら正常に波形整形された出力をしなければならない。
は一般に、光送受信モジュールのＩＣ受信回路に適用さ
れ、ＩｒＤＡと呼ばれる赤外線通信方式に採用されてい
る。本通信方式に規定されている受信回路に要求される
特性としては、２．４Ｋｂｉｔ／ｓ〜４Ｍｂｉｔ／ｓ、
０ｃｍ〜１ｍの光通信距離の範囲で、かつ第１パルスか
ら正常に波形整形された出力をしなければならない。
【０００３】また近年、ＩｒＤＡのアプリケーション
が、ノートパソコンからＰＤＡなどの携帯端末、また、
携帯電話等にその適用範囲が広がっている。このような
状況によって光送受信モジュールも低電圧駆動、低消費
電力が要求されている。
が、ノートパソコンからＰＤＡなどの携帯端末、また、
携帯電話等にその適用範囲が広がっている。このような
状況によって光送受信モジュールも低電圧駆動、低消費
電力が要求されている。
【０００４】従来のＩ−Ｖ変換回路が適用された光送受
信回路（ＩＣ）は、通常、図６のようなブロックの回路
構成であり、Ｉ−Ｖ変換部は図７のようになっている。
信回路（ＩＣ）は、通常、図６のようなブロックの回路
構成であり、Ｉ−Ｖ変換部は図７のようになっている。
【０００５】図６は、従来の光送受信回路用のＩ−Ｖ変
換回路の構成例を示す。また図８、図９は、図６の回路
におけるＩ−Ｖ変換出力波形例を示している。上記のよ
うな理由から従来、図６のような光送受信回路用のＩ−
Ｖ変換回路が一般的に用いられている。図６中の、抵抗
器Ｒ１はＩ−Ｖ変換抵抗であり抵抗値が１〜５ＫΩ、ダ
イオードＤｉ４は大信号時にクランプ電圧ＶＦ（０．７
Ｖ）でクランプさせるためにある。
換回路の構成例を示す。また図８、図９は、図６の回路
におけるＩ−Ｖ変換出力波形例を示している。上記のよ
うな理由から従来、図６のような光送受信回路用のＩ−
Ｖ変換回路が一般的に用いられている。図６中の、抵抗
器Ｒ１はＩ−Ｖ変換抵抗であり抵抗値が１〜５ＫΩ、ダ
イオードＤｉ４は大信号時にクランプ電圧ＶＦ（０．７
Ｖ）でクランプさせるためにある。
【０００６】上記従来のＩ−Ｖ変換回路は、例えば、図
７に示す光送受信モジュールへ適用される。上記従来例
のＩ−Ｖ変換回路が図７に示すＩ−Ｖ変換アンプとして
適用された光送受信モジュールは、光電変換素子ＰＩＮ
−ＰＤ、Ｉ−Ｖ変換アンプ、コンデンサ、信号増幅アン
プ、コンパレータを有して構成される。なお、Ｉ−Ｖ変
換アンプは、上記の光送受信回路用のＩ−Ｖ変換回路に
該当する回路である。
７に示す光送受信モジュールへ適用される。上記従来例
のＩ−Ｖ変換回路が図７に示すＩ−Ｖ変換アンプとして
適用された光送受信モジュールは、光電変換素子ＰＩＮ
−ＰＤ、Ｉ−Ｖ変換アンプ、コンデンサ、信号増幅アン
プ、コンパレータを有して構成される。なお、Ｉ−Ｖ変
換アンプは、上記の光送受信回路用のＩ−Ｖ変換回路に
該当する回路である。
【０００７】本構成の光送受信回路用のＩ−Ｖ変換回路
では、ＬＥＤの発光出力を受光し、光電変換素子ＰＩＮ
−ＰＤにて電流に変換し、光送受信回路用のＩ−Ｖ変換
回路にて電圧変換し、変換された電圧信号をさらにＣ結
合を通してアンプで増幅し、コンパレータにて波形整形
後に出力信号ＶＯとして出力する。なおここで、Ｃ結合
しているのは、定常的な外来光（バックグラウンド光）
の信号を除去し、該外来光では動作しないようにするた
めである。
では、ＬＥＤの発光出力を受光し、光電変換素子ＰＩＮ
−ＰＤにて電流に変換し、光送受信回路用のＩ−Ｖ変換
回路にて電圧変換し、変換された電圧信号をさらにＣ結
合を通してアンプで増幅し、コンパレータにて波形整形
後に出力信号ＶＯとして出力する。なおここで、Ｃ結合
しているのは、定常的な外来光（バックグラウンド光）
の信号を除去し、該外来光では動作しないようにするた
めである。
【０００８】上記構成の受信ＩＣ回路は、０ｃｍ時（最
近近接時）のフォトカレントは１０ｍＡ程度、１ｍ離れ
たところでは１００ｎＡ程度となり、約１００ｄＢのダ
イナミックレンジで正常に動作しなければならない。さ
らに、最小信号増幅のためにＣ結合後にアンプが入って
いるが、このアンプのＧａｉｎをあまり上げ過ぎると発
振やノイズに弱くなってしまう。従って、Ｉ−Ｖ変換ア
ンプにて、なるべくＧａｉｎをとるように設計してい
る。
近近接時）のフォトカレントは１０ｍＡ程度、１ｍ離れ
たところでは１００ｎＡ程度となり、約１００ｄＢのダ
イナミックレンジで正常に動作しなければならない。さ
らに、最小信号増幅のためにＣ結合後にアンプが入って
いるが、このアンプのＧａｉｎをあまり上げ過ぎると発
振やノイズに弱くなってしまう。従って、Ｉ−Ｖ変換ア
ンプにて、なるべくＧａｉｎをとるように設計してい
る。
【０００９】以上のような理由から従来、図６のような
光送受信回路用のＩ−Ｖ変換回路の構成が一般的な形態
である。抵抗器Ｒ１はＩ−Ｖ変換抵抗であり抵抗値が１
〜５ＫΩ、ダイオードＤｉ１は大信号時にクランプ電圧
ＶＦ（０．７Ｖ）でクランプさせるためにある。
光送受信回路用のＩ−Ｖ変換回路の構成が一般的な形態
である。抵抗器Ｒ１はＩ−Ｖ変換抵抗であり抵抗値が１
〜５ＫΩ、ダイオードＤｉ１は大信号時にクランプ電圧
ＶＦ（０．７Ｖ）でクランプさせるためにある。
【００１０】従来例２の特開平６−２９７５４号公報の
「光電流変換回路」では、受光素子に入射する光信号を
電圧変換用の電流に変換する電流変換回路と、その光電
変換電流をダイオードによって電流−電圧変換する電流
電圧変換回路とを備えた回路構成としている。
「光電流変換回路」では、受光素子に入射する光信号を
電圧変換用の電流に変換する電流変換回路と、その光電
変換電流をダイオードによって電流−電圧変換する電流
電圧変換回路とを備えた回路構成としている。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来技術における回路構成では、図９に示すように、大入
力信号に出力波形が歪んでしまう（太ってしまう）。さ
らに、バイポーラプロセスのために、低消費電力にも不
利であるという問題を伴う。
来技術における回路構成では、図９に示すように、大入
力信号に出力波形が歪んでしまう（太ってしまう）。さ
らに、バイポーラプロセスのために、低消費電力にも不
利であるという問題を伴う。
【００１２】本発明は、出力波形歪みを改善し、且つ、
低消費電力の受信ＩＣを構成可能とするＩ−Ｖ変換回路
を提供することを目的とする。
低消費電力の受信ＩＣを構成可能とするＩ−Ｖ変換回路
を提供することを目的とする。
【００１３】
【課題を解決するための手段】かかる目的を達成するた
め、請求項１記載の発明のＩ−Ｖ変換回路は、光送受信
モジュールのＩＣ受信回路に適用される光送受信回路用
のＩ−Ｖ変換回路において、光電変換素子ＰＩＮ−ＰＤ
からの変換出力信号を増幅する増幅器と、増幅器の出力
信号が入力される第１のＣ−ＭＯＳインバータと、各々
のトランジスタのソースが抵抗器を介して電源と接地に
接続され第１のＣ−ＭＯＳインバータの出力が入力され
る第２のＣ−ＭＯＳインバータと、第２のＣ−ＭＯＳイ
ンバータ出力と接地との間に電流路が接続されたコンデ
ンサと、ＰＩＮ−ＰＤの出力と接地との間に電流路が接
続されそのゲートに第２のＣ−ＭＯＳインバータの出力
が入力されたトランジスタを有して構成されたことを特
徴としている。
め、請求項１記載の発明のＩ−Ｖ変換回路は、光送受信
モジュールのＩＣ受信回路に適用される光送受信回路用
のＩ−Ｖ変換回路において、光電変換素子ＰＩＮ−ＰＤ
からの変換出力信号を増幅する増幅器と、増幅器の出力
信号が入力される第１のＣ−ＭＯＳインバータと、各々
のトランジスタのソースが抵抗器を介して電源と接地に
接続され第１のＣ−ＭＯＳインバータの出力が入力され
る第２のＣ−ＭＯＳインバータと、第２のＣ−ＭＯＳイ
ンバータ出力と接地との間に電流路が接続されたコンデ
ンサと、ＰＩＮ−ＰＤの出力と接地との間に電流路が接
続されそのゲートに第２のＣ−ＭＯＳインバータの出力
が入力されたトランジスタを有して構成されたことを特
徴としている。
【００１４】また、光電変換素子ＰＩＮ−ＰＤと抵抗器
Ｒ１とが駆動電源ＶＣＣと接地ＧＮＤ間に直列に接続さ
れ、抵抗器Ｒ１とトランジスタＭ１とが並列に接続され
構成されるとよい。
Ｒ１とが駆動電源ＶＣＣと接地ＧＮＤ間に直列に接続さ
れ、抵抗器Ｒ１とトランジスタＭ１とが並列に接続され
構成されるとよい。
【００１５】なお、上記の抵抗器Ｒ１の抵抗値を１〜５
ＫΩとし、増幅器の出力と所定のリファレンスとを比較
するコンパレータをさらに有し、このコンパレータによ
り波形整形された出力を出力信号ＶＯとするとよい。
ＫΩとし、増幅器の出力と所定のリファレンスとを比較
するコンパレータをさらに有し、このコンパレータによ
り波形整形された出力を出力信号ＶＯとするとよい。
【００１６】
【００１７】
【発明の実施の形態】次に、添付図面を参照して本発明
によるＩ−Ｖ変換回路の実施の形態を詳細に説明する。
図１から図５を参照すると、本発明のＩ−Ｖ変換回路の
一実施形態が示されている。
によるＩ−Ｖ変換回路の実施の形態を詳細に説明する。
図１から図５を参照すると、本発明のＩ−Ｖ変換回路の
一実施形態が示されている。
【００１８】本実施形態の概要を、まず、従来例との対
比に基づき以下に説明する。本実施形態のＩ−Ｖ変換回
路は、図１、図２に示すようにクランプ回路をＣ−ＭＯ
Ｓで構成した点に特徴がある。これは、従来例の図６、
図７に対応している。
比に基づき以下に説明する。本実施形態のＩ−Ｖ変換回
路は、図１、図２に示すようにクランプ回路をＣ−ＭＯ
Ｓで構成した点に特徴がある。これは、従来例の図６、
図７に対応している。
【００１９】ここで、従来技術の問題点をさらに詳細に
探索する。図６、図７、図８、図９にて従来技術の信号
ダイヤグラムを説明する。小信号時では、光電変換素子
ＰＩＮ−ＰＤより受けた光信号を電流に変換し抵抗器Ｒ
１にて電圧変換される（Ｅ点）。このとき、この出力電
圧はクランプ電圧ＶＦ（０．７Ｖ）以下なので、ダイオ
ードＤｉ１はＯＮしない。次に、Ｃ結合を通って（Ｆ
点）アンプにて増幅されコンパレータに至る（Ｇ点）。
コンパレータではリファレンス電圧で決められたしきい
値に従って、波形整形され出力される。
探索する。図６、図７、図８、図９にて従来技術の信号
ダイヤグラムを説明する。小信号時では、光電変換素子
ＰＩＮ−ＰＤより受けた光信号を電流に変換し抵抗器Ｒ
１にて電圧変換される（Ｅ点）。このとき、この出力電
圧はクランプ電圧ＶＦ（０．７Ｖ）以下なので、ダイオ
ードＤｉ１はＯＮしない。次に、Ｃ結合を通って（Ｆ
点）アンプにて増幅されコンパレータに至る（Ｇ点）。
コンパレータではリファレンス電圧で決められたしきい
値に従って、波形整形され出力される。
【００２０】大信号時では、Ｅ点での出力波形がクラン
プ電圧ＶＦを越えるのでこの時点からダイオードＤｉ１
より波形がクランプされる。このとき、図９のように入
力信号が大きく、かつ高速の場合、前方のパルスの立ち
下がりが後方のパルスに接近してくる。このような現象
によって、最終出力波形が小信号時より歪んで（太っ
て）しまう。
プ電圧ＶＦを越えるのでこの時点からダイオードＤｉ１
より波形がクランプされる。このとき、図９のように入
力信号が大きく、かつ高速の場合、前方のパルスの立ち
下がりが後方のパルスに接近してくる。このような現象
によって、最終出力波形が小信号時より歪んで（太っ
て）しまう。
【００２１】次に、図１、図２、図３、図４に従って本
発明回路の信号ダイヤグラムを説明する。小信号時は、
図３のように従来技術と変わらない動作をする。
発明回路の信号ダイヤグラムを説明する。小信号時は、
図３のように従来技術と変わらない動作をする。
【００２２】大信号時（図４）では、Ｂ点の電位がトラ
ンジスタＭ１をＯＮさせるので、光電変換素子ＰＤから
の余剰電流はトランジスタＭ１を通過していく。ここ
で、信号が切れたときに光電変換素子ＰＤに残っている
キャリアを速く放電するために、トランジスタＭ１が少
し遅れて（Ｔ１）ＯＦＦになるように、Ｃ１および抵抗
器Ｒ２、Ｒ３の定数を設定しておく。
ンジスタＭ１をＯＮさせるので、光電変換素子ＰＤから
の余剰電流はトランジスタＭ１を通過していく。ここ
で、信号が切れたときに光電変換素子ＰＤに残っている
キャリアを速く放電するために、トランジスタＭ１が少
し遅れて（Ｔ１）ＯＦＦになるように、Ｃ１および抵抗
器Ｒ２、Ｒ３の定数を設定しておく。
【００２３】トランジスタＭ１が遅れてＯＦＦするため
に、従来技術に比べてＩ−Ｖ変換出力波形（Ａ点）の立
ち下がりが速くなり、出力波形の歪み（太り）を押さえ
られる。
に、従来技術に比べてＩ−Ｖ変換出力波形（Ａ点）の立
ち下がりが速くなり、出力波形の歪み（太り）を押さえ
られる。
【００２４】（実施例）
図１、図２に本発明の実施例を示す。図１はブロック図
であり、Ｉ−Ｖ変換回路部、小信号増幅アンプ部、コン
パレータ部及びクランプ回路部で構成される。詳細に
は、ＬＥＤ光を電気信号に変換する光電変換素子ＰＩＮ
−ＰＤ、クランプ回路１、アンプ２、コンパレータ３、
Ｎチャネル型トランジスタＭ１、抵抗器Ｒ１、コンデン
サＣを有して構成される。
であり、Ｉ−Ｖ変換回路部、小信号増幅アンプ部、コン
パレータ部及びクランプ回路部で構成される。詳細に
は、ＬＥＤ光を電気信号に変換する光電変換素子ＰＩＮ
−ＰＤ、クランプ回路１、アンプ２、コンパレータ３、
Ｎチャネル型トランジスタＭ１、抵抗器Ｒ１、コンデン
サＣを有して構成される。
【００２５】光電変換素子ＰＩＮ−ＰＤと抵抗器Ｒ１は
直列接続されて、駆動電源ＶＣＣと接地ＧＮＤ間に接続
され、さらに、Ｎチャンネル型トランジスタＭ１が抵抗
器Ｒ１と並列に接続される。ここで、Ｉ−Ｖ変換回路部
と小信号増幅用のアンプ２はコンデンサＣによりＣ結合
される。なお、光電変換素子ＰＩＮ―ＰＤ以外は、Ｃ−
ＭＯＳの標準プロセスによりＩＣ化可能な回路に構成で
きる。
直列接続されて、駆動電源ＶＣＣと接地ＧＮＤ間に接続
され、さらに、Ｎチャンネル型トランジスタＭ１が抵抗
器Ｒ１と並列に接続される。ここで、Ｉ−Ｖ変換回路部
と小信号増幅用のアンプ２はコンデンサＣによりＣ結合
される。なお、光電変換素子ＰＩＮ―ＰＤ以外は、Ｃ−
ＭＯＳの標準プロセスによりＩＣ化可能な回路に構成で
きる。
【００２６】本構成の光送受信回路用のＩ−Ｖ変換回路
では、ＬＥＤの発光出力を受光し、光電変換素子ＰＩＮ
−ＰＤにて電流に変換し、抵抗器Ｒ１にて電圧変換し、
変換された電圧信号をさらにＣ結合を通してアンプ２で
増幅する。増幅された信号は、クランプ回路１を経てフ
ィードバックされ、抵抗器Ｒ１と並列接続されたＮチャ
ネル型トランジスタＭ１のゲートへ接続される。アンプ
２の出力（Ｃ点）は、コンパレータ３にて波形整形後に
出力信号ＶＯとして出力される。なおここで、Ｃ結合し
ているのは、定常的な外来光（バックグラウンド光）の
信号を除去し、該外来光では動作しないようにするため
である。
では、ＬＥＤの発光出力を受光し、光電変換素子ＰＩＮ
−ＰＤにて電流に変換し、抵抗器Ｒ１にて電圧変換し、
変換された電圧信号をさらにＣ結合を通してアンプ２で
増幅する。増幅された信号は、クランプ回路１を経てフ
ィードバックされ、抵抗器Ｒ１と並列接続されたＮチャ
ネル型トランジスタＭ１のゲートへ接続される。アンプ
２の出力（Ｃ点）は、コンパレータ３にて波形整形後に
出力信号ＶＯとして出力される。なおここで、Ｃ結合し
ているのは、定常的な外来光（バックグラウンド光）の
信号を除去し、該外来光では動作しないようにするため
である。
【００２７】図２は、図１のクランプ回路１の構成例を
示す回路図である。本発明のＩ−Ｖ変換回路へ適用され
るクランプ回路は、Ｐチャネル型トランジスタＭ２、Ｎ
チャネル型トランジスタＭ３、Ｐチャネル型トランジス
タＭ４、Ｎチャネル型トランジスタＭ５、コンデンサＣ
１、抵抗器Ｒ２、Ｒ３、を有して構成される。
示す回路図である。本発明のＩ−Ｖ変換回路へ適用され
るクランプ回路は、Ｐチャネル型トランジスタＭ２、Ｎ
チャネル型トランジスタＭ３、Ｐチャネル型トランジス
タＭ４、Ｎチャネル型トランジスタＭ５、コンデンサＣ
１、抵抗器Ｒ２、Ｒ３、を有して構成される。
【００２８】本実施例のクランプ回路は、抵抗器Ｒ２、
Ｐチャネル型トランジスタＭ２、Ｎチャネル型トランジ
スタＭ３、抵抗器Ｒ３、および、Ｐチャネル型トランジ
スタＭ４、Ｎチャネル型トランジスタＭ５、のそれぞれ
が電源ＶＣＣとＧＮＤ間に直列接続される。また、Ｐチ
ャネル型トランジスタＭ２とＮチャネル型トランジスタ
Ｍ３、およびＰチャネル型トランジスタＭ４とＮチャネ
ル型トランジスタＭ５、のそれぞれのベース端子が連結
される。さらに、トランジスタＭ２およびトランジスタ
Ｍ３のベース連結点と、トランジスタＭ４のドレインお
よびトランジスタＭ５のソースの接続点とが接続され
る。なお、トランジスタＭ２のドレインおよびトランジ
スタＭ３のソースの接続点が、Ｎチャネル型トランジス
タＭ１のベースと接続され、トランジスタＭ４のベース
およびトランジスタＭ５のベースの接続点が出力端子
（Ｃ点）となる。
Ｐチャネル型トランジスタＭ２、Ｎチャネル型トランジ
スタＭ３、抵抗器Ｒ３、および、Ｐチャネル型トランジ
スタＭ４、Ｎチャネル型トランジスタＭ５、のそれぞれ
が電源ＶＣＣとＧＮＤ間に直列接続される。また、Ｐチ
ャネル型トランジスタＭ２とＮチャネル型トランジスタ
Ｍ３、およびＰチャネル型トランジスタＭ４とＮチャネ
ル型トランジスタＭ５、のそれぞれのベース端子が連結
される。さらに、トランジスタＭ２およびトランジスタ
Ｍ３のベース連結点と、トランジスタＭ４のドレインお
よびトランジスタＭ５のソースの接続点とが接続され
る。なお、トランジスタＭ２のドレインおよびトランジ
スタＭ３のソースの接続点が、Ｎチャネル型トランジス
タＭ１のベースと接続され、トランジスタＭ４のベース
およびトランジスタＭ５のベースの接続点が出力端子
（Ｃ点）となる。
【００２９】上記の各部品にて構成されるクランプ回路
は、Ｎチャネル型トランジスタＭ１のゲート電圧のタイ
ミングを調節し、Ｉ−Ｖ変換出力波形（Ａ点）が歪まな
いようにしている。
は、Ｎチャネル型トランジスタＭ１のゲート電圧のタイ
ミングを調節し、Ｉ−Ｖ変換出力波形（Ａ点）が歪まな
いようにしている。
【００３０】（動作の説明）
図１、図２、図３、図４に従って本発明の実施例を説明
する。先に述べた通り、光電変換素子ＰＩＮ−ＰＤから
入力されたフォトカレントを抵抗器Ｒ１によってＩ−Ｖ
変換する。通常、抵抗器Ｒ１と光電変換素子ＰＩＮ−Ｐ
Ｄの容量で応答速度が制限されるので、抵抗器Ｒ１は通
常１〜５ＫΩにする。
する。先に述べた通り、光電変換素子ＰＩＮ−ＰＤから
入力されたフォトカレントを抵抗器Ｒ１によってＩ−Ｖ
変換する。通常、抵抗器Ｒ１と光電変換素子ＰＩＮ−Ｐ
Ｄの容量で応答速度が制限されるので、抵抗器Ｒ１は通
常１〜５ＫΩにする。
【００３１】大入力信号時（ＩＰＤ＝１００μＡ）程度
になり、出力（Ｃ点）が２Ｖ程度を越えると、トランジ
スタＭ１のゲート電位（Ｂ点）が１．５Ｖ以上になり、
トランジスタＭ１がＯＮし、余剰電流がトランジスタＭ
１を流れる。
になり、出力（Ｃ点）が２Ｖ程度を越えると、トランジ
スタＭ１のゲート電位（Ｂ点）が１．５Ｖ以上になり、
トランジスタＭ１がＯＮし、余剰電流がトランジスタＭ
１を流れる。
【００３２】次に、信号が切れた時点では、抵抗器Ｒ３
（５〜１０ＫΩ）、コンデンサＣ１（１〜５ＰＦ）の放
電時間によって、時間Ｔ１（数十ｎ秒）の間、トランジ
スタＭ１はまだＯＮ状態である。
（５〜１０ＫΩ）、コンデンサＣ１（１〜５ＰＦ）の放
電時間によって、時間Ｔ１（数十ｎ秒）の間、トランジ
スタＭ１はまだＯＮ状態である。
【００３３】トランジスタＭ１がＯＮの間は、光電変換
素子ＰＩＮ−ＰＤのキャリアはトランジスタＭ１を通っ
て放電されるので、抵抗器Ｒ１にて放電されるより速く
Ｉ−Ｖ変換出力波形が立ち下がることができる。従っ
て、ＶＯ出力波形の歪み（太り）は小さく押さえられ
る。
素子ＰＩＮ−ＰＤのキャリアはトランジスタＭ１を通っ
て放電されるので、抵抗器Ｒ１にて放電されるより速く
Ｉ−Ｖ変換出力波形が立ち下がることができる。従っ
て、ＶＯ出力波形の歪み（太り）は小さく押さえられ
る。
【００３４】（効果の説明）
図１、図２のような回路構成をＣ−ＭＯＳで構成するこ
とにより、波形歪みを押さえ、かつ、Ｃ−ＭＯＳによっ
てモノリシックに受信回路を製造することができ、低消
費電力化も容易化する。
とにより、波形歪みを押さえ、かつ、Ｃ−ＭＯＳによっ
てモノリシックに受信回路を製造することができ、低消
費電力化も容易化する。
【００３５】（他の実施例）
本発明の他の実施例として図５に示す。Ｉ−Ｖ変換部の
基本的構成は、上記の通り抵抗器Ｒ１とトランジスタＭ
１を用いたクランプ回路で構成されている。
基本的構成は、上記の通り抵抗器Ｒ１とトランジスタＭ
１を用いたクランプ回路で構成されている。
【００３６】ここで、本ＩＣは光電変換素子ＰＤを内蔵
し、リファレンス電圧を信号側と全く同じ回路構成とす
ることにより、しきい値を決めている。この時、リファ
レンス側はダミーＰＤを置き、光が入ってこないように
アルミで遮光しておく。信号伝達の様子は図３、図４と
ほとんど同じで、Ａ点出力からＢ点に直接伝達したと考
えてもよい。
し、リファレンス電圧を信号側と全く同じ回路構成とす
ることにより、しきい値を決めている。この時、リファ
レンス側はダミーＰＤを置き、光が入ってこないように
アルミで遮光しておく。信号伝達の様子は図３、図４と
ほとんど同じで、Ａ点出力からＢ点に直接伝達したと考
えてもよい。
【００３７】本構成の利点は、リファレンス側を信号側
と全く同じ構成にしているので、相対精度がよく、しき
い値のバラツキを小さくできることである。
と全く同じ構成にしているので、相対精度がよく、しき
い値のバラツキを小さくできることである。
【００３８】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
【００３９】
【発明の効果】以上の説明より明らかなように、請求項
１記載の発明のＩ−Ｖ変換回路は、光電変換素子ＰＩＮ
−ＰＤからの変換出力信号の放電特性を制御し、この制
御信号により変換出力信号の放電を制御する。この制御
により、大信号時は、光電変換素子ＰＤからの余剰電流
を速く放電させ、Ｉ−Ｖ変換出力波形の立ち下がりを速
くして、出力波形の歪み（太り）を押さえることが可能
となる。また、回路構成をＣ−ＭＯＳで構成することに
より、波形歪みを押さえ、かつ、モノリシックに受信回
路を製造することができる。
１記載の発明のＩ−Ｖ変換回路は、光電変換素子ＰＩＮ
−ＰＤからの変換出力信号の放電特性を制御し、この制
御信号により変換出力信号の放電を制御する。この制御
により、大信号時は、光電変換素子ＰＤからの余剰電流
を速く放電させ、Ｉ−Ｖ変換出力波形の立ち下がりを速
くして、出力波形の歪み（太り）を押さえることが可能
となる。また、回路構成をＣ−ＭＯＳで構成することに
より、波形歪みを押さえ、かつ、モノリシックに受信回
路を製造することができる。
【図１】本発明のＩ−Ｖ変換回路の第１の実施例を示す
ブロック構成図である。
ブロック構成図である。
【図２】図１のクランプ回路１の構成例を示す回路図で
ある。
ある。
【図３】小信号時のパルス応答例を示すダイヤグラムで
ある。
ある。
【図４】大信号時のパルス応答例を示すダイヤグラムで
ある。
ある。
【図５】本発明のＩ−Ｖ変換回路の第２の実施例を示す
ブロック構成図である。
ブロック構成図である。
【図６】従来のＩ−Ｖ変換回路の構成例を示す回路図で
ある。
ある。
【図７】従来の光送受信ＩＣ回路のブロック図である。
【図８】従来の小信号時のパルス応答例を示すダイヤグ
ラムである。
ラムである。
【図９】従来の大信号時のパルス応答例を示すダイヤグ
ラムである。
ラムである。
１クランプ回路
２アンプ
３コンパレータ
Ｃ、Ｃ１コンデンサ
Ｍ１、Ｍ３、Ｍ５Ｎチャネル型トランジスタ
Ｍ２、Ｍ４Ｐチャネル型トランジスタ
ＰＩＮ−ＰＤ（ＰＤ）光電変換素子
Ｒ１、Ｒ２、Ｒ３抵抗器
ＶＣＣ電源
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０４Ｂ 10/14
10/18
10/26
10/28
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04B 10/00 - 10/28
H04J 14/00 - 14/08
H03F 1/32
H03F 3/08
Claims (4)
- 【請求項１】光送受信モジュールのＩＣ受信回路に適用
される光送受信回路用のＩ−Ｖ変換回路において、 光電変換素子ＰＩＮ−ＰＤからの変換出力信号を増幅す
る増幅器と、前記増幅器の出力信号が入力される第１のＣ−ＭＯＳイ
ンバータと、 各々のトランジスタのソースが抵抗器を介して電源と接
地に接続され前記第１のＣ−Ｍ ＯＳインバータの出力が
入力される第２のＣ−ＭＯＳインバータと、前記第２のＣ−ＭＯＳインバータ出力と接地との間に接
続されたコンデンサと、 前記ＰＩＮ−ＰＤの出力と接地との間に電流路が接続さ
れそのゲートに前記第２のＣ− ＭＯＳインバータの出力
が入力されたトランジスタを有することを特徴とする光
送受信回路用のＩ−Ｖ変換回路。 - 【請求項２】前記光電変換素子ＰＩＮ−ＰＤと抵抗器Ｒ
１とが駆動電源ＶＣＣと接地ＧＮＤ間に直列に接続さ
れ、前記抵抗器Ｒ１と前記トランジスタＭ１とが並列に
接続され構成されたことを特徴とする請求項１に記載の
光送受信回路用のＩ−Ｖ変換回路。 - 【請求項３】前記抵抗器Ｒ１の抵抗値を１〜５ＫΩとし
たことを特徴とする請求項１または２に記載の光送受信
回路用のＩ−Ｖ変換回路。 - 【請求項４】前記増幅器の出力と所定のリファレンスと
を比較するコンパレータをさらに有し、該コンパレータ
により波形整形された出力を出力信号ＶＯとしたことを
特徴とする請求項１から３の何れかに記載の光送受信回
路用のＩ−Ｖ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32575399A JP3479013B2 (ja) | 1999-11-16 | 1999-11-16 | 光送受信回路用のｉ−ｖ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32575399A JP3479013B2 (ja) | 1999-11-16 | 1999-11-16 | 光送受信回路用のｉ−ｖ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144683A JP2001144683A (ja) | 2001-05-25 |
| JP3479013B2 true JP3479013B2 (ja) | 2003-12-15 |
Family
ID=18180261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32575399A Expired - Fee Related JP3479013B2 (ja) | 1999-11-16 | 1999-11-16 | 光送受信回路用のｉ−ｖ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3479013B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3881336B2 (ja) | 2003-12-09 | 2007-02-14 | ローム株式会社 | 光受信装置及びそれを備えるデータ通信装置 |
| CN112994633B (zh) * | 2021-02-25 | 2022-06-03 | 中国空气动力研究与发展中心超高速空气动力研究所 | 用于风洞弹道靶自由飞模型探测的光电感应电路及装置 |
-
1999
- 1999-11-16 JP JP32575399A patent/JP3479013B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001144683A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098461B2 (ja) | ディジタル受信回路 | |
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| US10700786B2 (en) | Optical transceiver | |
| JPH11511631A (ja) | 電子システムコンポーネント間での赤外線無線通信 | |
| JPH06310937A (ja) | ディジタル受信器の自動オフセット制御回路 | |
| US7755020B2 (en) | Light receiving circuit and light coupling device | |
| US6694105B2 (en) | Burst mode receiving apparatus having an offset compensating function and a data recovery method thereof | |
| US7459976B2 (en) | Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit | |
| US20020089728A1 (en) | High speed optical receiver implemented in one chip | |
| US7043161B2 (en) | Optical communication interface module connected to electrical communication interface module of I2C communication protocol | |
| JP3479013B2 (ja) | 光送受信回路用のｉ−ｖ変換回路 | |
| US20030151458A1 (en) | Transimpedance amplifier and circuit including the same | |
| JP2003163413A (ja) | 半導体レーザ装置 | |
| JP3344550B2 (ja) | 受光増幅装置 | |
| EP1056196A2 (en) | Amplifying circuit | |
| JP3599274B2 (ja) | トランスインピーダンスアンプ | |
| JPH11274630A (ja) | 発光素子制御装置 | |
| JPH11186860A (ja) | 差動増幅回路 | |
| JP3217318B2 (ja) | 光受信用前置増幅器とオフセット電圧可変のピーク検出器 | |
| US6885247B2 (en) | Current amplifier | |
| JPH10335957A (ja) | 光受信用増幅器 | |
| JPH11330878A (ja) | 光受信装置 | |
| JP2002057290A (ja) | 光受信装置及びそれを用いた光リンク装置 | |
| JP3266769B2 (ja) | 受光増幅回路 | |
| JPH0779122A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030902 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |