JP3599274B2 - トランスインピーダンスアンプ - Google Patents
トランスインピーダンスアンプ Download PDFInfo
- Publication number
- JP3599274B2 JP3599274B2 JP2000257034A JP2000257034A JP3599274B2 JP 3599274 B2 JP3599274 B2 JP 3599274B2 JP 2000257034 A JP2000257034 A JP 2000257034A JP 2000257034 A JP2000257034 A JP 2000257034A JP 3599274 B2 JP3599274 B2 JP 3599274B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer circuit
- circuit
- output
- signal
- impedance conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、光受信回路が光電変換した電流信号を受信し、電圧信号に変換増幅するトランスインピーダンスアンプに関するものであり、特に、差動出力信号の直流レベル差が小さいトランスインピーダンスアンプに関するものである。
【0002】
具体的には、高速データ伝送を可能とする光伝送システム、光インターコネクション等の光伝送回路において、光信号を電気信号に変換する光受信器として適用されるものである。
【0003】
【従来の技術】
光受信器におけるトランスインピーダンスアンプ(プリアンプ)は、受光素子が光信号を変換した電流信号を受信し、この受信した電流信号をインピーダンス変換して電圧信号を出力するものである。
【0004】
図6は、従来のトランスインピーダンスアンプTA11の基本構成とその動作原理とを示す図である。
【0005】
従来のトランスインピーダンスアンプTA11は、受光素子7と、帰還抵抗8(Rf)と、増幅回路9とを有する。
【0006】
従来のトランスインピーダンスアンプTA11は、受光素子7が光信号を変換した電流信号Iinを受信し、この受信した電流信号Iinを、インピーダンス変換利得Zt(〜Rf)によって、電圧信号Voutに変換し、出力する。
【0007】
図7は、従来のトランスインピーダンスアンプTA12を示す構成図である。
【0008】
従来のトランスインピーダンスアンプTA12は、基本的には、従来のトランスインピーダンスアンプTA11と同じであるが、出力バッファ回路2と、参照電圧源11とを有する点が、従来のトランスインピーダンスアンプTA11とは異なる。
【0009】
つまり、トランスインピーダンスアンプを使用して高速伝送する場合、高周波での信号を効率的に伝達するために、50Ω等のインピーダンス整合が行われ、この整合用負荷抵抗を駆動し、信号伝達を行うための電圧振幅を得るためには、出力バッファ回路2を必要とする。また、高周波で安定した動作を得るためには、上記出力バッファ回路2として、差動構成が用いられる。この差動構成を実現するために、参照電圧源11が使用されている。
【0010】
つまり、従来のトランスインピーダンスアンプTA12には、バッファ回路2と、電流信号入力端子5と、電圧信号出力端子6と、帰還抵抗8と、増幅回路9とが設けられている。電流信号入力端子5には、受光素子7の出力端子が接続されている。
【0011】
インピーダンス変換増幅回路9の出力信号を、差動バッファ回路2の入力端子に入力する。一方、出力バッファ回路2には、上記インピーダンス変換増幅回路9の出力信号の他に、差動動作を得るための参照電圧Vrefを、トランスインピーダンスアンプTA12の外部から、別途与える必要がある。
【0012】
【発明が解決しようとする課題】
上記のように、従来のトランスインピーダンスアンプTA12では、差動信号を得るために差動回路2の2つの入力端子のうちの一方の入力端子に信号を入力し、他方の入力端子に参照電圧Vrefを入力する必要があり、信号入力の直流レベルと、参照電圧Vrefとの間に差分があると、誤差電圧ΔVになり、バッファ回路2の線形動作範囲からはずれ、波形歪を引き起こすという問題がある。
【0013】
さらに、この参照電圧Vrefの誤差電圧ΔVは、2つの差動出力の直流レベルの差分となって現れるので、トランスインピーダンスアンプTA12の後段回路において直流結合で接続する場合、信号オフセット電圧になり、後段増幅回路(ポストアンプ等)で波形歪を引き起こす要因になるという問題がある。
【0014】
図8は、上記従来例において、差動出力バッファ回路2における入出力信号と参照電圧誤差との関係を示す図である。
【0015】
出力バッファ回路2に入力信号V0が入力されると、バッファ回路2から、正転出力信号Voutpと、反転出力信号Voutnとが出力される。また、出力バッファ回路2が入力する誤差電圧をΔVとし、出力バッファ回路2の電圧利得をGとすると、出力バッファ回路2が出力する誤差電圧は、ΔV×Gになる。
【0016】
ここで、出力バッファ回路2が、受信感度近辺の微小信号を受信する場合、誤差電圧ΔVも増幅されるので、高精度な参照電圧Vrefが与えられないと、出力誤差電圧に対する出力電圧の比が大きくなる。
【0017】
さらに、出力バッファ回路2が差動出力であるので、正転出力信号Voutpと、反転出力信号Voutnとの直流レベル差は倍になり、ΔV×G×2まで誤差が広がる。
【0018】
上記従来回路において、上記参照電圧Vrefを外部から与える場合には、電圧印加用の外付け回路を必要とし、さらに微調整を必要とするという問題がある。特に、微小信号を受信する場合は、この調整電圧について高精度な電圧調整が要求されるという問題がある。
【0019】
さらに、バッファ回路2は、出力負荷を駆動するために、内部回路に比べて大きな電流Iを流す必要がある。
【0020】
図9は、上記従来例における出力バッファ回路2の詳細な回路構成を示す図である。
【0021】
出力バッファ回路2には、トランジスタの寄生容量15が存在し、出力負荷抵抗16が接続されている。出力負荷抵抗16の値をRL、差動増幅回路の内部負荷抵抗の値をRL0、トランジスタに流れる電流をIとすると、出力電圧の振幅Voutは
Vout=[1/(1/RL0+1/RL)]×I …… 式(1)
である。
【0022】
したがって、出力電圧の振幅Voutを大きくしようとすると、トランジスタTrに流す電流Iを大きくする必要がある。トランジスタTrに流す電流を大きくするためには、サイズの大きなトランジスタTrを使う必要があるので、トランジスタTrの入力容量Cinが大きくなる。
【0023】
このトランジスタTrの入力容量Cinと、インピーダンス変換増幅回路の出力インピーダンス、出力バッファ回路2の入力インピーダンスとによる時定数とによって、帯域が制限されるという問題がある。
【0024】
つまり、上記従来例は、差動インタフェースにおける差動出力信号の直流レベル差が大きいので、後段回路と直流結合することができないという問題があり、また、参照電圧を外部から与える必要があり、さらに、高速伝送用トランスインピーダンスアンプにおいて、帯域が制限されるので高速動作を得ることができないという問題がある。
【0025】
本発明は、高速伝送用トランスインピーダンスアンプにおいて、後段回路と直流結合することができ、また、トランスインピーダンスアンプの外部から、参照電圧を与える必要がないトランスインピーダンスアンプを提供することを目的とするものである。
【0026】
また、本発明は、波形劣化が改善され、高速動作を得ることができるトランスインピーダンスアンプを提供することを目的とするものである。
【0027】
【課題を解決するための手段】
本発明は、電流信号を入力し電圧信号に変換する第1のインピーダンス変換増幅回路と、上記第1のインピーダンス変換増幅回路の信号出力端子に、入力端子が接続され、上記電圧信号を入力する中間段バッファ回路と、上記第1のインピーダンス変換増幅回路と同一構成を具備し、上記中間段バッファ回路の参照電位端子に、出力端子が接続され、上記電圧信号の直流レベルの参照電圧を上記参照電位端子に出力する第2のインピーダンス変換増幅回路と、上記中間段バッファ回路の各差動出力端子に、各差動入力端子が接続されている出力バッファ回路とを有し、上記中間段バッファ回路を構成するトランジスタの物理的な大きさが、上記出力バッファ回路を構成するトランジスタの物理的な大きさよりも小さいトランスインピーダンスアンプである。
また、本発明は、電流信号を入力し電圧信号に変換する第1のインピーダンス変換増幅回路と、上記第1のインピーダンス変換増幅回路の信号出力端子に、入力端子が接続され、上記電圧信号を入力する中間段バッファ回路と、上記第1のインピーダンス変換増幅回路と同一構成を具備し、上記中間段バッファ回路の参照電位端子に、出力端子が接続され、上記電圧信号の直流レベルの参照電圧を上記参照電位端子に出力する第2のインピーダンス変換増幅回路と、上記中間段バッファ回路の各差動出力端子に、各差動入力端子が接続されている出力バッファ回路とを有し、上記中間段バッファ回路は、上記出力バッファ回路よりも小さい電流で駆動する回路であるトランスインピーダンスアンプである。
【0028】
【発明の実施の形態および実施例】
図1は、本発明の一実施例であるトランスインピーダンスアンプTA1を示す回路図である。
【0029】
トランスインピーダンスアンプTA1は、第1のインピーダンス変換増幅回路(プリアンプ)1と、出力バッファ回路2と、第1のインピーダンス変換増幅回路1と同一構成の第2のインピーダンス変換増幅回路(レプリカプリアンプ)3とを有し、受光素子7に接続されている。
【0030】
第1のインピーダンス変換増幅回路1の出力端子が、出力バッファ回路2の信号入力端子に接続され、第2のインピーダンス変換増幅回路3の出力端子が、出力バッファ回路2の参照電圧端子に接続されている。
【0031】
次に、トランスインピーダンスアンプTA1の動作について説明する。
【0032】
図2は、トランスインピーダンスアンプTA1の動作説明図である。
【0033】
図2(1)には、出力バッファ回路2の入力信号V0と、参照電圧Vrefとを示してある。図2(2)には、出力バッファ回路2の正転出力信号Voutpと、出力バッファ回路2の反転出力信号Voutnと、誤差電圧ΔV×G×2とを示してある。なお、ΔVは、出力バッファ回路2が入力する誤差電圧であり、Gは、出力バッファ回路2の電圧利得である。
【0034】
ここで、トランスインピーダンスアンプTA1において、第1のインピーダンス変換増幅回路1と第2のインピーダンス変換増幅回路3とが、互いにほぼ同一構成であるので、第1のインピーダンス変換増幅回路1の出力信号V0の「0」レベルと、第2のインピーダンス変換増幅回路3の出力電圧Vrefとは、ほぼ一致した電圧値である。したがって、誤差電圧ΔVが極めて小さく、出力バッファ回路2の正転信号出力Voutp、反転信号出力Voutnのオフセット電圧は、バッファの利得で増幅されても、その差分(ΔV×G×2)は小さな値である。
【0035】
トランスインピーダンスアンプTA1によれば、上記のように、オフセット電圧を小さくすることができるので、後段回路との間で、直流結合が可能になり、結合容量を必要としないので、トランスインピーダンスアンプTA1とその後段回路とを含めた回路が小型である。また、第2のインピーダンス変換増幅回路3が参照電圧Vrefを発生するので、トランスインピーダンスアンプTA1の外部から、参照電圧Vrefを与える必要がない。
【0036】
図3は、本発明の他の実施例であるトランスインピーダンスアンプTA2の構成を示す図である。
【0037】
トランスインピーダンスアンプTA2は、第1のインピーダンス変換増幅回路(プリアンプ)1と、出力バッファ回路2と、インピーダンス変換増幅回路1と同一構成のインピーダンス変換増幅回路(レプリカプリアンプ)3と、中間段バッファ回路4と、電流信号入力端子5と、電圧信号出力端子6とを有する。
【0038】
中間段バッファ回路4は、出力バッファ回路2の前段に設けられ、第2のインピーダンス変換増幅回路3の構成は、第1のインピーダンス変換増幅回路1と全く同一構成であり、バッファ回路2、4の参照電圧Vrefは、第2のインピーダンス変換増幅回路3によって生成されている。
【0039】
次に、トランスインピーダンスアンプTA2の動作について説明する。
【0040】
まず、バッファ回路2、4の参照電圧Vrefは、第1のインピーダンス変換増幅回路1と全く同一構成の第2のインピーダンス変換増幅回路3によって生成されているので、バッファ回路2、4において、その入力信号の直流レベルと参照電圧とを、極めて高い精度で一致させることができる。したがって、集積回路(LSI)によって回路を構成する場合、2つのインピーダンス変換増幅回路1、3を互いに直近に配置すれば、ほぼ同一の特性を得ることができ、バッファ回路2、4における入力信号の直流レベルと参照電圧との一致精度がさらに高い。
【0041】
一方、中間段バッファ回路4が、出力バッファ回路2の前に設けられているので、中間段バッファ回路4は、出力負荷を駆動する必要がなく、出力バッファ回路2を構成するトランジスタのサイズよりも、中間段バッファ回路4を構成するトランジスタのサイズを、小さくすることができ、したがって、中間段バッファ回路4と出力バッファ回路2との配線長を短くすることができるので、インピーダンス整合の必要がなく、高速に信号伝達することができる。
【0042】
つまり、高速伝送においては、出力の配線が長くなると、寄生インダクタンス等の影響によって特性劣化が生じるので、インピーダンス整合を行う必要があり、この整合インピーダンスは、一般に50Ω程度の小さな値が用いられ、この負荷抵抗を駆動し信号振幅を得るためには、出力バッファ回路に大電流を流す必要がある。しかし、トランスインピーダンスアンプTA2においては、中間段バッファ回路4と出力バッファ回路2との配線長を短くすることができるので、インピーダンス整合を行う必要がなく、したがって、高速に信号伝達することができる。
【0043】
また、中間段バッファ回路4のトランジスタサイズを小さくすることができる分だけ、寄生容量が減り、中間段バッファ回路4を設けずに出力バッファ回路2に直接接続した場合(トランスインピーダンスアンプTA1)よりも、インピーダンス変換増幅回路1の出力からみた中間段バッファ回路4の入力容量が、小さくなる。
【0044】
つまり、トランスインピーダンスアンプTA2によれば、差動出力バッファ回路2の参照電圧を高精度に生成することができる。さらに、インピーダンス変換増幅回路1からみた出力バッファ回路2の入力容量を低減することができるので、帯域劣化を改善できる。したがって、従来問題となっていた波形歪をなくし、高周波でも動作可能とすることができる。これによって、高速動作可能な差動インタフェースを有するトランスインピーダンスアンプを提供することができる。
【0045】
図4は、トランスインピーダンスアンプTA2を具体的に示す回路図である。
【0046】
図4に示すトランスインピーダンスアンプTA2は、第1のインピーダンス変換増幅回路(プリアンプ)1と、出力バッファ回路2と、第1のインピーダンス変換増幅回路1と同一構成のインピーダンス変換増幅回路3と、中間段バッファ回路4とを有し、受光素子7に接続されている。第1のインピーダンス変換増幅回路1、3には、それぞれ、帰還抵抗Rfが接続されている。
【0047】
中間段バッファ回路4は、第1のインピーダンス変換増幅回路1、第2のインピーダンス変換増幅回路3と、出力バッファ回路2との間に接続されている。中間段バッファ回路4が設けられているので、第1のインピーダンス変換回路1の出力負荷は、中間段バッファ回路4の入力インピーダンスである。
【0048】
ところで、出力バッファ回路2の入力インピーダンスの値が比較的大きく、出力バッファ回路2の入力インピーダンスが、中間段バッファ回路4の負荷であるので、中間段バッファ回路4に大電流を流す必要がなく、中間段バッファ回路4のトランジスタサイズを、出力バッファ回路サイズ2とは別に設定することができる。
【0049】
図5は、トランスインピーダンスアンプTA2における中間段バッファ回路4、出力バッファ回路2の具体例を示す回路図である。
【0050】
出力バッファ回路2には、出力負荷抵抗16が設けられている。
【0051】
トランスインピーダンスアンプTA2の構成によれば、中間段バッファ回路4のトランジスタサイズを変更することができる。すなわち、図5に示すように、中間段バッファ回路4の入力トランジスタTr1に流す電流I1を、出力バッファ回路2の入力部のトランジスタTr2に流す電流I2よりも低減することができる。
【0052】
つまり、高速伝送では負荷抵抗として、一般的に比較的小さな抵抗値50Ωが用いられるので、インピーダンス整合を行い、この負荷を駆動し、出力振幅を得るためには、大電流が必要である。たとえば、負荷抵抗50Ωで、インピーダンス整合をとるために、バッファ回路の出力インピーダンスを50Ωとした場合に1Vの信号振幅を得ようとすると、40mA以上の駆動電流が必要になる。このために、出力バッファ回路2を構成するトランジスタサイズは、1mA程度を流しているプリアンプ回路のトランジスタよりも、全体的に大きく、入力部のトランジスタの寄生容量が、そのサイズに比例して大きな値になり、帯域劣化の原因になる。
【0053】
ところが、上記トランスインピーダンスアンプTA2において、中間段バッファ回路4を設けることによって、中間段バッファ回路4のトランジスタサイズを小さくすることができるので、中間段バッファ回路4における寄生容量が減り、トランスインピーダンスアンプの帯域改善に有効である。
【0054】
上記実施例によれば、高速伝送用トランスインピーダンスアンプにおいて、波形劣化を改善し、高速動作を得ることができ、また、差動出力信号の直流レベル差の小さな差動インタフェースを提供できるので、後段回路と直流結合することができる。また、参照電圧を外部から与える必要がなくなる。
【0055】
これによって、光伝送用トランスインピーダンスアンプにおいて、波形劣化を排除することができ、したがって、信号劣化を低減できる。特に、集積回路の場合、外部電圧用部品を削減できるため、小型化、経済化に有効である。さらに、後段回路との直流結合によって後段回路との結合容量が不要とすることに加え、バースト信号のような低周波から帯域の必要な信号伝送が可能となる。
【0056】
【発明の効果】
請求項1記載の発明によれば、インピーダンス変換増幅回路と出力バッファ回路との間に、中間段バッファ回路を設け、この中間段バッファ回路のトランジスタサイズが小さいので、入力容量を小さくすることができ、したがって、時定数を小さくすることができ、よって、インピーダンス変換増幅回路の帯域を広げることができるという効果を奏する。
【0057】
請求項2記載の発明によれば、インピーダンス変換増幅回路と出力バッファ回路との間に、中間段バッファ回路を設け、より小さい電流で駆動する中間段バッファ回路を挿入し、これによって、入力容量を小さくすることができ、したがって、時定数を小さくすることができ、よって、インピーダンス変換増幅回路の帯域を広げることができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例であるトランスインピーダンスアンプTA1を示す回路図である。
【図2】トランスインピーダンスアンプTA1の動作説明図である。
【図3】本発明の他の実施例であるトランスインピーダンスアンプTA2の構成を示す図である。
【図4】トランスインピーダンスアンプTA2を具体的に示す回路図である。
【図5】トランスインピーダンスアンプTA2における中間段バッファ回路4、出力バッファ回路2の具体例を示す回路図である。
【図6】従来のトランスインピーダンスアンプTA11の基本構成とその動作原理とを示す図である。
【図7】従来のトランスインピーダンスアンプTA12を示す構成図である。
【図8】上記従来例において、差動出力バッファ回路2における入出力信号と参照電圧誤差との関係を示す図である。
【図9】上記従来例における出力バッファ回路2の詳細な回路構成を示す図である。
【符号の説明】
TA1、TA2…トランスインピーダンスアンプ、
1…第1のインピーダンス変換増幅回路、
2…出力バッファ回路、
3…インピーダンス変換増幅回路1と同一構成を有する第2のインピーダンス変換増幅回路、
4…中間段バッファ回路、
5…電流信号入力端子、
6…電圧信号出力端子、
7…受光素子、
8…帰還抵抗、
9…増幅回路、
15…トランジスタの寄生容量、
16…出力負荷抵抗、
V0…出力バッファ回路2の入力信号、
Vref…参照電圧、
Voutp…出力バッファ回路2の正転出力信号、
Voutn…出力バッファ回路2の反転出力信号。
Claims (2)
- 電流信号を入力し電圧信号に変換する第1のインピーダンス変換増幅回路と;
上記第1のインピーダンス変換増幅回路の信号出力端子に、入力端子が接続され、上記電圧信号を入力する中間段バッファ回路と;
上記第1のインピーダンス変換増幅回路と同一構成を具備し、上記中間段バッファ回路の参照電位端子に、出力端子が接続され、上記電圧信号の直流レベルの参照電圧を上記参照電位端子に出力する第2のインピーダンス変換増幅回路と;
上記中間段バッファ回路の各差動出力端子に、各差動入力端子が接続されている出力バッファ回路と;
を有し、上記中間段バッファ回路を構成するトランジスタの物理的な大きさが、上記出力バッファ回路を構成するトランジスタの物理的な大きさよりも小さいことを特徴とするトランスインピーダンスアンプ。 - 電流信号を入力し電圧信号に変換する第1のインピーダンス変換増幅回路と;
上記第1のインピーダンス変換増幅回路の信号出力端子に、入力端子が接続され、上記電圧信号を入力する中間段バッファ回路と;
上記第1のインピーダンス変換増幅回路と同一構成を具備し、上記中間段バッファ回路の参照電位端子に、出力端子が接続され、上記電圧信号の直流レベルの参照電圧を上記参照電位端子に出力する第2のインピーダンス変換増幅回路と;
上記中間段バッファ回路の各差動出力端子に、各差動入力端子が接続されている出力バッファ回路と;
を有し、上記中間段バッファ回路は、上記出力バッファ回路よりも小さい電流で駆動する回路であることを特徴とするトランスインピーダンスアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000257034A JP3599274B2 (ja) | 2000-08-28 | 2000-08-28 | トランスインピーダンスアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000257034A JP3599274B2 (ja) | 2000-08-28 | 2000-08-28 | トランスインピーダンスアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002076793A JP2002076793A (ja) | 2002-03-15 |
JP3599274B2 true JP3599274B2 (ja) | 2004-12-08 |
Family
ID=18745559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000257034A Expired - Lifetime JP3599274B2 (ja) | 2000-08-28 | 2000-08-28 | トランスインピーダンスアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3599274B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4503624B2 (ja) * | 2006-03-30 | 2010-07-14 | 住友電工デバイス・イノベーション株式会社 | 電子回路 |
JP2008306614A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプ |
JP5147061B2 (ja) * | 2008-07-07 | 2013-02-20 | 日本電信電話株式会社 | トランスインピーダンスアンプ |
JPWO2010100741A1 (ja) | 2009-03-05 | 2012-09-06 | 株式会社日立製作所 | 光通信装置 |
JP6611185B2 (ja) * | 2016-07-19 | 2019-11-27 | 日本電信電話株式会社 | 増幅回路 |
WO2020225892A1 (ja) * | 2019-05-08 | 2020-11-12 | 日本電信電話株式会社 | トランスインピーダンスアンプ |
-
2000
- 2000-08-28 JP JP2000257034A patent/JP3599274B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002076793A (ja) | 2002-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6275114B1 (en) | Impedance matched CMOS transimpedance amplifier for high-speed fiber optic communications | |
US6720832B2 (en) | System and method for converting from single-ended to differential signals | |
JP4766769B2 (ja) | 半導体集積回路 | |
Meyer et al. | A wideband low-noise variable-gain BiCMOS transimpedance amplifier | |
US6885249B2 (en) | Optical signal receiving circuit and optical signal receiving semiconductor device | |
US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
US6667661B1 (en) | Laser diode driver with high power efficiency | |
US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
US6832054B2 (en) | High speed optical receiver implemented in one chip | |
JP3599274B2 (ja) | トランスインピーダンスアンプ | |
US5418492A (en) | Fully differential non-op-amp-based positive feedback BJT biquad filter | |
US20030002551A1 (en) | Laser diode driver | |
US6236269B1 (en) | Complementary CMOS differential amplifier circuit | |
TWI710210B (zh) | 偏壓裝置 | |
US6369658B1 (en) | Single-ended to differential transconductor | |
TW569520B (en) | Semiconductor amplifier circuit | |
JP3344550B2 (ja) | 受光増幅装置 | |
JP3937426B2 (ja) | プリアンプ回路 | |
JPH11205047A (ja) | 光受信器用トランスインピーダンスアンプ | |
US6750712B1 (en) | Method and apparatus for voltage clamping in feedback amplifiers using resistors | |
JP4571145B2 (ja) | 相互コンダクタンス回路 | |
WO2019218687A1 (zh) | 激光器驱动电路 | |
US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
JP5750178B1 (ja) | 出力回路 | |
KR20030065008A (ko) | 광수신기용 차동 트랜스임피던스 증폭기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040910 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3599274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |