JP2002076793A - トランスインピーダンスアンプ - Google Patents
トランスインピーダンスアンプInfo
- Publication number
- JP2002076793A JP2002076793A JP2000257034A JP2000257034A JP2002076793A JP 2002076793 A JP2002076793 A JP 2002076793A JP 2000257034 A JP2000257034 A JP 2000257034A JP 2000257034 A JP2000257034 A JP 2000257034A JP 2002076793 A JP2002076793 A JP 2002076793A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- buffer circuit
- impedance conversion
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
おいて、後段回路と直流結合することができ、また、ト
ランスインピーダンスアンプの外部から、参照電圧を与
える必要がないトランスインピーダンスアンプを提供す
ることを目的とするものである。 【解決手段】 電流信号を入力し電圧信号に変換する第
1のインピーダンス変換増幅回路と、信号入力端子と参
照電位端子とを有する出力バッファ回路とによって構成
されているトランスインピーダンスアンプにおいて、第
1のインピーダンス変換増幅回路とは別に、第2のイン
ピーダンス変換増幅回路を設け、上記出力バッファ回路
に供給する基準電圧を、上記第2のインピーダンス変換
増幅回路で生成するトランスインピーダンスアンプであ
る。
Description
変換した電流信号を受信し、電圧信号に変換増幅するト
ランジスタインピーダンスアンプに関するものであり、
特に、差動出力信号の直流レベル差が小さいトランスイ
ンピーダンスアンプに関するものである。
光伝送システム、光インターコネクション等の光伝送回
路において、光信号を電気信号に変換する光受信器とし
て適用されるものである。
スアンプ(プリアンプ)は、受光素子が光信号を変換し
た電流信号を受信し、この受信した電流信号をインピー
ダンス変換して電圧信号を出力するものである。
ンプTA11の基本構成とその動作原理とを示す図であ
る。
11は、受光素子7と、帰還抵抗8(Rf)と、増幅回
路9とを有する。
11は、受光素子7が光信号を変換した電流信号Iinを
受信し、この受信した電流信号Iinを、インピーダンス
変換利得Zt(〜Rf)によって、電圧信号Voutに変換
し、出力する。
ンプTA12を示す構成図である。
12は、基本的には、従来のトランスインピーダンスア
ンプTA11と同じであるが、出力バッファ回路2と、
参照電圧源11とを有する点が、従来のトランスインピ
ーダンスアンプTA11とは異なる。
使用して高速伝送する場合、高周波での信号を効率的に
伝達するために、50Ω等のインピーダンス整合が行わ
れ、この整合用負荷抵抗を駆動し、信号伝達を行うため
の電圧振幅を得るためには、出力バッファ回路2を必要
とする。また、高周波で安定した動作を得るためには、
上記出力バッファ回路2として、差動構成が用いられ
る。この差動構成を実現するために、参照電圧源11が
使用されている。
ンプTA12には、バッファ回路2と、電流信号入力端
子5と、電圧信号出力端子6と、帰還抵抗8と、増幅回
路9とが設けられている。電流信号入力端子5には、受
光素子7の出力端子が接続されている。
を、差動バッファ回路2の入力端子に入力する。一方、
出力バッファ回路2には、上記インピーダンス変換増幅
回路9の出力信号の他に、差動動作を得るための参照電
圧Vrefを、トランスインピーダンスアンプTA12の
外部から、別途与える必要がある。
トランスインピーダンスアンプTA12では、差動信号
を得るために差動回路2の2つの入力端子のうちの一方
の入力端子に信号を入力し、他方の入力端子に参照電圧
Vrefを入力する必要があり、信号入力の直流レベル
と、参照電圧Vrefとの間に差分があると、誤差電圧Δ
Vになり、バッファ回路2の線形動作範囲からはずれ、
波形歪を引き起こすという問題がある。
Vは、2つの差動出力の直流レベルの差分となって現れ
るので、トランスインピーダンスアンプTA12の後段
回路において直流結合で接続する場合、信号オフセット
電圧になり、後段増幅回路(ポストアンプ等)で波形歪
を引き起こす要因になるという問題がある。
ッファ回路2における入出力信号と参照電圧誤差との関
係を示す図である。
されると、バッファ回路2から、正転出力信号V
outpと、反転出力信号Voutnとが出力される。また、出
力バッファ回路2が入力する誤差電圧をΔVとし、出力
バッファ回路2の電圧利得をGとすると、出力バッファ
回路2が出力する誤差電圧は、ΔV×Gになる。
近辺の微小信号を受信する場合、誤差電圧ΔVも増幅さ
れるので、高精度な参照電圧Vrefが与えられないと、
出力誤差電圧に対する出力電圧の比が大きくなる。
あるので、正転出力信号Voutpと、反転出力信号Voutn
との直流レベル差は倍になり、ΔV×G×2まで誤差が
広がる。
refを外部から与える場合には、電圧印加用の外付け回
路を必要とし、さらに微調整を必要とするという問題が
ある。特に、微小信号を受信する場合は、この調整電圧
について高精度な電圧調整が要求されるという問題があ
る。
動するために、内部回路に比べて大きな電流Iを流す必
要がある。
回路2の詳細な回路構成を示す図である。
寄生容量15が存在し、出力負荷抵抗16が接続されて
いる。出力負荷抵抗16の値をRL、差動増幅回路の内
部負荷抵抗の値をRL0、トランジスタに流れる電流をI
とすると、出力電圧の振幅V outは Vout=[1/(1/RL0+1/RL)]×I …… 式(1) である。
くしようとすると、トランジスタTrに流す電流Iを大
きくする必要がある。トランジスタTrに流す電流を大
きくするためには、サイズの大きなトランジスタTrを
使う必要があるので、トランジスタTrの入力容量Cin
が大きくなる。
インピーダンス変換増幅回路の出力インピーダンス、出
力バッファ回路2の入力インピーダンスとによる時定数
とによって、帯域が制限されるという問題がある。
スにおける差動出力信号の直流レベル差が大きいので、
後段回路と直流結合することができないという問題があ
り、また、参照電圧を外部から与える必要があり、さら
に、高速伝送用トランスインピーダンスアンプにおい
て、帯域が制限されるので高速動作を得ることができな
いという問題がある。
ンスアンプにおいて、後段回路と直流結合することがで
き、また、トランスインピーダンスアンプの外部から、
参照電圧を与える必要がないトランスインピーダンスア
ンプを提供することを目的とするものである。
速動作を得ることができるトランスインピーダンスアン
プを提供することを目的とするものである。
力し電圧信号に変換する第1のインピーダンス変換増幅
回路と、信号入力端子と参照電位端子とを有する出力バ
ッファ回路とによって構成されているトランスインピー
ダンスアンプにおいて、第1のインピーダンス変換増幅
回路とは別に、第2のインピーダンス変換増幅回路を設
け、上記出力バッファ回路に供給する基準電圧を、上記
第2のインピーダンス変換増幅回路で生成するトランス
インピーダンスアンプである。
実施例であるトランスインピーダンスアンプTA1を示
す回路図である。
第1のインピーダンス変換増幅回路(プリアンプ)1
と、出力バッファ回路2と、第1のインピーダンス変換
増幅回路1と同一構成の第2のインピーダンス変換増幅
回路(レプリカプリアンプ)3とを有し、受光素子7に
接続されている。
力端子が、出力バッファ回路2の信号入力端子に接続さ
れ、第2のインピーダンス変換増幅回路3の出力端子
が、出力バッファ回路2の参照電圧端子に接続されてい
る。
1の動作について説明する。
A1の動作説明図である。
力信号V0と、参照電圧Vrefとを示してある。図2
(2)には、出力バッファ回路2の正転出力信号Voutp
と、出力バッファ回路2の反転出力信号Voutnと、誤差
電圧ΔV×G×2とを示してある。なお、ΔVは、出力
バッファ回路2が入力する誤差電圧であり、Gは、出力
バッファ回路2の電圧利得である。
A1において、第1のインピーダンス変換増幅回路1と
第2のインピーダンス変換増幅回路3とが、互いにほぼ
同一構成であるので、第1のインピーダンス変換増幅回
路1の出力信号V0の「0」レベルと、第2のインピー
ダンス変換増幅回路3の出力電圧Vrefとは、ほぼ一致
した電圧値である。したがって、誤差電圧ΔVが極めて
小さく、出力バッファ回路2の正転信号出力Voutp、反
転信号出力Voutnのオフセット電圧は、バッファの利得
で増幅されても、その差分(ΔV×G×2)は小さな値
である。
れば、上記のように、オフセット電圧を小さくすること
ができるので、後段回路との間で、直流結合が可能にな
り、結合容量を必要としないので、トランスインピーダ
ンスアンプTA1とその後段回路とを含めた回路が小型
である。また、第2のインピーダンス変換増幅回路3が
参照電圧Vrefを発生するので、トランスインピーダン
スアンプTA1の外部から、参照電圧Vrefを与える必
要がない。
スインピーダンスアンプTA2の構成を示す図である。
第1のインピーダンス変換増幅回路(プリアンプ)1
と、出力バッファ回路2と、インピーダンス変換増幅回
路1と同一構成のインピーダンス変換増幅回路(レプリ
カプリアンプ)3と、中間段バッファ回路4と、電流信
号入力端子5と、電圧信号出力端子6とを有する。
路2の前段に設けられ、第2のインピーダンス変換増幅
回路3の構成は、第1のインピーダンス変換増幅回路1
と全く同一構成であり、バッファ回路2、4の参照電圧
Vrefは、第2のインピーダンス変換増幅回路3によっ
て生成されている。
2の動作について説明する。
refは、第1のインピーダンス変換増幅回路1と全く同
一構成の第2のインピーダンス変換増幅回路3によって
生成されているので、バッファ回路2、4において、そ
の入力信号の直流レベルと参照電圧とを、極めて高い精
度で一致させることができる。したがって、集積回路
(LSI)によって回路を構成する場合、2つのインピ
ーダンス変換増幅回路1、3を互いに直近に配置すれ
ば、ほぼ同一の特性を得ることができ、バッファ回路
2、4における入力信号の直流レベルと参照電圧との一
致精度がさらに高い。
ファ回路2の前に設けられているので、中間段バッファ
回路4は、出力負荷を駆動する必要がなく、出力バッフ
ァ回路2を構成するトランジスタのサイズよりも、中間
段バッファ回路4を構成するトランジスタのサイズを、
小さくすることができ、したがって、中間段バッファ回
路4と出力バッファ回路2との配線長を短くすることが
できるので、インピーダンス整合の必要がなく、高速に
信号伝達することができる。
が長くなると、寄生インダクタンス等の影響によって特
性劣化が生じるので、インピーダンス整合を行う必要が
あり、この整合インピーダンスは、一般に50Ω程度の
小さな値が用いられ、この負荷抵抗を駆動し信号振幅を
得るためには、出力バッファ回路に大電流を流す必要が
ある。しかし、トランスインピーダンスアンプTA2に
おいては、中間段バッファ回路4と出力バッファ回路2
との配線長を短くすることができるので、インピーダン
ス整合を行う必要がなく、したがって、高速に信号伝達
することができる。
タサイズを小さくすることができる分だけ、寄生容量が
減り、中間段バッファ回路4を設けずに出力バッファ回
路2に直接接続した場合(トランスインピーダンスアン
プTA1)よりも、インピーダンス変換増幅回路1の出
力からみた中間段バッファ回路4の入力容量が、小さく
なる。
A2によれば、差動出力バッファ回路2の参照電圧を高
精度に生成することができる。さらに、インピーダンス
変換増幅回路1からみた出力バッファ回路2の入力容量
を低減することができるので、帯域劣化を改善できる。
したがって、従来問題となっていた波形歪をなくし、高
周波でも動作可能とすることができる。これによって、
高速動作可能な差動インタフェースを有するトランスイ
ンピーダンスアンプを提供することができる。
A2を具体的に示す回路図である。
TA2は、第1のインピーダンス変換増幅回路(プリア
ンプ)1と、出力バッファ回路2と、第1のインピーダ
ンス変換増幅回路1と同一構成のインピーダンス変換増
幅回路3と、中間段バッファ回路4とを有し、受光素子
7に接続されている。第1のインピーダンス変換増幅回
路1、3には、それぞれ、帰還抵抗Rfが接続されてい
る。
ダンス変換増幅回路1、第2のインピーダンス変換増幅
回路3と、出力バッファ回路2との間に接続されてい
る。中間段バッファ回路4が設けられているので、第1
のインピーダンス変換回路1の出力負荷は、中間段バッ
ファ回路4の入力インピーダンスである。
ピーダンスの値が比較的大きく、出力バッファ回路2の
入力インピーダンスが、中間段バッファ回路4の負荷で
あるので、中間段バッファ回路4に大電流を流す必要が
なく、中間段バッファ回路4のトランジスタサイズを、
出力バッファ回路サイズ2とは別に設定することができ
る。
A2における中間段バッファ回路4、出力バッファ回路
2の具体例を示す回路図である。
6が設けられている。
成によれば、中間段バッファ回路4のトランジスタサイ
ズを変更することができる。すなわち、図5に示すよう
に、中間段バッファ回路4の入力トランジスタTr1に
流す電流I1を、出力バッファ回路2の入力部のトラン
ジスタTr2に流す電流I2よりも低減することができ
る。
般的に比較的小さな抵抗値50Ωが用いられるので、イ
ンピーダンス整合を行い、この負荷を駆動し、出力振幅
を得るためには、大電流が必要である。たとえば、負荷
抵抗50Ωで、インピーダンス整合をとるために、バッ
ファ回路の出力インピーダンスを50Ωとした場合に1
Vの信号振幅を得ようとすると、40mA以上の駆動電
流が必要になる。このために、出力バッファ回路2を構
成するトランジスタサイズは、1mA程度を流している
プリアンプ回路のトランジスタよりも、全体的に大き
く、入力部のトランジスタの寄生容量が、そのサイズに
比例して大きな値になり、帯域劣化の原因になる。
ンプTA2において、中間段バッファ回路4を設けるこ
とによって、中間段バッファ回路4のトランジスタサイ
ズを小さくすることができるので、中間段バッファ回路
4における寄生容量が減り、トランスインピーダンスア
ンプの帯域改善に有効である。
インピーダンスアンプにおいて、波形劣化を改善し、高
速動作を得ることができ、また、差動出力信号の直流レ
ベル差の小さな差動インタフェースを提供できるので、
後段回路と直流結合することができる。また、参照電圧
を外部から与える必要がなくなる。
ダンスアンプにおいて、波形劣化を排除することがで
き、したがって、信号劣化を低減できる。特に、集積回
路の場合、外部電圧用部品を削減できるため、小型化、
経済化に有効である。さらに、後段回路との直流結合に
よって後段回路との結合容量が不要とすることに加え、
バースト信号のような低周波から帯域の必要な信号伝送
が可能となる。
タフェースにおける差動出力信号の直流レベル差が小さ
いので、後段回路と直流結合することができ、また、参
照電圧を外部から与える必要がないという効果を奏す
る。
トランスインピーダンスアンプにおいて、波形劣化が改
善され、高速動作を得ることができるという効果を奏す
る。
スアンプTA1を示す回路図である。
明図である。
ンスアンプTA2の構成を示す図である。
に示す回路図である。
中間段バッファ回路4、出力バッファ回路2の具体例を
示す回路図である。
の基本構成とその動作原理とを示す図である。
を示す構成図である。
における入出力信号と参照電圧誤差との関係を示す図で
ある。
な回路構成を示す図である。
第2のインピーダンス変換増幅回路、 4…中間段バッファ回路、 5…電流信号入力端子、 6…電圧信号出力端子、 7…受光素子、 8…帰還抵抗、 9…増幅回路、 15…トランジスタの寄生容量、 16…出力負荷抵抗、 V0…出力バッファ回路2の入力信号、 Vref…参照電圧、 Voutp…出力バッファ回路2の正転出力信号、 Voutn…出力バッファ回路2の反転出力信号。
Claims (3)
- 【請求項1】 電流信号を入力し電圧信号に変換する第
1のインピーダンス変換増幅回路と;上記第1のインピ
ーダンス変換増幅回路の信号出力端子に、入力端子が接
続されている出力バッファ回路と;上記第1のインピー
ダンス変換増幅回路と同一構成を具備し、上記出力バッ
ファ回路の参照電位端子に、出力端子が接続されている
第2のインピーダンス変換増幅回路と;を有することを
特徴とするトランスインピーダンスアンプ。 - 【請求項2】 電流信号を入力し電圧信号に変換する第
1のインピーダンス変換増幅回路と;上記第1のインピ
ーダンス変換増幅回路の信号出力端子に、入力端子が接
続されている中間段バッファ回路と;上記第1のインピ
ーダンス変換増幅回路と同一構成を具備し、上記中間段
バッファ回路の参照電位端子に、出力端子が接続されて
いる第2のインピーダンス変換増幅回路と;上記中間段
バッファ回路の出力端子に、入力端子が接続され、、上
記第2のインピーダンス変換増幅回路の出力端子に、参
照電位端子が接続されている出力バッファ回路と;を有
することを特徴とするトランスインピーダンスアンプ。 - 【請求項3】 請求項2において、 上記中間段バッファ回路を構成するトランジスタの物理
的な大きさが、上記出力バッファ回路を構成するトラン
ジスタの物理的な大きさよりも小さいことを特徴とする
トランスインピーダンスアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000257034A JP3599274B2 (ja) | 2000-08-28 | 2000-08-28 | トランスインピーダンスアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000257034A JP3599274B2 (ja) | 2000-08-28 | 2000-08-28 | トランスインピーダンスアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002076793A true JP2002076793A (ja) | 2002-03-15 |
JP3599274B2 JP3599274B2 (ja) | 2004-12-08 |
Family
ID=18745559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000257034A Expired - Lifetime JP3599274B2 (ja) | 2000-08-28 | 2000-08-28 | トランスインピーダンスアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3599274B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007295531A (ja) * | 2006-03-30 | 2007-11-08 | Eudyna Devices Inc | 電子回路 |
JP2008306614A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプ |
JP2010016740A (ja) * | 2008-07-07 | 2010-01-21 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプ |
WO2010100741A1 (ja) * | 2009-03-05 | 2010-09-10 | 株式会社日立製作所 | 光通信装置 |
JP2018014547A (ja) * | 2016-07-19 | 2018-01-25 | 日本電信電話株式会社 | 増幅回路 |
WO2020225892A1 (ja) * | 2019-05-08 | 2020-11-12 | 日本電信電話株式会社 | トランスインピーダンスアンプ |
-
2000
- 2000-08-28 JP JP2000257034A patent/JP3599274B2/ja not_active Expired - Lifetime
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007295531A (ja) * | 2006-03-30 | 2007-11-08 | Eudyna Devices Inc | 電子回路 |
JP4503624B2 (ja) * | 2006-03-30 | 2010-07-14 | 住友電工デバイス・イノベーション株式会社 | 電子回路 |
JP2008306614A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプ |
JP2010016740A (ja) * | 2008-07-07 | 2010-01-21 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプ |
WO2010100741A1 (ja) * | 2009-03-05 | 2010-09-10 | 株式会社日立製作所 | 光通信装置 |
US8445832B2 (en) | 2009-03-05 | 2013-05-21 | Hitachi, Ltd. | Optical communication device |
JP2018014547A (ja) * | 2016-07-19 | 2018-01-25 | 日本電信電話株式会社 | 増幅回路 |
WO2020225892A1 (ja) * | 2019-05-08 | 2020-11-12 | 日本電信電話株式会社 | トランスインピーダンスアンプ |
Also Published As
Publication number | Publication date |
---|---|
JP3599274B2 (ja) | 2004-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6275114B1 (en) | Impedance matched CMOS transimpedance amplifier for high-speed fiber optic communications | |
US10700786B2 (en) | Optical transceiver | |
US8509629B2 (en) | High sensitivity two-stage amplifier | |
US6720832B2 (en) | System and method for converting from single-ended to differential signals | |
JP3541750B2 (ja) | 光受信前置増幅器 | |
US20040100317A1 (en) | Optical signal receiving circuit and optical signal receiving semiconductor device | |
US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
CN106656061B (zh) | 一种跨阻放大器 | |
US7342418B2 (en) | Low voltage differential signal receiver | |
JP6054434B2 (ja) | 増幅回路 | |
EP0382373B1 (en) | Nonlinear noninverting transimpedance amplifier | |
US6832054B2 (en) | High speed optical receiver implemented in one chip | |
JP2002076793A (ja) | トランスインピーダンスアンプ | |
KR100444911B1 (ko) | 광수신기용 차동 트랜스임피던스 증폭기 | |
WO2019218687A1 (zh) | 激光器驱动电路 | |
US20050174149A1 (en) | Device for generating a pair of true/complement-phase logic signals | |
US6989709B2 (en) | CMOS low voltage high-speed differential amplifier | |
KR20030010234A (ko) | 차동 신호 검출회로 | |
US11881827B2 (en) | Traveling-wave transimpedance amplifier | |
TWI639298B (zh) | 差分轉阻放大器 | |
JP2531922B2 (ja) | 単極性符号・双極性符号変換回路 | |
US6885247B2 (en) | Current amplifier | |
CN117176084A (zh) | 一种具有轨到轨输入范围的高速限幅放大器电路 | |
US20190214952A1 (en) | Circuit, receiving circuit, optical receiver , optical transmission system, and active optical cable | |
JP2002171147A (ja) | 広帯域プリアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040910 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3599274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |