JP2991911B2

JP2991911B2 - デジタルデータ受信機

Info

Publication number: JP2991911B2
Application number: JP5306081A
Authority: JP
Inventors: オータユースケ; ジェラルドスワーツロバート
Original assignee: AT&T Corp
Current assignee: AT&T Corp
Priority date: 1992-11-13
Filing date: 1993-11-12
Publication date: 1999-12-20
Anticipated expiration: 2014-12-20
Also published as: EP0597632B1; US5371763A; DE69318802D1; JPH06232917A; DE69318802T2; CA2106438A1; CA2106438C; EP0597632A1

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタルデータ受信機に
関する。更に詳細には、本発明はパケットモードデジタ
ルデータを受信する受信機に関する。

【０００２】

【従来の技術】常用のデータ通信に関する要件は明確な
論理閾値の確立である。金属配線系ではこの目的のため
に所定のｄｃ（直流）論理レベルを使用する。これは、
絶対的な信号レベルが事前に分からない光系では不十分
である。従来の解決法は、受信機と論理量子化器との間
をａｃ（交流）結合することである。

【０００３】この解決法の場合、ｄｃ論理閾値レベル
は、受信データパルスの“信号平均”を生成することに
より確立される。平均を超える信号は論理１と見做さ
れ、平均未満の信号は論理０と見做される。ａｃ結合受
信機は連続的なデータ伝送に関して十分に役立つが、信
号の時間平均が連続的かつ予測不能に変動するバースト
モードデータ伝送には殆ど役立たない。

【０００４】これに対して、高速ｄｃ結合受信機は、理
想的にはバーストモード動作に適しているが、受信デー
タパルスのｄｃ中心（データ信号の最小及び最大偏位の
合計の１／２）の数ミリボルト内に論理基準電圧レベル
を確立する必要があるので、実現困難なことが立証され
た。

【０００５】米国特許第５０２５４５６号は、バースト
モードデータ受信機を使用することにより前記問題を解
決した。このバーストモードデータ受信機は入来バース
トデータパケットの増幅が可能であり、論理閾値電圧を
ｄｃ中心に自動的に（理想的には、入力データバースト
の第１ビットの間に）調整する。

【０００６】現在、パケットデータ伝送は光バス通信シ
ステムにより送られている。この事実は、１９９２年２
月発行の“ジャーナル・オブ・ライトウエーブ・テクノ
ロジー(Journal of Lightwave Technology) ”，Ｖｏ
ｌ．１０，Ｎｏ．２に掲載されたユースケ・オータ(Yus
uke Ota)らの「光バス用途のＤＣ−１Ｇｂ／ｓバースト
モード互換受信機(DC-1Gb/s Burst-Mode Compatible Re
ceiver for Optical BusApplications)」と題する論文
に記載されている。バスシステムでは、前記の問題は一
層困難な問題になっている。なぜなら、現在、バス媒体
は多数の光送信機により時分割されているからである。

【０００７】これらのバスシステムは、従来の受信機に
２つの新たな制約条件を賦課する。第１の制約条件は、
出力レベルが大幅に変動する異なる送信機から間隔が非
常に狭いパケットデータを受信機が受信しやすいことで
ある。例えば、或るパケットは−１５ｄＢｍの電力レベ
ルで到着し、続いて、数ビット後に、−３５ｄＢｍの電
力レベルを有する別のパケットが到着する。受信機は、
時間的に数ナノ秒しか分離されていない広範なパケット
振幅を処理できなければならない。

【０００８】第２の制約条件は、送信機のレーザ光源を
“ｏｎ”から完全に極めて迅速に“ｏｆｆ”にターンさ
せることが困難なので、レーザは一般的に、バイアスが
かけられており、そのため、レーザは通常、僅かに“ｏ
ｎ”のままでいる。しかし、多数のレーザをバスに実装
する場合、各レーザはいつでも僅かに“ｏｎ”の状態に
あり、発生するｄｃ“暗レベル”光は、検出しようとす
る若干の弱ａｃ信号よりも高くなり易い。

【０００９】従って、ｄｃ光レベルの感度を除去するた
めの高域フィルタと同等なものに対する必要がある。高
域フィルタを導入する最も容易な方法は、信号を単にａ
ｃ結合するだけである。しかし、これによれば、バース
トモード受信機が本来的に解決しようと企図したａｃ結
合に伴う全ての問題を再び蒸し返すこととなる。

【００１０】

【発明が解決しようとする課題】従って、本発明の目的
は、バーストモード受信機が本来的に解決しようと企図
したａｃ結合に伴う全ての問題を解決したデジタルデー
タ受信機を提供することである。

【００１１】

【課題を解決するための手段】本発明によれば、デジタ
ルデータ受信機は、デジタルパケットデータ入力信号を
受信するｄｃ結合差動入力増幅器回路、信号のピーク振
幅の検出と記憶をする検出器回路、及びパケット完了リ
セット信号に応答するリセット回路を具備する。リセッ
ト回路は、受信する入力信号が存在しない間検出回路に
より記憶された初期ｄｃ電圧とほぼ等しいノンゼロ電圧
にピーク振幅信号を放電する。

【００１２】本発明の他の態様によれば、リセット回路
はリセット信号により作動する粗リセット回路及び微細
リセット回路を具備する。粗リセット回路は、記憶さ
れた電圧が初期ｄｃ電圧の断られた後に初期ｄｃ電圧が
所定の電圧以下になるまで、急速に検出回路を放電す
る。微細リセット回路は、初期ｄｃ電圧が達するまで
ゆっくりと検出器を放電する。第１の実施例において、
本発明のリセット回路は先に引用した米国特許第５，０
２５，４５６号で記述した従来技術のデジタルデータ受
信機と連動するように設計されている。

【００１３】第２の実施例において、本発明のリセット
回路は先に引用した我々の関連特許出願のデータ受信機
を操作するように調整されている。これらの設計では、
データ受信機は、入力データ信号を受信するための第１
の入力を有するｄｃ結合差動入力増幅器回路と、第１の
基準信号を受信するための第２の入力と、増幅器出力を
有するｄｃ結合差動入力増幅器回路を具備する。

【００１４】第１のピーク検出器は増幅器出力データ信
号のピーク振幅を検出、記憶し、更にそこから第１の基
準信号を発生させる。第２のピーク検出器は増幅器出力
データ信号の負（最小）ピーク振幅を検出、記憶し、更
にそこから第２の基準信号を発生させる。第１及び第
２の基準信号に応答して、ｄｃ補償器は増幅器の第１の
入力に与えられるデータ入力信号のｄｃまたは低周波電
流の一部を分流する。

【００１５】本発明によれば、リセット回路は、受信さ
れたデータ入力信号が存在しない間、前記ピーク検出器
内に記憶される初期ｄｃ電圧にほぼ等しいノンゼロ電圧
になるまで各ピーク検出器の電圧を放電する。リセット
信号は受信機の他の回路をリセットするためのものであ
る。このリセット回路は、受信機が広い調整範囲の電力
レベルを有する微細な間隔のパケットデータ信号をより
効果的に調整できるようにする。

【００１６】

【実施例】以下、図面を参照しながら本発明を更に詳細
に説明する。

【００１７】図１は従来技術によるバーストモード受信
機のアーキテクチュアである。このアーキテクチュアは
米国特許第５０２５４５６号明細書（発明の名称：“バ
ーストモードデジタルデータ受信機”）に開示されてい
る。このアーキテクチュアは、各信号バーストの初期段
階に決定される“瞬時論理閾値”（ＶREF ）を確立す
る。

【００１８】この論理閾値レベルは、通常、ａｃ結合受
信機で確立されるｄｃ信号平均に取って代わる。論理閾
値ＶREF はピーク入力信号の半振幅点と同等にセットさ
れ、その後の信号振幅はこのレベルを基準とする。閾値
の決定は極めて迅速でなければならない。理想的には、
信号バーストにおける第１ビットの結論により完了され
る。

【００１９】図２は典型的なバーストモードデジタルデ
ータ入力を示す波形図である。図２において、符号２０
１はバーストモード受信機に入力されるバーストモード
デジタルデータを示し、符号２０２は量子化器出力を示
す。

【００２０】図１を参照する。受信機は４個のブロック
を有する。差動入力／出力トランスインピーダンス増幅
器（Ａ1 ），高速ピーク検出器（Ａ2 ），光利得増幅器
（Ａ3 ）及び量子化器回路（Ｑ1 ）である。量子化器回
路Ｑ1 は、受信機から出力されたアナログ信号を、この
回路に接続された回路類と互換性のある電圧レベル（例
えば、ＥＣＬ）において完全なデジタル０または１信号
に変換する。

【００２１】受信機は次のように動作する。データが存
在しない場合、ピークホールドコンデンサＣPDは放電さ
れる。データが到着すると、光検出器ＰＤ1 は光電流Ｉ
inを発生し、増幅器Ａ1 の差動出力電圧は、Ｖ0+−Ｖ0-
＝ΔＶ0 ＝ＩinＺT （ここで、ＺT はＡ1 の正入力と負
出力との間のトランスインピーダンス（フィードバック
レジスタ）である）となる。

【００２２】従って、Ａ1 の差動出力のうちの一方（従
って、、正味の出力振幅の半分）はピーク検出器により
サンプリングされ、そして、ＣPDに記憶される。この半
振幅基準レベル（ＩinＺT ／２）はＡ1 の相補（負）入
力へ入力される。斯くして、論理閾値ＶREF を確立す
る。ピーク検出器は極めて急速に充電する。しかし、バ
ースト内の最初の数ビット中に、出力のパルス幅に若干
の歪みが存在することがある。

【００２３】論理レベル獲得は、ピーク検出器コンデン
サＣPDのサイズを低下することにより促進される。しか
し、ＣPDはＡ1 及びＡ2 の周囲のピーク検出器フィード
バックループを安定化させるためにも使用される。ＣPD
が小さすぎる場合、ピーク検出器ループは結果的に不安
定になる。

【００２４】図１の受信機の光バス用途では、２つの問
題が新たに生起する。第１の問題は、広範に変動する信
号振幅を有する光パケットはバス上に間隔が接近して出
現する。これは図２の符号２０３で示される。パケット
ＰＫ１（第１の送信機から）及びＰＫ２（第２の通信機
から）は同じタイムスロット幅Ｔ１を有し、また、パケ
ットＰＫ１はパケットＰＫ２よりも著しく高い信号振幅
を有する。

【００２５】図１の回路では、大きな振幅のパケットＰ
Ｋ１閾値がＣPDに記憶された後、この回路は小さな振幅
のパケットＰＫ２とノイズとを区別できなくなる。従っ
て、このようなパケットはＣPDを放電させるために十分
に長い時間間隔（例えば、図２の符号２０３で示される
Ｔ２）により分離されなければならない。

【００２６】図３の符号３１０で示されるように、光電
流Ｉin(1) 及びＩin(2) は受信された光信号電力Ｐ1 及
びＰ2 に比例し、Ｉin(1) はＩin(2) よりも遥かに大き
い。符号３２０で示される事例では、ピーク検出器出力
は第１の大きなＩin(1) 信号（パルス０）により決定さ
れ、また、このピーク検出器出力は大きすぎるので、第
１の後のＩin(2) パルス（パルス１）は量子化器回路Ｑ
1 の論理スライスレベル３３１に達することはできな
い。

【００２７】次いで、図３の符号３４０で示されるよう
に、量子化器回路Ｑ1 の出力ビット１は完全に欠落し
（点線で示されている）、ビット２は大きなパルス幅歪
み（図３の符号３４０で示された事例において）を受け
る。

【００２８】光バス用途における第２の問題は、低周波
数“暗レベル”光電力である。図４はレーザダイオード
の動作レベルを示すグラフ図である。高速における
“真”ＯＦＦ（すなわち、Ｐ0 ，Ｉ0 ）とＯＮ（すなわ
ち、Ｐon，Ｉon）状態の間で送信機のレーザダイオード
を変調させることは実際的ではない。

【００２９】従って、レーザは電流Ｉoff （レーザ動作
閾値電流（Ｉth）よりも僅かに低い）において一般的
に、ＯＦＦバイアスがかけられる。この場合、ＯＦＦ状
態であっても若干光出力（Ｐoff ）が存在する。消滅比
（Ｐon／Ｐoff ）は一般的に、１０〜２０である。

【００３０】従って、バス上の多くのレーザの場合、暗
（全ｏｆｆ）光レベルはＮＰoff である。ここで、Ｎは
レーザの個数である。この光レベルは個々のレーザのＯ
Ｎ状態光レベルにほぼ等しい。更に、パケット間の受信
光電力における許容変動が１００：１なので、暗レベル
信号の光電力は若干のパケットのバースト信号レベルを
大幅に超えることがある。

【００３１】現在のｄｃ結合パケットデータ受信機アー
キテクチャでは、論理閾値はＩinＺT ／２である。ここ
で、Ｉinは最大光信号入力Ｐinに対応する入力信号であ
る。

【００３２】図５を参照する。暗レベル電流の存在下で
は、ＩinＺT ／２に等しい“真”論理閾値よりもむし
ろ、（Ｉdark＋Ｉin）ＺT ／２に等しい“偽”論理閾値
ＴＨ１が確立される。符号５０１で示されるように、Ｉ
dark＜Ｉinである場合、符号５０３で示されるように、
適正な入力信号検出は依然として有望である。しかし、
符号５０１で示されるように、Ｉdark≧Ｉinである場
合、偽閾値ＴＨ１は、符号５０５で示されるような適正
な検出よりもむしろ、符号５０４で示されるように入力
信号を不適正に検出させる。

【００３３】図６は本発明の新規な回路の構成を示す増
幅機能ブロック図である。図１におけるＡ1 に対応する
プリアンプは差動入力／出力トランスインピーダンス増
幅器である。アダプティブ閾値回路６１０は図１におけ
るピーク検出器（Ａ2 ，ＢX，ＢY ，ＣPD）を改変し機
能を高めた改造版である。出力増幅器はＡ3 に対応す
る。パケット閾値リセット回路（以下「リセット回路」
という）６２０はデータパケット間のピーク検出器コン
デンサをゼロ化する新規な機能が付加されている。この
新規な性能については下記で詳細に説明する。

【００３４】リセット機能は各ピーク検出器回路に採用
されており、ピーク検出器コンデンサを急速かつ正確に
ゼロ化させる。データパケットの終局（図２のＴ２）に
おいてリセット回路６２０を起動することにより、受信
機は、短いリセット間隔の後に、新たな論理閾値（例え
ば、かなり低いレベルにおける論理閾値）を確立するよ
うに準備される。暗レベル光に関する問題は、“暗レベ
ル補償器”（Ｄａｒｃｏｍ）回路（プリアンプＡ1 とア
ダプティブ閾値回路６１０を含む）により処理される。

【００３５】“暗レベル補償器”（Darcom）回路はＩin
の低周波数入力信号（Ｉcomp）部分を測定し、そして、
これを分流するかまたは減算する。更に、下記で説明す
るように、ピーク検出器回路（Ａ2P，Ａ2N）は、安定性
を高めるように改変されており、ピーク検出器トラッキ
ングの精度が向上する。

【００３６】暗レベル補償器（Ｄａｒｃｏｍ）回路図６は暗レベル補償器回路のブロック図である。Ｄａｒ
ｃｏｍ回路６００は、入力増幅器Ａ1 ，正ピーク検出器
Ａ2P，負ピーク検出器Ａ2N，比較増幅器Ａ4 およびロー
パスフィルタＬＰ１からなる。検出器Ａ2Pは増幅器Ａ1
の正出力のピーク値をサンプリングする。検出器Ａ2Nは
増幅器Ａ1 の負出力のピーク値をサンプリングする。

【００３７】増幅器Ａ1 の差動出力（Ｖ0+およびＶ0-）
のために、正および負ピーク検出器Ａ2P及びＡ2Nは同じ
回路として実現させることができる。従って、トラッキ
ング精度の整合が保証され、その結果、全体的な正確性
が向上する。最大入力振幅（例えば、図５のＴＨ２）の
半分に等しい論理閾値をセットするために、検出器2Pは
増幅器Ａ1 と共に使用される。

【００３８】Ｄａｒｃｏｍ回路６００は、ピーク検出器
回路（Ａ2P，Ａ2N）のスペクトル特性をあてにする。ピ
ーク検出器コンデンサの放電時間により下端に結合され
た高周波数範囲では、ピーク検出器回路（Ａ2P，Ａ2N）
は単一利得を有するピークサンプリング回路として作用
する。しかし、低周波数では、ピーク検出器コンデンサ
は十分な放電時間を有し、その結果、Ａ2P及びＡ2Nは単
なる単一利得増幅器である。

【００３９】Ａ2P及びＡ2Nの出力は入力電流Ｉinの低周
波数変動を追跡するが、下記では、説明を簡単にするた
めに、これらの低周波数変動を“ｄｃ”Ｉdark電流と呼
ぶ。従って、Ａ2P及びＡ2Nは、増幅器Ａ1 の正及び負出
力（Ｖ0+およびＶ0-）のピーク値を入力として比較増幅
器Ａ4 へ入力する。

【００４０】図７に示されるように、これらのピーク検
出器出力（Ｖ0+およびＶ0-）は、高周波数共通信号ピー
クと低周波数差分信号（暗レベルオフセット）の合計か
らなる。従って、暗レベルオフセット信号の不存在下で
は、ピーク検出器Ａ2P，Ａ2N出力は、図７において符号
７０１の点線の電圧レベルにより示されるように出現す
るが、波形７０２は暗レベルオフセット信号の存在下に
おける出力Δ＝Ａ2P−Ａ2Nを示す。また、Ａ4 はローパ
スフィルタと一緒になって、これを“ｄｃ差分”信号
（Ｉcomp）に変換する。

【００４１】“ｄｃ差分”信号（Ｉcomp）は入力信号Ｉ
inから減算される。従って、ｄｃ（または低周波数）フ
ィードバックループがＤａｒｃｏｍ回路６００内に確立
される。このループは、他の全てのｄｃオフセット信号
（または低周波数オフセット信号）と共に入力暗電流
（Ｉdark）を相殺することにより、Ａ1 のｄｃ（または
低周波数）信号の差動出力を強制的にゼロにする。

【００４２】前記のようなその他のオフセット信号は、
増幅器Ａ1 の出力Ｖ0+およびＶ0-またはピーク検出器Ａ
2P又はＡ2Nから発生される。ローパスフィルタＬＰ１
は、Ｄａｒｃｏｍフィードバックループを安定化させ、
また、暗レベル信号の変動を平均化するのに役立つ。

【００４３】正ピーク検出器Ａ2Pにより論理閾値がＩin
ＺT ／２として適正に確立された場合、Ａ1 の差動出力
は論理閾値の上下に対称的に振動する。従って、正およ
び負ピークの振幅は均等である。従って、Ａ2P及びＡ2N
の出力も均等である。斯くして、増幅器Ａ4 への差動電
圧はゼロであり、その結果、比較増幅器Ａ4 の出力にお
けるＩcompの正味の変動は全く発生しない。これは図７
における符号７０１で示された“理想的”ケースとして
例証されている。

【００４４】実際、Ｄａｒｃｏｍ回路６００は高周波数
入力は無視するが、ｄｃ（または低周波数）出力成分は
強制的にゼロにする。Ｄａｒｃｏｍ回路６００の適正な
動作は正確なトラッキングと２個のピーク検出器Ａ2P及
びＡ2Nの整合により左右される。正ピーク検出器Ａ2Pが
不正確である場合、不適正な論理閾値が確立され、その
結果、ピーク検出器出力は対称的にならない。これは、
図７にける符号７０２の波形により例証されている。こ
れは、これ自体が差動プリアンプＡ1 出力電圧（Ｖ0+−
Ｖ0-）におけるオフセットとして現われる。

【００４５】同様に、ピーク検出器Ａ2P及びＡ2Nが互い
に正確に整合しない場合、この不整合もまたプリアンプ
Ａ1 出力のオフセットとして出現する。このような差動
オフセット電圧は増幅器の感度を低下させるか、また
は、偽デジタル論理０または１信号を発生しがちであ
る。また、ピーク検出器Ａ2P及びＡ2Nが正確であり、精
密に整合されていたとしても、現在の計画はデータフォ
ーマットへ制約条件を付ける。このような制約条件は、
ピーク検出器が急速に充電され、そして、出来るだけ長
い間、この荷電を保持している場合に、最も緩和され
る。

【００４６】前記の計画によれば、原則として、ノイズ
に対する考慮を除いて、暗電流Ｉdarkの許容サイズには
何の制限も存在しない。更に、Ｄａｒｃｏｍ回路６００
は主信号経路から入力スペクトルの低周波数部分を減算
するが、その情報はＡ4 出力におけるその他の目的（例
えば、監視）に依然として利用可能である。

【００４７】ピーク検出器Ａ2P及びＡ2N トラッキング及びフィードバックループ安定性を改善す
るために、図１に示された従来技術のピーク検出器回路
に対して２つの変更を施した。下記の記載において、ピ
ーク検出器Ａ2P及びＡ2Nは同様な回路を使用し、また、
同様な方式で動作するので、正ピーク検出器Ａ2Pの動作
についてのみ説明する。以下、図１及び図８を併せて参
照しながら説明する。下記で詳細に説明するように、図
８における点線で囲まれたブロック部分は入力電圧信号
を受信するための代替実施態様を例証する。

【００４８】トラッキングの正確性を高めるために、ピ
ーク検出器回路Ａ2Pの利得は僅かに増大された。図１に
示されたピーク検出器回路の場合、分数トラッキングエ
ラー（Ｖin−Ｖ0 ）／Ｖinは１／（１＋Ａ）である。こ
こで、前記Ａは増幅器Ａ2 の開ループ利得であり、Ｖin
及びＶ0 はＡ2 ，ＢX ，ＢY 及びＣPDからなるピーク検
出器の入力及び出力信号である。このエラーは利得Ａの
増大につれて減少するが、絶対にゼロにはならない。こ
のエラーを最小にする方法は、図８に示されるようなピ
ーク検出器に少量の利得を導入することである。Ａ＝１
＋Ｒ1 ／Ｒ2 の場合、分数トラッキングエラーが除去さ
れることを証明するのは容易である。

【００４９】第２の変更は、ピーク検出器フィードバッ
クループの安定性を高めるために取り入れられた。図１
を参照する。このループは、ピーク検出器を通してＡ1
の正出力から引き出し、その後、Ａ1 の負入力へ戻る経
路として識別される。安定化には、このフィードバック
ループ内に単一の主要ポールが存在することが必要であ
る。このため、普通は、トランジスタＢX のエミッタ駆
動抵抗と直列のピーク検出器コンデンサＣPDによりセッ
トされるように設計される。

【００５０】しかし、あいにく、このループ内にはその
他の多数のポールが存在する。例えば、Ａ1 及びＡ2 の
増幅器ポール及びＡ1 の入力ポールなどが存在する。更
に、ＢX の駆動抵抗は非常に小さいので、主要ポールを
安定化させるめに一層大きなコンデンサＣPDが必要であ
る。このループの安定性を限界点にまで高めることがで
きる。

【００５１】本発明では、ＣPDまたはＢX のエミッタ駆
動抵抗の何れかを増大することにより安定性を高める。
あいにく、何方を増大させた場合でも、ピーク検出器の
放電時間が増長され、その結果、回路動作が損なわれ
る。従って、フィードバックループの不安定性またはピ
ーク検出器の緩慢放電の何方かを選択しなければならな
いものと思われる。ピーク検出器Ａ2Pは(1) 充電又は
(2) 保守からなる２種類のモードのうちの何れかで動作
する。

【００５２】充電モードの場合、増幅器Ａ2 に対する正
入力は負入力よりも大きく、回路はピーク検出器コンデ
ンサＣPDへの充電をポンピングすることにより反応す
る。充電モードでは、回路は“スルー(slew)限定”であ
る。同じく、ループ利得はゼロであり、その結果、安定
性は解決される。

【００５３】保守モードでは、増幅器Ａ2 に対する正お
よび負入力は概ね等しく、充電ポンプＢX は平均して、
放電電流（ＢY のベース電流）を平衡させるのに必要十
分な電流を供給する。このモードでは、安定性が論点な
ので、安定性は必ず達成されなければならない。

【００５４】安定性は、図８に示されるように、充電ト
ランジスタＢX と直列に大きな直列抵抗ＲPDを配置する
ことにより向上される。これは、ＲPD及びＣPDによりほ
ぼ決定される主要ポールの周波数を低下する。発生する
損傷充電特性は、図８において増幅器Ａ5 および充電ト
ランジスタＢZ として図示されるような“スルー(slew)
ブースタ”回路８１０を導入することにより修復され
る。スルーブースタ回路８１０は、制限直列抵抗なし
に、直接ＣPDを充電する。

【００５５】しかし、増幅器Ａ5 への入力は、Ａ2 の入
力に関して僅かにオフセットされる（ＶOFF ）。従っ
て、スルーブースタは、入力Ｖ0+と記憶出力ＶOUT との
間の差が大きい場合、すなわち、＞ＶOFF の場合にの
み、“ＯＮ”される。ＣPDに記憶された電圧が最終値の
ＶOFF 内にまで放電すると、スルーブースタ回路８１０
は“ＯＦＦ”され、そして、主ピーク検出器増幅器Ａ2
はその他の方法でＣPDを平衡するまで充電する。

【００５６】従って、スルーブースタ回路８１０は、回
路が充電モードの状態にある場合にのみ、“ＯＮ”状態
である。回路が保守モードである場合、スルーブースタ
回路８１０は“ＯＦＦ”状態であり、その結果、全体的
なフィードバックループ安定性に悪影響を及ぼさない。

【００５７】リセット回路図２において符号２０３で示されるリセット回路は、パ
ケットの終りのリセット信号に応答して、正及び負ピー
ク検出器回路Ａ2P及びＡ2Nの両方とも非常に急速に放電
するように設計されている。これにより、振幅が約１０
０：１（Ｐ１／Ｐ２）まで異なるデータパケット（ＰＫ
１，ＰＫ２）は、時間間隔（Ｔ２）、例えば、４ビット
期間（これは３０Ｍｂデータ信号の場合、約１３０ｎｓ
に相当する）程度の短い間隔により分離させることがで
きる。この間隔Ｔ２（図２の符号２０３で示される）は
“リセット間隔”と定義される。

【００５８】図８を参照する。リセット回路は、共通の
リセット可能回路８２０（リセット信号からリセット可
能信号を発生する）と、リセット放電回路８３０（各ピ
ーク検出器回路の一部である）を包含する。このリセッ
ト放電回路８３０は正ピーク検出器Ａ2Pに関してのみ図
示されている。

【００５９】リセット回路は、速度，精度，“クラン
プ”機能，電力節約およびＣＭＯＳ／ＴＴＬ入力レベル
などの属性を提供する。

【００６０】第１の属性である速度は、ピーク検出器コ
ンデンサＣPDを出来るだけ急速に放電またはクランプす
ることにより得られる。これは大きな放電電流（ＩDIS
）しか必要としない。第２の属性である精度は、ピー
ク検出器コンデンサＣPD電圧がその起動（データ不存
在）値に達したときに、放電電流ＩDIS （クランプ機
能）が即座に“ＯＦＦ”されなければならないので、問
題を面倒にする。ピーク検出器回路Ａ2P内の初期バイア
ス電圧のために、この起動値はゼロボルトではない。

【００６１】リセット間隔中にピーク検出器充電回路
（すなわち、増幅器Ａ2 およびＡ5 ）を“ＯＦＦ”さ
せ、同様に、リセット間隔以外の全ての間中に放電回路
（すなわち、増幅器Ａ6 ）を“ＯＦＦ”させるために、
このクランプ機能が必要である。このクランプ回路は、
パケット受信機出力（すなわち、増幅器Ａ3 ）をリセッ
ト間隔中に明確な論理状態に強制するのにも使用され
る。明らかに、増幅器Ａ3 が量子化器回路Ｑ1 の一部で
ある場合、量子化器Ｑ1 はクランプ機能によりリセット
される。電力節約およびＣＭＯＳ／ＴＴＬ入力レベルは
システム要件である。

【００６２】リセット放電回路８３０は次のように動作
する。比較増幅器Ａ6 はＣPDに印加される電圧を精度基
準電圧と比較する。この電圧が基準電圧ＶDIS を超えて
いる場合、スイッチＳF を閉成し、放電電流ＩDIS をＣ
PDから抜き取る。精度基準電圧ＶDIS は２段階画像回路
として実現される。

【００６３】図８の受信機により入力データが全く受信
されない場合、電圧ＶDIS は本質的に初期出力電圧ＶOU
T を示す。第１段階Ａ1iは入力増幅器Ａ1 のコピーであ
るが、第２段階Ａ2iはピーク検出器回路Ａ2 のコピーで
ある。（ピーク検出器増幅器Ａ2 内で使用されている利
得増大レジスタＲ１は第１画像段階Ａ1iの出力８４０に
対して参照される。）ＩDIS は非常に大きいの、コンデ
ンサＣPDを急速に放電させるために、増幅器Ａ6 放電ル
ープによる時間遅延は短くなければならない。さもなけ
れば、コンデンサＣPDは非常に緩慢に放電するであろ
う。

【００６４】同様に、増幅器Ａ6 の利得は正確な放電を
保証するために大きくなければならない。幸いにも、安
定性は増幅器Ａ6 ループの関心事ではない。なぜなら、
増幅器Ａ6 ループはコンデンサＣPDを放電させるだけで
あり、コンデンサを充電させることはできないからであ
る。すなわち、発振を起こさせる回復力は存在しないか
らである。

【００６５】クランプ機能は図８のリセットブロック８
２０により行われる。この回路ブロックはリセット入力
信号をリセット可能クランプ信号に変換し、また、放電
電流ＩDIS を“ＯＮ”および“ＯＦＦ”させる。これ
は、リセット入力信号が存在しない場合に、リセット放
電回路８３０の電力消費量を最小にすることにより電力
を節約する。

【００６６】図９には、第１図の先行技術の回路に用
いらる本発明のリセット回路の実施例を示す。本実施例
において、リセット回路は、図に示すように接続された
リセット放電回路８３０、８５０、リセット作動回路８
２０、精密基準Ａ₁₁、Ａ₂₁及び抵抗Ｒ１、Ｒ２を有す
る。図９において示したリセット回路８３０、８５０
は、図８を引用して前述した同じ回路を用いて完成さ
れ、同じ方法で操作するので、これ以上の詳細な説明は
省略する。

【００６７】別の実施態様では、リセット放電回路は粗
放電回路８５０と細放電回路８３０を包含する。（細放
電回路用にリセット放電回路を使用する場合、放電電流
源ＩDIS を微小電流値に調整しなければならない。）粗
放電回路８５０は前記の放電回路８３０と同様に動作す
る。但し、電圧ＶOUT とＶDIS の差がオフセット電圧Ｖ
OFF1を超えなければ粗放電回路８５０は起動されない。

【００６８】起動された場合、粗放電回路８５０はスイ
ッチＳC を電流源ＩDIS2に接続可能し、コンデンサＣPD
を放電させる。ＶOUT はＶDIS よりも大きいので、細放
電回路８３０も起動される。従って、ＶOUT がＶDIS ＋
ＶOFF1よりも大きい場合、粗放電回路８５０および細放
電回路８３０の両方とも同時にコンデンサＣPDを放電さ
せる。ＩDIS2はＩDIS よりも遥かに大きいので、ＩDIS2
が本質的に放電速度をコントロールする。

【００６９】電圧ＶOUT が低下し、そして、ＶDIS ＋Ｖ
OFF1に達したら、粗放電回路８５０はコンデンサＣPDか
ら電流源ＩDIS2を切断する。その後、細放電回路８３０
だけがコンデンサＣPDを放電し、緩慢で、一層正確にコ
ントロールすることができる放電速度を保証する。粗放
電回路と細放電回路を併用することにより、リセット放
電回路は、(1) 高電力レベルパケットデータからピーク
電圧のコンデンサＣPDを急速に放電させことができ、
(2) コンデンサＣPDを所望の電圧ＶDIS にまで極めて正
確に放電させることができる。

【００７０】低電力パケットデータの場合、粗放電回路
８５０は全く使用されない。斯くして、リセット放電回
路は、最終放電電圧のコントロールの正確性を犠牲にす
ることなく、放電速度を増大させることができる（すな
わち、迅速な放電を保証する）。この構成によれば、リ
セット回路は、過大な放電速度による行き過ぎなしに、
コンデンサＣPDを急速、かつ、正確に放電させることが
できる。速い放電速度は、数十〜数百Ｍｂ／ｓの範囲に
及ぶデータ速度について数ビットタイム以内に受信機を
確実にリセットできるようにする。

【００７１】コンデンサＣPDの最終放電電圧の設定の正
確性は、隣接するパケットデータ電力に関する受信機の
動的入力信号範囲を確実に約１００：１にすることを可
能にする。すなわち、受信機は、直ぐ後に１００倍以上
も高いレベルのパケットデータ信号が続く低レベルパケ
ットデータを受信することができる。

【００７２】差動出力を有するトランスインピーダンス
プリアンプＡ1 を利用するデジタルデータ受信機の完成
について説明してきたが、単一の最終出力を有する増幅
器も使用できる。このような実施態様の場合、出力増幅
器Ａ3 は単一の入力を有する。更に、このような実施態
様では、負ピーク検出器Ａ2Nは、ＢX ，ＢY およびＢZ
について使用されているＮＰＮタイプのトランジスタの
代わりに、ＰＮＰタイプのトランジスタを使用する“最
小レベル”検出器となる。

【００７３】従って、検出器Ａ2Nは、（前記の実施例で
発生された負ピーク電圧を示す最大電圧よりもむしろ）
最小電圧を示す最小レベル電圧を発生する。この場合、
暗レベルオフセットは、Ａ2Nの出力と画像回路Ａ11の出
力に類似の新たな基準電圧との間の差、すなわち、暗レ
ベル信号が存在しない増幅器Ａ1 出力により決定され
る。

【００７４】その後、比較増幅器Ａ4 は、検出器Ａ2Nか
ら出力された最小ピーク電圧とこの新たな基準電圧との
間の差を受信する差動増幅器のままでいる。次いで、こ
の差動増幅器はローパスフィルタと一緒になって、増幅
器Ａ1 へ入力される前に、Ｉinから減算または分流され
るｄｃ電流Ｉcompを発生する。

【００７５】更に、本発明は増幅器Ａ1 をトランスイン
ピーダンス増幅器から電圧増幅器へ変更することによ
り、（電流入力信号よりもむしろ）電圧入力信号により
使用することができる。これは、光検出器ＰD1を、特定
の出力インピーダンスの電圧信号源ＶS で置換すること
により実現される。

【００７６】このような構成は、光検出器ＰD1を図８の
点線ブロック８６０および８７０で示された回路で置換
する。この場合、電圧源ＶREF1はｄｃバイアス電圧であ
り、電圧源ＶS は入力電圧信号である。ブロック８６０
および８７０内の抵抗器ＺINは増幅器Ａ1 をトランスイ
ンピーダンス増幅器から電圧増幅器へ転用する。

【００７７】ここで説明した実施例では、アナログ回路
ブロックは実際に周知のＥＣＬゲートか、または、ＥＣ
Ｌゲートを簡単に変更したものの何れかである。ＥＣＬ
ゲートは電流源ロードとこれに続くエミッターフォロア
ステージを有する差動対からなる。これらの回路は、僅
かな利得しか与えないが、生得的に非常に高速である。

【００７８】入力増幅器、出力増幅器、ピーク検出器Ａ
2PおよびＡ2N、増幅器Ａ5 およびＡ6 、及び精度基準Ａ
1iおよびＡ2iは米国特許第５０２５４５６号明細書など
に詳記された回路を用いることにより完成させることが
できる。

【００７９】前記の実施例ではバイポーラ集積回路技術
を用いているが、ＦＥＴなどのようなその他の回路技術
も当然使用できる。

【００８０】例えば、シリコン、ガリウム砒素またはそ
の他の適当な半導体材料を使用して回路を完成させるこ
とができる。更に、図８に示した増幅器回路機能を完成
させるためにその他の周知回路も使用することができ
る。

【００８１】更に、本発明をバーストモードで動作され
るパケットデータシステムで使用する受信機として説明
したが、本発明は連続的なデータ伝送を利用するシステ
ムにおいても当然使用することができる。本発明を光信
号による用途について説明したが、本発明は光信号以外
の信号系についても使用できる。

【００８２】

【発明の効果】以上説明したように、本発明によれば、
デジタルデータ受信機は最小及び最大振幅の受信入力信
号を検出し、そして、この受信入力信号から、データ受
信機の入力端に入力されるべきデータ入力信号から減算
すべきｄｃまたは低周波数電流を決定する。この電流分
流構成は、前記の問題のある“暗レベル”光信号に応答
して、データ受信機に対する入力端において、ホトダイ
オードにより発生されたｄｃまたは低周波数電流を殆ど
除去する。その結果、本発明のデータ受信機はｄｃ“暗
レベル”光に対する感度が飛躍的に低下され、それによ
り、入力データ信号検出の感度及び精度が格段に向上す
る。

【図面の簡単な説明】

【図１】米国特許第５０２５４５６号明細書に開示され
た従来技術のバーストモード受信機回路のブロック図で
ある。

【図２】(1) バーストモード間欠信号伝送源および(2)
パケットモード間欠複数伝送源の２つのモードのうちの
一方のモードで動作する光通信システム受信されたデー
タ波形を示す波形図である。

【図３】パケットモードで動作される図１の回路におけ
る光電流入力，ピーク検出器出力，プリアンプ出力およ
び決定回路（量子化器）出力を示す波形図である。

【図４】レーザ電流の関数としてレーザ明度（または光
出力Ｐ）を示す特性図である。

【図５】“暗電流”（本質的にｄｃ電流）がゼロでない
でない場合における、図１の回路における光電流入力と
決定回路受信機出力を示す波形図である。“ＴＨ２”は
ａｃ信号振幅の中心における“真”または理想論理閾値
を示し、“ＴＨ１”は暗電流を含む総入力振幅の半分に
おいて確立された偽論理閾値を示す。

【図６】“暗レベル”入力電流を処理するように変更さ
れたアダプティブ閾値回路および異なる電力レベルの間
隔が接近したデータパケットの受信が可能なリセット回
路を包含する本発明による“パケットデータ受信機”の
ブロック図である。

【図７】暗レベル信号が存在する場合と存在しない場合
に、プリアンプＡ1 の出力信号レベルとピーク検出器Ａ
2P及びＡ2Nの対応するレベルを示す波形図である。

【図８】各々、ブースタスルー回路とリセット回路（ピ
ーク検出器放電回路と精度基準を含む）を有する２個の
同一のピーク検出器の細部を示す本発明の受信機の詳細
なブロック図である。

【図９】本発明によるリセット回路と組み合わせるのに
用いられる米国特許第５，０２５，４５６号の従来技術
のバーストモード受信機回路のブロック図である。

【符号の説明】

６００暗レベル補償器回路６１０アダプティブ閾値回路６２０リセット回路８１０スルーブースタ回路８２０リセット可能回路８３０細放電回路８５０粗放電回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０４Ｂ 10/28 Ｈ０４Ｌ 25/06 (72)発明者ロバートジェラルドスワーツアメリカ合衆国ニュージャジー、ティントンフォールズ、ウェリントンドライブ、65 (56)参考文献特開平１−95640（ＪＰ，Ａ) 特開平４−269018（ＪＰ，Ａ) 特開平２−266630（ＪＰ，Ａ) 特開昭63−196136（ＪＰ，Ａ) 特開昭62−132411（ＪＰ，Ａ) 特開平５−227104（ＪＰ，Ａ) 特開平６−177664（ＪＰ，Ａ) 特開平６−204881（ＪＰ，Ａ) 特開昭57−190433（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 25/00 H04B 10/00 H03F 3/00

Claims

(57)【特許請求の範囲】

【請求項１】デジタルパケットデータ入力信号を受信
する第１入力手段、基準信号を受信する第２入力手段お
よびデータ出力信号を出力する出力手段を有するＤＣ結
合差動入力増幅器回路（Ａ₁）と、前記データ出力信号のピーク振幅を検出し記憶するとと
もに前記基準信号を発生する検出手段（Ａ_2P，Ａ_2N）
と、パケット完了リセット信号に応答して、前記検出手段に
より記憶されたデータ出力信号のピーク振幅を、受信さ
れるデータ入力信号が存在しない間に、前記検出手段に
より記憶される初期ＤＣ電圧にほぼ等しいノンゼロＤＣ
電圧まで、放電するリセット手段（６２０）とからなる
ことを特徴とするデジタルデータ受信機。
【請求項２】前記リセット手段は、前記初期ＤＣ電圧との電位差が所定の電位差以下になる
まで、前記記憶されたデータ出力信号を高い放電速度で
放電する粗リセット手段（Ａ_6A）と、前記初期ＤＣ電圧に到達するまで、前記記憶されたデー
タ出力信号を低い放電速度で放電する微細リセット手段
（Ａ₆）とを有することを特徴とする請求項１に記載の
デジタルデータ受信機。
【請求項３】前記検出手段は、前記データ出力信号の
ピーク振幅を記憶するコンデンサ手段（Ｃ_PD）を有し、前記リセット手段は、前記リセット信号に応答して、前記コンデンサ手段を放
電し、前記リセット信号がない他の時間は切り離される
切り替え可能電流供給手段（ＳＣ、ＳＦ）を有すること
を特徴とする請求項１に記載のデジタルデータ受信機。
【請求項４】前記入力増幅器回路の出力手段に接続さ
れた入力と、受信機出力信号を生成する出力とを有する
出力増幅器手段（Ａ₃）と、前記リセット信号に応答して、前記出力増幅器手段を不
動作状態にする手段（Ａ₃，６２０）とをさらに有する
ことを特徴とする請求項１に記載のデジタルデータ受信
機。
【請求項５】デジタルデータ入力信号を受信する第１
入力手段、第１基準信号を受信する第２入力手段および
データ出力信号を出力する出力手段を有するＤＣ結合差
動入力増幅器回路（Ａ₁）と、前記データ出力信号の第１ピーク振幅を検出し記憶する
とともに前記第１基準信号を発生する第１検出手段（Ａ
_2P）と、前記データ出力信号の第２ピーク振幅を検出し記憶する
とともに第２基準信号を発生する第２検出手段（Ａ_2N）
と、前記第１基準信号および前記第２基準信号に応答して、
前記データ入力信号のＤＣまたは低周波数電流の一部を
前記第１入力手段から分流する手段（Ａ₄）と、パケット完了リセット信号に応答して、各検出手段によ
り記憶されたデータ出力信号のピーク振幅を、受信され
るデータ入力信号が存在しない間に、前記第１検出手段
または前記第２検出手段により記憶される初期ＤＣ電圧
にほぼ等しいノンゼロＤＣ電圧まで、放電するリセット
手段（６２０）とからなることを特徴とするデジタルデ
ータ受信機。
【請求項６】前記リセット手段は、前記初期ＤＣ電圧との電位差が所定の電位差以下になる
まで、各検出手段に記憶されたデータ出力信号を第１放
電速度で放電する粗リセット手段（Ａ_6A）と、前記初期ＤＣ電圧に到達するまで、前記記憶されたデー
タ出力信号を、前記第１放電速度より小さい第２放電速
度で放電する微細リセット手段（Ａ₆）とを有すること
を特徴とする請求項５に記載のデジタルデータ受信機。
【請求項７】前記第１検出手段および前記第２検出手
段はそれぞれ、前記データ出力信号のピーク振幅を記憶するコンデンサ
手段（Ｃ_PD）を有し、前記リセット手段は、それぞれの検出手段ごとに、前記リセット信号に応答し
て、前記コンデンサ手段を放電し、前記リセット信号が
ない他の時間は切り離される切り替え可能電流供給手段
（ＳＣ、ＳＦ）を有することを特徴とする請求項５に記
載のデジタルデータ受信機。
【請求項８】前記入力増幅器回路の出力手段に接続さ
れた入力と、受信機出力信号を生成する出力とを有する
出力増幅器手段（Ａ₃）と、前記リセット信号に応答して、前記出力増幅器手段を不
動作状態にする手段（Ａ₃，６２０）とをさらに有する
ことを特徴とする請求項５に記載のデジタルデータ受信
機。
【請求項９】受信したデジタル光信号を電子データ信
号に変換する受信変換手段（Ｐ_D1）と、前記電子データ信号を受信する第１入力手段、基準信号
を受信する第２入力手段およびデータ出力信号を出力す
る出力手段を有するＤＣ結合差動入力増幅器回路
（Ａ₁）と、前記データ出力信号の第１ピーク振幅を検出し記憶する
とともに前記基準信号を発生する第１検出手段（Ａ_2P）
と、前記データ出力信号の第２ピーク振幅を検出し記憶する
とともに前記データ入力信号のＤＣまたは低周波数電流
の一部を分流する第２検出手段（Ａ_2N）と、パケット完了リセット信号に応答して、各検出手段によ
り記憶されたデータ出力信号のピーク振幅を、受信され
るデータ入力信号が存在しない間に、前記第１検出手段
または前記第２検出手段により記憶される初期ＤＣ電圧
にほぼ等しいノンゼロＤＣ電圧まで、放電するリセット
手段（６２０）とからなることを特徴とする光信号受信
機。