JP3209909B2

JP3209909B2 - バースト光信号受信機

Info

Publication number: JP3209909B2
Application number: JP01389796A
Authority: JP
Inventors: 庸秋元; 典生永瀬; 芳広齋藤; 覚司井上; 裕之延原; 和行森
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-01-30
Filing date: 1996-01-30
Publication date: 2001-09-17
Anticipated expiration: 2016-01-30
Also published as: US5818620A; JPH09214567A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バースト光信号の
受信機に関する。特に、複数の加入者からバースト状に
発生する光信号を誤りなく受信するバースト光信号受信
機に関する。

【０００２】

【従来の技術】図１４は、本発明の対象とする光受信機
の位置づけを説明する図である。一例として、一の局１
００にスターカプラ３を通して、複数の光ネットワーク
網加入者ユニット（以下、単に加入者という）ＯＮＵ＃
１〜＃Ｎが接続され、双方向伝送を行うシステムが示さ
れる。図ではスターカプラ３が１つであるが、複数のス
ターカプラを縦続し、それぞれに複数の加入者が接続さ
れる構成も可能である。

【０００３】一の局１００は、更にバースト光信号対応
の本発明の対象とする光受信機１と、この光受信機１に
より受信された光信号を電気信号に変換して得られるデ
ジタル信号に対するデジタル処理を行う回路２、例えば
多重化されたデジタル信号を加入者対応に分配する回路
等を有して構成される。

【０００４】ここで、複数の加入者ＯＮＵ＃１〜＃Ｎか
ら光受信機１に向けられる、上り（局側）のバースト伝
送のタイムチャートの一例を図１５のタイムチャートに
より説明する。

【０００５】図１５において、Ａ、Ｂは、それぞれ加入
者ＯＮＵ＃１及び加入者ＯＮＵ＃Ｎからのバースト光信
号である。加入者ＯＮＵ＃１からのバースト光信号はバ
ーストデータセル位置ａとｃに、加入者ＯＮＵ＃Ｎから
のバースト光信号はバーストデータセル位置ｂに発生し
ている。

【０００６】したがって、バースト対応の光受信機１に
は、スターカプラ３を通して送られる加入者ＯＮＵ＃１
及び加入者ＯＮＵ＃Ｎからのバースト光信号が発生順
に、図１５Ｃに示されるように入力される。ここで、加
入者ＯＮＵ＃１からのバースト光信号Ａの受信レベル
は、加入者ＯＮＵ＃Ｎからのバースト光信号の受信レベ
ルに比して小さい。

【０００７】このように、加入者毎のバースト光信号の
受信レベルに差が生じるのは、光伝送路の距離長に基づ
く伝送路損失が加入者毎に異なるためである。また、ス
ターカプラの分岐比が接続形態に応じて異なるためであ
る。これらに起因して加入者毎のバースト光信号の受信
レベルに差が生じる。

【０００８】光受信機１は、図１５Ｃに示すような受信
レベルの異なる光信号を、ディジタル処理部２に受け渡
すために、図１５Ｄに示すような二値のロジック信号に
変換する必要がある。

【０００９】図１６は、従来のバースト信号対応の光受
信機１の構成例である。図１６において、１０は受光素
子としてのフォトダイオードである。フォトダイオード
１０で受光された受信光信号は、電気信号に変換され、
更にプリアンプ１１により増幅されて自動閾値制御機能
を有する識別回路１２に入力される。識別回路１２にお
いての閾値を越える信号レベルの時、“１”、閾値以下
の時“０”を出力する。

【００１０】識別回路１２の出力は、更にバッファ増幅
器１３を通して識別データとして出力される。

【００１１】図１６において、更にＣＰは、ピーク保持
コンデンサであり、光バースト信号のピーク値をホール
ドし、このホールドされたピーク値に対応して光バース
ト信号の識別レベルである閾値が識別回路１２において
自動制御される。ピーク保持コンデンサＣＰにホールド
されたピーク値は、バースト信号の終了時にリセット回
路１４により放電リセットされる。

【００１２】ここで識別回路１２は、一例として図１７
のように構成される。即ち、ピーク保持コンデンサＣＰ
を一部の構成素子として含むピーク検出回路１２０、リ
ミッタ増幅器１２３、演算増幅器１２５及び積分回路
（積分抵抗１２６と積分コンデンサ１２７を有する）を
含む直流帰還回路１２４、レベル１／２回路１２８を有
する。尚、入力データは、バーストセル内でマーク率１
／２を前提としている。

【００１３】かかる自動閾値制御機能を有する識別回路
１２の動作を図１８の動作タイムチャートを参照して説
明する。ピーク検出回路１２０は、増幅器１２１と整流
ダイオード１２２を含み、入力データのピーク値と充電
電圧が一致するまでピーク保持コンデンサＣＰに充電す
る。

【００１４】一方、直流帰還回路１２４は、直流ＤＣレ
ベルを一定に制御する回路である。直流帰還回路１２４
において、リミッタ増幅器１２３からのデータ出力の正
論理と負論理の値を入力し、その差を演算増幅器１２５
より出力する。演算増幅器１２５よりの出力は更に、抵
抗ＲＤＣ１２６及びコンデンサＣＤＣ１２７の積分回路
により平均化される。したがって、積分回路の出力は、
直流ＤＣレベル（図１８Ａのｄ参照）となる。

【００１５】先に説明したように、入力データをバース
トセル内でマーク率１／２であると前提しているので、
レベル１／２回路１２８は、ピーク保持コンデンサＣＰ
により検出される入力データのピーク値（図１８Ａのｂ
参照）と直流帰還回路１２４の出力との差の１／２の大
きさの値を出力する（図１８Ａのｃ参照）。

【００１６】レベル１／２回路１２８からの出力は、リ
ミッタ増幅器１２３の一の入力端に閾値として入力され
る。リミッタ増幅器１２３において、他の入力端にバー
ストデータ（図１８Ａのａ参照）が入力され、このバー
ストデータのレベルを一の入力端に入力される閾値によ
り識別する。

【００１７】即ち、バーストデータのレベルが閾値を越
える時、正論理出力Ｏに“１”、負論理出力／Ｏに
“０”を出力する。バーストデータのレベルが閾値以下
の時は、これと反対関係にある出力となる。

【００１８】更に、図１８Ｂに示すリセット信号ＲＳ
は、図１７においてピーク保持コンデンサＣＰの充電電
荷を次のバーストセルのタイミングの前に放電するため
に与えられる。

【００１９】しかしながら、上記のごとき従来のバース
ト信号光受信機の構成においては、次のような問題が生
じていた。

【００２０】ピーク検出回路１２０について、次の点が
問題となる。

【００２１】第一に、数mV〜数百mVの広入力ダイナミッ
クレンジに渡り、ピーク検出動作を高速高精度で行い
（広帯域、高利得）、発振しないこと（位相余裕の確
保）の二つの要求を両立する回路構成を得ることが困難
である。

【００２２】第二に、入力バーストデータが無い状態で
は雑音に対してピーク検出が行われる。これにより、リ
ミッタ増幅器１２３の入力部において、雑音のピークレ
ベルに対し、閾値が低いレベルに設定されるために、出
力は雑音を増幅した形で現れる。

【００２３】即ち、図１９Ａにおいて、ノイズを含むデ
ータが図１９Ａのａのように変化すると、ピーク検出回
路１２０は、ノイズのピーク値を保持する（図１９Ａの
ｂ参照）。したがって、図１９Ｂに示すように、リミッ
タ増幅器１２３は、閾値（図１９Ａのｃ参照）を越える
雑音レベルを識別増幅して出力することになる。

【００２４】また、直流帰還回路１２４において、入力
データが無い場合、ピークレベル＝ＤＣ（ボトム）レベ
ルが閾値レベルとなり、出力は不定、又は不安定なノイ
ズが発生する問題がある。

【００２５】即ち、図２０Ａに入力データが無い場合、
ピークレベル＝ＤＣ（ボトム）レベルとなる様子を示
す。図２０Ｂは、リセット信号のタイミングである。図
２０Ｃに出力が不定となる様子が示される。

【００２６】次に図２１は、直流ＤＣレベルのずれによ
る問題を説明する図である。図２１Ｂは、入力データで
あり、図２１Ａは、図２１Ｂの一部拡大図である。図２
１Ａに示すように、入力データのデューティ比が劣化し
ている場合、図１７の直流帰還回路１２４の動作説明か
ら理解出来るように、ＤＣ（ボトム）レベルはデータの
ボトムレベルに対し、ずれを生じる（図２１Ｃ参照）。
図２１Ｃの例では、ＤＣ（ボトム）レベルが下がり過
ぎ、データのボトムレベルと一致していない。

【００２７】この結果、大信号データセルの直後に小信
号データセルが入力された場合（図図２１Ｃ参照）、図
２１Ｅに示すように、小信号のレベルが識別出来ないと
いう問題が生じる。

【００２８】更に、上記第一の問題としたと同様に、ピ
ーク保持コンデンサＣＰのピーク検出レベルに対応する
充電電荷をリセットする回路の構成が困難である。ま
た、入力データがある状態でリセットをかけると、ピー
ク保持用コンデンサＣＰに電荷を充電する動作と放電す
る動作が同時に起こるため、不安定となる問題がある。

【００２９】図２２は、かかる問題を説明する図であ
る。今、図２２Ａのように、入力データがあり、リセッ
ト信号ＲＳが図２２Ｂのように入力データの期間中に生
じると、図２２Ｂのように増幅器１２１を含むピーク検
出系とリセット回路１４を含む放電系が短絡回路とな
り、過大電流が流れることになる。このためにピーク保
持コンデンサＣＰのピーク検出レベルの値が不安定にな
ると言う問題が生じる。

【００３０】

【発明が解決しようとする課題】したがって、本発明の
第一の目的は、発振することなしに、ピーク検出動作を
高速高精度で行い得るバースト光信号受信機を提供する
ことにある。

【００３１】本発明の更なる目的は、雑音のピークレベ
ルに対し、閾値が低いレベルに設定され、出力は雑音を
増幅した形で現れるという問題を解決するバースト光信
号受信機を提供することにある。

【００３２】また本発明の目的は、直流帰還回路１２４
において、入力データが無い場合、ピークレベル＝ＤＣ
（ボトム）レベルが閾値レベルとなり、出力が不定、又
は不安定なノイズが発生する問題を解決するバースト光
信号受信機を提供することにある。

【００３３】更に本発明の目的は、入力データのデュー
ティ比が劣化している場合、ＤＣ（ボトム）レベルとデ
ータのボトムレベルとの不一致により大信号データセル
の直後に小信号データセルが識別出来ないという問題を
解決するバースト光信号受信機を提供することにある。

【００３４】更にまた、本発明の目的は、ピーク保持コ
ンデンサＣＰのピーク検出レベルに対応する充電電荷を
リセットする回路の構成が困難であるとともに、入力デ
ータがある状態でリセットをかけると、ピーク保持用コ
ンデンサＣＰに電荷を充電する動作と放電する動作が同
時に起こるため、ピーク検出が不安定となる問題を解決
するバースト光信号受信機を提供することにある。

【００３５】

【課題を解決するための手段】上記課題を解決する本発
明の請求項１に記載のバースト光信号受信機は、入力光
信号の入力レベルを所定の閾値と比較して識別する識別
回路と、入力光信号のピーク値を検出し、保持するピー
ク検出回路と、識別回路の出力の直流レベルを求める直
流帰還回路と、直流帰還回路からの直流レベルと該ピー
ク検出回路により保持されるピーク値から該識別回路に
該所定の閾値を生成して供給する回路とを有し、ピーク
検出回路は、利得と動作ダイナミックレンジの異なる複
数のピーク検出部を有し、入力光信号の入力レベルに応
じて該複数のピーク検出部を動作させる。

【００３６】請求項２に記載のバースト光信号受信機
は、請求項１において、前記ピーク検出回路は、大信号
用増幅器を有する第一のピーク検出部と、小信号用増幅
器を有する第二のピーク検出部と、第一のピーク検出部
と第二のピーク検出部の出力を加算する回路と、加算す
る回路の出力を充電するピーク保持用コンデンサと、大
信号用増幅器の入力側に接続されるオフセット回路を有
し、前記入力光信号を直接該小信号用増幅器に入力し、
該オフセット回路を通して該大信号用増幅器に入力す
る。

【００３７】請求項３に記載のバースト光信号受信機
は、請求項２において、前記オフセット回路は、前記大
信号用増幅器に直列に接続される抵抗で構成される。

【００３８】請求項４に記載のバースト光信号受信機
は、請求項１において、前記直流帰還回路の入力側に、
前記識別回路の出力に強制的にオフセットを与える回路
を有する。

【００３９】請求項５に記載のバースト光信号受信機
は、請求項４において、前記直流帰還回路は、前記識別
回路の正論理出力と負論理出力を加算する直流増幅器を
有し、前記強制的にオフセットを与える回路は、電流加
算回路を有し、電流加算回路により直流増幅器の入力に
該オフセットを電流加算する。

【００４０】請求項６に記載のバースト光信号受信機
は、請求項１において、前記所定の閾値を生成して供給
する回路は、前記ピーク保持用コンデンサのピーク値と
前記直流帰還回路の出力との１／２のレベルを生成して
所定の閾値とする。

【００４１】請求項７に記載のバースト光信号受信機
は、請求項１において、前記直流帰還回路は、前記識別
回路の正論理出力と負論理出力を加算する直流増幅器
と、直流増幅器の出力側に接続されるアナログスイッチ
回路と、アナログスイッチ回路の出力を積分する積分回
路を有し、アナログスイッチ回路を入力データの期間中
開放とし、前記直流レベルを保持する。

【００４２】請求項８に記載のバースト光信号受信機
は、請求項７において、前記アナログスイッチ回路を差
動化構成とすることでコモンモードをキャンセルする。

【００４３】請求項９に記載のバースト光信号受信機
は、請求項１において、前記ピーク検出回路は、ピーク
保持用コンデンサと、ピーク保持用コンデンサの充電電
荷を放電するリセット回路を有し、更に、リセット回路
は、ピーク保持用コンデンサの充電電荷を放電する第一
のトランジスタを有するリセット部と、リセット部に並
列に、抵抗と第二のトランジスタで構成される電流経路
を有するリセットオフ部を有し、充電電荷の放電が進む
と、リセットオフ部により第一のトランジスタをオフ状
態にして、リセット動作を停止する。

【００４４】請求項１０に記載のバースト光信号受信機
は、請求項１において、前記ピーク検出回路は、リセッ
ト信号と入力データの反転の論理のＮＯＲ回路を有し、
リセット信号の入力時に、ピーク検出動作を停止させ
る。

【００４５】

【発明の実施の形態】以下図面にしたがい本発明の実施
の形態を説明する。尚、図において、同一または類似の
ものには、同一の参照番号または記号を付して説明す
る。

【００４６】図１は、上記従来例のバースト光信号受信
機におけるピーク検出回路１２０の問題を解決した、本
発明にしたがうピーク検出回路の実施の形態を示す回路
図である。図１は、ピーク検出回路１２０の他、リセッ
ト回路１４を示している。

【００４７】図１において、ピーク検出回路１２０は、
ピーク検出部２００と演算増幅部ＯＰ１、比較増幅器Ａ
ＭＰ４を有している。ピーク検出部２００は、大信号用
増幅器ＡＭＰ１、小信号用増幅器ＡＰＭ２、トランジス
タＴＲ１、ＴＲ２、抵抗Ｒ１、Ｒ２及びピーク保持用コ
ンデンサＣＰを有して構成される。

【００４８】増幅器ＡＭＰ４は、ピーク保持用コンデン
サＣＰの電圧を基準値ＶＲＥＦと比較し、その差分の大
きさに対応する出力を演算増幅部ＯＰ１に帰還するもの
である。したがって、データが入力される演算増幅部Ｏ
Ｐ１は、データ入力が“１”である場合、データ入力と
増幅器ＡＭＰ４から帰還される値が一致するまで正論理
Ｑを出力する。

【００４９】この正論理Ｑが出力される間、後に説明す
るように、ピーク保持用コンデンサＣＰが充電され、デ
ータ入力に対応したピーク値が保持される。

【００５０】図１において、増幅器ＡＭＰ３とトランジ
スタＴＲ３を有するリセット回路２０２とリセット信号
が入力されるバッファ増幅器ＢＵＦＦを有する。リセッ
ト信号がバッファ増幅器ＢＵＦＦに入力されると、増幅
器ＡＭＰ３の出力によりトランジスタＴＲ３がＯＮ状態
となりピーク保持用コンデンサＣＰが充電された電荷が
放電される。これによりピーク保持値がリセットされ
る。

【００５１】図２は、図１における演算増幅部ＯＰ１と
オフセット回路２０１の関係を説明する詳細回路であ
る。図２において、演算増幅部ＯＰ１は、差動対トラン
ジスタＱ１、Ｑ２、これらのトランジスタＱ１、Ｑ２の
コレクタ抵抗Ｒ１１、Ｒ１２と共通エミッタと接地電位
間に接続される定電流源Ｉo により構成される。更に、
演算増幅部ＯＰ１は、正論理及び負論理出力回路部とし
て出力側にトランジスタＱ３、Ｑ４を有している。

【００５２】更に、図２において、図１のオフセット回
路２０１は、オフセット抵抗２０１で構成される。した
がって、正論理出力回路部であるトランジスタＱ３の出
力は、小信号用増幅器ＡＭＰ３の正入力に直接、大信号
用増幅器ＡＭＰ２の正入力にオフセット抵抗２０１を通
して入力される。

【００５３】また、負論理出力回路部であるトランジス
タＱ４の出力は、大信号用増幅器ＡＭＰ２及び小信号用
増幅器ＡＭＰ３の負入力に共通に入力される。

【００５４】このように構成される本発明にしたがうピ
ーク検出回路１２０は、大信号用と小信号用に２系統に
している。更に大信号用の系統において、ピーク検出部
２００の大信号用増幅器ＡＭＰ１の入力側にオフセット
回路２０１を備えている。これにより、小信号に対して
は、大信号用の系統が応答しないようにしている。この
結果高速応答特性と高精度検出を可能にしている。

【００５５】即ち、図３及び図４は、それぞれ小信号入
力時、大信号入力時における図１のピーク検出回路１２
０の応答特性を説明する図である。図３、図４におい
て、ａ（実線）は入力信号、ｂ（破線）はピーク検出値
である。

【００５６】今、図３を参照して小信号入力時を考え
る。小信号入力時は、小信号用増幅器ＡＭＰ２は動作
し、その出力がトランジスタＴＲ２、抵抗Ｒ２を通して
ピーク保持用コンデンサに充電される（図３Ａ参照）。

【００５７】一方、大信号用増幅器ＡＭＰ１には、オフ
セット回路であるオフセット抵抗２０１を通して信号が
入力される。したがって、図３Ｂに示すように、大信号
用増幅器ＡＭＰ１の＋入力端子のレベルは、−入力端子
のレベル以下であり、大信号用増幅器ＡＭＰ１は動作せ
ず、出力が現れない。

【００５８】このように、小信号入力時には、図３Ｃに
示すように、小信号用増幅器ＡＭＰ２のみが動作してピ
ーク値のみの検出が行われる。

【００５９】更に、図４を参照して大信号の入力を考え
ると、小信号用増幅器ＡＭＰ２からの出力は、図４Ａに
示すように、従来のピーク検出回路におけると同様に、
応答速度が遅い。

【００６０】本発明では、これを解消すべく、大信号用
増幅器ＡＭＰ１を有している。即ち、大信号用増幅器Ａ
ＭＰ１がピーク値よりオフセット抵抗２０１により生じ
るオフセット電圧分低い電圧まで高速に応答する（図４
Ｂ参照）。

【００６１】更に、大信号用増幅器ＡＭＰ１及び小信号
用増幅器ＡＭＰ２の出力に接続されるトランジスタＴＲ
１、ＴＲ２のエミッタ出力は、共通にピーク保持用コン
デンサＣＰに接続されている。したがって、ピーク保持
用コンデンサＣＰには、大信号用増幅器ＡＭＰ１及び小
信号用増幅器ＡＭＰ２の出力が加算されて充電される
（図４Ｃ参照）。これにより、広入力ダイナミックレン
ジに渡る入力に対し、高速、高精度のピーク検出保持が
可能となる。尚、上記図１の実施の形態では、小信号用
と大信号用の２系統の回路をピーク検出回路１２０に備
える例であるが、本発明はこれに限定されず、入力レベ
ルに応じて、更に複数の系統の回路を設けるように構成
することも可能である。

【００６２】図５は、図１７で示した従来装置の直流帰
還回路（ＤＣＦＢ）１２４の問題点である、入力データ
が無い場合に、ピークレベル＝直流ＤＣ（ボトム）レベ
ル＝閾値レベルの関係により、出力が不安定となること
を解消する本発明にしたがう実施の形態（その１）を説
明する図である。

【００６３】図５は、図１７の従来構成の関連する対応
部のみを抜き出し、簡略化して示している。したがっ
て、同一の参照番号は、図１７の対応する部位を示して
いる。図５において特徴とする点は、強制オフセット加
算回路３００を付加したことである。

【００６４】強制オフセット加算回路３００は、具体的
には、バッファ増幅器であり、その入力側にオフセット
設定電圧Ｖoff を入力する。したがって、オフセット設
定電圧Ｖoff がリミッタ増幅器１２３の出力に加算され
て直流帰還回路１２４に入力する。直流帰還回路１２４
はその入力端間の電圧が０Ｖ（ＤＣボトムレベル）にな
るように動作する。即ち、加算されたオフセット電圧が
出力電圧において打ち消され、直流帰還回路１２４の演
算増幅器１２５の両端入力に差が無くなるように収束す
る。

【００６５】このようなオフセット設定電圧Ｖoff を加
算する効果を更に、図６において観察する。図６におい
て、ａは入力データの応答であり、信号のある期間Ｉと
信号の無い期間IIを示している。ｂは入力データのピー
ク値であり、ｃは、１／２レベル回路１２８から出力さ
れる閾値である。

【００６６】図６から理解できるように、オフセット設
定電圧Ｖoff を加算することによりＶoff 分、ＤＣレベ
ルが上昇する。閾値は、ＤＣレベルと入力データのピー
ク値ｂとの１／２に設定されるので、オフセット設定電
圧Ｖoff を加算する前の閾値レベルより高く設定される
ことになる。

【００６７】したがって、リミッタ増幅器１２３は、入
力データが無い場合に、安定して“Ｌ”レベルを出力す
ることが出来る。更に、入力データが無いIIの期間にお
いて、信号にノイズがのる場合にあってノイズレベルに
より誤識別してしまうという従来装置の問題も解消出来
る。

【００６８】図７は、図５の実施の形態と同様に、入力
データが無い場合の問題を解消する実施の形態（その
２）であり、図５と同様に、図１７の従来構成の関連す
る対応部のみを抜き出し、簡略化して示している。した
がって、同一の参照番号は、図１７の対応する部位を示
している。尚、図７では、バッファ増幅器１２７を示し
ているが、これは積分回路（抵抗ＲＤＣ、コンデンサＣ
ＤＣ）によるＤＣレベル保持の特性を向上するものであ
る。

【００６９】図８は、かかる図７の回路の動作を説明す
るタイムチャートである。図８に示すように、データの
無い期間Ｃをシステム側で予め設定する。この期間内で
直流帰還ループの安定化を行うものである。構成として
は、図７に示すように、直流帰還回路１２４に直列にア
ナログスイッチ回路１２６を挿入する。

【００７０】そして、予め設定されたデータの無い期間
Ｃにおいて、外部よりスイッチ制御信号を受け、スイッ
チ１２６を閉接して直流帰還ループを閉じる。この直流
帰還ループか閉じられている期間に、直流ＤＣ（ボト
ム）レベルをコンデンサＣＤＣに保持する。これによ
り、ノイズに影響されないで“Ｌ”レベルを識別する識
別信号をリミッタ増幅器１２３に与えることが出来る。

【００７１】図９は、図７のアナログスイッチ回路１２
６の具体例である。図９の回路において、端子Ｔ1 には
増幅器１２５からの出力が入力され、端子Ｔ2 にはスイ
ッチ制御信号ＳＷが入力される。

【００７２】トランジスタＱS1、ＱS2 からなるスイッ
チ制御部とトランジスタＱS3、ＱS4からなるカレントミ
ラーによる定電流源と、この定電流源がエミッタ側に接
続されエミッタ・フォロワとして機能するトランジスタ
ＱS5 を有する。

【００７３】かかる回路において、スイッチ制御信号Ｓ
Ｗが十分低い電圧であれば、スイッチ制御部のトランジ
スタＱS1、ＱS2 はＯＦＦ状態となる。カレントミラー
による電流源でバイアスされた、エミッタ・フォロワと
して機能するトランジスタＱS5は、端子Ｔ1 における増
幅器１２５からの信号入力をトランジスタＱS5のＶ_BEだ
け電圧降下し、出力信号として積分回路（抵抗ＲＤＣ、
コンデンサＣＤＣによる）に出力する。

【００７４】次に、制御入力が高い電圧になると、トラ
ンジスタＱS1、ＱS2がＯＮ状態となり、それぞれＶ１，
Ｖ２の電圧を引き下げる。Ｖ１の電圧が十分下がると、
トランジスタＱS5はベース・エミッタが逆バイアス（エ
ミッタの電圧はコンデンサＣＤＣで保持されている）に
なり、ＯＦＦ状態となる。

【００７５】Ｖ２の電圧が十分下がり、トランジスタＱ
S3、ＱS4のＶ_BEより小さくなると、トランジスタＱS3、
ＱS4はＯＦＦ状態となり、電流源の電流も遮断される。
この結果として、信号出力端子はハイ・インピーダンス
状態になる。

【００７６】図１０は、図７のスイッチ回路１２６を別
の形態として即ち、スイッチ回路１２６を差動化した構
成例である。第一の差動対増幅器dif1を設け、それに対
応してスイッチＳＷ１、ＳＷ２を設けた構成である。し
たがって、図７のコンデンサＣＤＣは、二つのコンデン
サＣＤＣ１とＣＤＣ２に分割されている。

【００７７】スイッチＳＷ１、ＳＷ２は、上記の通りス
イッチ制御信号ＳＷにより、閉接／開放制御される。第
二の差動対増幅器dif2は、図７のバッファ増幅器１２７
として機能する。

【００７８】図の構成において、増幅器１２５の出力の
ピーク値を保持する状態（即ちシイッチＳＷ１、ＳＷ２
が閉接状態）では、Ａ点の電圧降下はコンデンサＣＤＣ
１の容量値と第二の差動対増幅器dif2のベース電流で決
まる。スイッチ部を差動構成にすると、Ａ点とＢ点の電
位差だけが第二の差動対増幅器dif2を通して次段に伝達
される。このために、第二の差動対増幅器dif2のトラン
ジスタＱd1とＱd2のベース電流のバランスがよければコ
モンモードをキャンセルし、保持特性が改善される。

【００７９】図１１は、図１のバッファ増幅器ＢＵＦＦ
とリセット回路２０２に対応し、上記従来のリセット回
路１４における問題を解消する実施の形態である。即
ち、安定にピーク検出レベルをリセットする回路の実現
が困難であることを解消するものである。

【００８０】図１１において、図１に対し、バッファ増
幅器ＢＵＦＦとトランジスタＴＲ３のベース間にレベル
シフト回路１１１、更にトランジスタＱ１１，Ｑ１２を
有するリセットオフ部１１２を有している。

【００８１】かかる構成によって、ピーク保持用コンデ
ンサＣＰの充電電荷を、任意のレベルまで放電したらリ
セット動作が抑制される。即ち、リセット信号（ＲＥＳ
ＥＴ＝”Ｈ”）が入力されると、トランジスタＱ１１の
ベースが”Ｈ”となり、トランジスタＱ１３がＯＮす
る。このために、ピーク保持用コンデンサＣＰより電荷
が放電される。

【００８２】放電が進みトランジスタＱ１２のエミッタ
がトランジスタＱ１２のベースよりもダイオードＤの電
圧降下程度に下がるとトランジスタＱ１２はＯＮとな
る。抵抗Ｒ１０より電流を引き抜くためトランジスタＱ
１３のベースが下がり、オフとなって、リセット動作は
停止する。

【００８３】図１２、図１３は更に、入力データがある
時にリセット動作を行うと、ピーク保持用コンデンサＣ
Ｐの放電と充電が同時に生じるという従来の問題を解決
する実施の形態である。

【００８４】即ち、リセット信号が入力されたら、デー
タ信号系のピーク検出動作を停止し、リセット動作を行
う構成とするものである。図１２は、理解を容易とする
ために、図１のピーク検出回路を簡略して示している。
図１２において、増幅器１２０は、図１における大信号
用増幅器ＡＭＰ１，小信号用増幅器ＡＭＰ２を示してい
る。更に、ダイオード１２１は、図１におけるトランジ
スタＴＲ１，ＴＲ２を示している。

【００８５】更に、図１２は、図１の演算増幅器ＯＰ１
をトランジスタＱ20〜Ｑ25で構成している。トランジス
タＱ20とＱ21、トランジスタＱ20とＱ23はエミッタが共
通接続され、ＯＲ論理が取られるように構成されてい
る。

【００８６】したがって、データ入力のピーク検出値を
保持する時は、差動対増幅器のトランジスタＱ24がオン
となり、トランジスタＱ25がオフとなり、トランジスタ
Ｑ25のコレクタの電位が増幅器１２０、ダイオード１２
１を通して保持コンデンサＣＰに充電される。

【００８７】図１２において、リセット信号ＲＥＳＥＴ
がトランジスタＱ23に入力されると、トランジスタＱ25
がオン状態となり、保持コンデンサＣＰに充電が停止さ
れ、ピーク検出動作が停止される。かかる構成により、
データ入力がある場合であっても、リセット信号ＲＥＳ
ＥＴが優先となり、ピーク保持用コンデンサＣＰの放電
と充電が同時に生じるということが解消される。

【００８８】図１３は、かかる動作を更に説明するタイ
ムチャートである。図１３において、Ａはデータ入力、
Ｂはリセット信号ＲＥＳＥＴ、ＣはトランジスタＱ25の
出力である。このリセット信号ＲＥＳＥＴは、データ入
力より振幅とする。これにより、作動対がバランスする
ことなく、これにより上記のようにリセット信号ＲＥＳ
ＥＴを優先して確実にトランジスタＱ25をオン状態と
し、出力を停止することが出来る。

【００８９】この結果、図１３Ｃに示すように、リセッ
ト信号ＲＥＳＥＴが入力された期間は、出力を停止し、
ピーク検出動作を停止する。

【００９０】

【発明の効果】以上実施の形態に基づき説明したよう
に、本発明により、入力レベルに応じた複数のピーク検
出回路を有することで、動作の安定化、高精度、広ダイ
ナミックレンジ化が図れる。更に、直流帰還回路に強制
的にオフセットを与えることで、等価的に閾値を上げ長
期間の無入力時の出力安定の問題を解消出来る。

【００９１】また、入力データが無い期間で直流帰還回
路動作を行うため、高精度なＤＣ（ボトム）レベルホー
ルドが可能である。更にリーク電流の極めて少ないアナ
ログスイッチを適用することで長期間のＤＣレベルホー
ルドが可能である。

【００９２】更にまたリセットオフ回路を適用すること
で過剰リセットの不安定性を解消することが出来る。

【図面の簡単な説明】

【図１】本発明に従うピーク検出回路の一実施の形態を
示す図である。

【図２】図１の増幅器ＯＰ１とオフセット回路の詳細回
路例である。

【図３】小信号入力時のピーク検出回路の応答特性を示
す図である。

【図４】大信号入力時のピーク検出回路の応答特性を示
す図である。

【図５】入力データが無い場合の問題を解消する実施の
形態（その１）を示す図である。

【図６】図５の動作を説明する図である。

【図７】入力データが無い場合の問題を解消する実施の
形態（その２）を示す図である。

【図８】入力データとスイッチ信号の関係を説明する図
である。

【図９】図７のアナログスイッチ回路の具体例を説明す
る図である。

【図１０】図７のスイッチ回路を差動化により実現する
構成例を説明する図である。

【図１１】リセットオフ回路の実施の形態を示す図であ
る。

【図１２】ピーク検出停止回路の実施の形態を示す図で
ある。

【図１３】ピーク検出動作の停止を説明する図である。

【図１４】本発明の対象とする光受信機の位置付けを説
明する図である。

【図１５】バースト光信号のタイムチャート示す図であ
る。

【図１６】従来のバースト信号対応の光受信機の構成を
示す図である。

【図１７】図１６における自動閾値制御回路の一例を示
す図である。

【図１８】図１７の自動閾値制御回路の動作タイムチャ
ートを示す図である。

【図１９】バーストデータの雑音と自動閾値制御回路
（ＡＴＣ）動作の問題点を説明する図である。

【図２０】入力データが無い場合の直流帰還回路におけ
る問題点を説明する図である。

【図２１】ＤＣ（ボトム）レベルのずれによる問題を説
明する図である。

【図２２】入力データとリセット信号が重なった場合の
問題を説明する図である。

【符号の説明】

１０フォトダイオード１１プリアンプ１２自動閾値制御回路１３バッファ増幅器１４リセット回路ＣＰピーク保持用コンデンサ１２０ピーク検出回路１２１増幅器１２２ダイオード１２３リミッタ増幅器１２４直流帰還回路１２５演算増幅器１２６積分抵抗１２７積分コンデンサ１２８１／２回路２００ピーク検出部２０１オフセット回路２０２リセット回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０４Ｂ 10/28 Ｈ０４Ｌ 25/06 (72)発明者齋藤芳広神奈川県横浜市港北区新横浜２丁目３番９号富士通ディジタル・テクノロジ株式会社内 (72)発明者井上覚司神奈川県横浜市港北区新横浜２丁目３番９号富士通ディジタル・テクノロジ株式会社内 (72)発明者延原裕之神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者森和行神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (56)参考文献特開平９−107313（ＪＰ，Ａ) 特開平７−131489（ＪＰ，Ａ) 特開昭62−271526（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 25/03 H04B 10/04 H04B 10/06 H04B 10/14 H04B 10/26 H04B 10/28 H04L 25/06

Claims

(57)【特許請求の範囲】

【請求項１】入力光信号の入力レベルを所定の閾値と比
較して識別する識別回路と、該入力光信号のピーク値を検出し、保持するピーク検出
回路と、該識別回路の出力の直流レベルを求める直流帰還回路
と、該直流帰還回路からの直流レベルと該ピーク検出回路に
より保持されるピーク値から該識別回路に該所定の閾値
を生成して供給する回路とを有し、該ピーク検出回路は、利得と動作ダイナミックレンジの
異なる複数のピーク検出部を有し、該入力光信号の入力
レベルに応じて該複数のピーク検出部を動作させること
を特徴とするバースト光信号受信機。
【請求項２】請求項１において、前記ピーク検出回路は、大信号用増幅器を有する第一の
ピーク検出部と、小信号用増幅器を有する第二のピーク検出部と、該第一のピーク検出部と該第二のピーク検出部の出力を
加算する回路と、該加算する回路の出力を充電するピーク保持用コンデン
サと、該大信号用増幅器の入力側に接続されるオフセット回路
を有し、前記入力光信号を直接該小信号用増幅器に入力し、該オ
フセット回路を通して該大信号用増幅器に入力すること
を特徴とするバースト光信号受信機。
【請求項３】請求項２において、前記オフセット回路は、前記大信号用増幅器に直列に接
続される抵抗で構成されることを特徴とするバースト光
信号受信機。
【請求項４】請求項１において、前記直流帰還回路の入力側に、前記識別回路の出力に強
制的にオフセットを与える回路を有することを特徴とす
るバースト光信号受信機。
【請求項５】請求項４において、前記直流帰還回路は、前記識別回路の正論理出力と負論
理出力を加算する直流増幅器を有し、前記強制的にオフ
セットを与える回路は、電流加算回路を有し、該電流加
算回路により該直流増幅器の入力に該オフセットを電流
加算することを特徴とするバースト光信号受信機。
【請求項６】請求項１において、前記所定の閾値を生成して供給する回路は、前記ピーク
保持用コンデンサのピーク値と前記直流帰還回路の出力
との１／２のレベルを生成して該所定の閾値とすること
を特徴とするバースト光信号受信機。
【請求項７】請求項１において、前記直流帰還回路は、前記識別回路の正論理出力と負論理出力を加算する直流
増幅器と、該直流増幅器の出力側に接続されるアナログスイッチ回
路と、該アナログスイッチ回路の出力を積分する積分回路を有
し、該アナログスイッチ回路を入力データの期間中開放と
し、前記直流レベルを保持するようにしたことを特徴と
するバースト光信号受信機。
【請求項８】請求項７において、前記アナログスイッチ回路を差動化構成とすることでコ
モンモードをキャンセルするようにしたことを特徴とす
るバースト光信号受信機。
【請求項９】請求項１において、前記ピーク検出回路
は、ピーク保持用コンデンサと、該ピーク保持用コンデンサ
の充電電荷を放電するリセット回路を有し、更に、該リセット回路は、該ピーク保持用コンデンサの
充電電荷を放電する第一のトランジスタを有するリセッ
ト部と、該リセット部に並列に、抵抗と第二のトランジスタで構
成される電流経路を有するリセットオフ部を有し、該充電電荷の放電が進むと、該リセットオフ部により該
第一のトランジスタをオフ状態にして、リセット動作を
停止することを特徴とするバースト光信号受信機。
【請求項１０】請求項１において、前記ピーク検出回路
は、リセット信号と入力データの反転の論理のＮＯＲ回路を
有し、リセット信号の入力時に、ピーク検出動作を停止
させることを特徴とするバースト光信号受信機。