KR100436096B1 - 신호처리방법 - Google Patents

Abstract

신호 처리 회로(10)는 입력 신호(14)를 샘플 및 홀딩(16)을 수행하고 입력 신호(18)의 최대값을 저장한다. 보호 대역 신호(21)는 저장된 최대값 보다 더 작도록 전개된다. 입력 신호를 보호 대역 신호와 비교하여 입력 신호가 보호 대역 신호 이상이거나 또는 그 미만인지의 여부를 결정한다. 문턱 신호(25)는 저장된 최대값의 백분율을 취함으로써 전개된다. 입력 신호는 입력 파형을 발생시키기 위해 문턱 신호와 비교된다. 입력 신호가 보호 대역 신호 아래이고 문턱 신호 이상이면 샘플 및 홀딩 회로는 입력 신호의 새로운 최대값을 얻도록 리셋되어 새로운 문턱이 입력 신호를 재발생시키기 위해 사용될 수 있다.

Description

신호 처리 방법{Signal processing method}

본 발명은 일반적으로 통신 시스템들에 관한 것으로, 특히, 통신 시스템들을 위한 신호 처리 회로들에 관한 것이다.

과거에는, 다양한 설계 접근법들이 광통신 시스템들을 위한 수신기들과 같은통신 시스템들을 위한 신호 처리 회로들을 실현하는데 사용되었다. 몇몇 방법들은 미분, 적응성 피드백(adaptive feedback), 고정 문턱치, 에지 검출 방법들을 포함하는 시스템들에서의 수신기 설계들을 위해 사용된다.

적응성 피드백 수신기들이 갖는 하나의 문제점은 수신기에 인가된 버스트 방식 통신 신호(burst-mode communication signal)의 아이들 타임(idle time) 동안의 동작이다. 그러한 회로들은 통상적으로 차동 증폭기들을 사용하며, 수신기들 내에 자동 이득 제어 및 자동 오프셋 제어를 실현하도록 피드백 루프를 갖는다. 아이들 타임 동안, 피드백 루프는 차동 증폭기들에 인가된 문턱 전압을 감소시키고, 이에 의해, 수신기가 잡음을 출력하게 한다. 또한, 피크 및 최소 입력 전압값들은 수신기들로부터의 출력에 펄스폭 일그러짐(distortion) 또는 잘못된 신호들 조차도 초래하면서 긴 시간 동안 표류한다.

고정 문턱값 스킴들은 통상적으로 펄스폭 일그러짐을 유발하는 넓은 동적 범위를 필요로 한다. 차동 및 에지 검출 스킴들은 에지 비율에 종속적이고 또한 펄스폭 일그러짐을 유발한다.

따라서 발진하지 않고, 피드백을 사용하지 않으며, 출력 신호의 펄스폭 일그러짐을 최소화하는 신호 처리 회로를 갖는 것이 바람직하다.

도 1은 본 발명에 따른 신호 처리 회로를 도시하는 도면.

도 2는 본 발명에 따른 도 1의 신호 처리 회로의 일부를 도시하는 도면.

도 3은 본 발명에 따른 도 1의 신호 처리 회로의 다른 일부를 도시하는 도면.

도 4는 본 발명에 따른 도 1의 신호 처리 회로 일부의 동작을 도시하는 타이밍도.

※ 도면의 주요 부분에 대한 부호의 설명 ※

10 : 신호 처리 회로 12 : 광검출기

13: 전치 증폭기 16 : 샘플 및 홀딩 회로

19 : 보호 대역 회로

도 1은 버스트 방식 신호들을 수신하는데 적합하고 펄스폭 일그러짐을 최소화하는 신호 처리 회로(10)를 개략적으로 도시한다. 회로(10)는, 섬유 광학 통신시스템에 의해 수신된 빛을 검출하는 광검출기(12)로부터의 신호 같은, 수신된 신호를 받아들이는데 적합한 수신된 데이터 입력(11)을 포함한다. 입력(11)에 수신된 신호는 수신된 신호를 증폭하고 전치 증폭기(13)의 출력에 입력 신호를 형성하는 전치 증폭기(13)의 입력에 인가된다. 입력 신호는 회로(10)의 신호 입력(14)에 인가된다.

샘플 및 홀딩 회로(16)는 입력(14)으로부터 입력 신호를 수신하고 입력 신호의 최대 저장값을 회로(16)의 일부인 저장 소자에 저장한다. 이러한 기능은 통상적으로 입력 신호를 샘플링하고 입력 신호의 최대 저장값을 저장 소자에 홀딩하는 것으로서 언급된다. 리셋 신호는 이하에서 설명될 저장 소자에 저장된 입력 신호의 최대값을 변경하도록 회로(16)의 리셋 입력(32)에 인가된다. 입력 신호의 최대 저장값은 회로(16)의 출력(18)에 인가된다.

보호 대역 회로(19;guardband circuit)는 출력(18)으로부터 최대 저장값을 수신하고, 회로(19)의 출력(21)에 보호 대역 신호를 발생시킨다. 보호 대역 신호는 입력 신호의 최대값 보다 더 작으며, 입력 신호 진폭이 입력 신호의 최대 저장값을 변경하기 위해 회로(16)를 리셋하는데 필요로 하는 값까지 감소되는 시기를 결정하는데 사용된다. 입력 신호의 최대 저장값과 보호 대역 신호 사이의 차동(differential)은 통상적으로 입력(14)에 인가된 입력 신호에 대한 신호 잡음값의 배수가 되도록 선택된다. 즉 보호 대역 신호는 입력 신호에 대해 예상된 잡음의 배수인 양만큼 입력 신호의 최대 저장값 보다 더 작다. 이 차동값은 신호 처리 회로(10)가 이용된 시스템 환경에 근거하여 달라진다. 보호 대역 회로(19)는 간단한 저항 전압 디바이더(divider)를 포함하는 다양한 회로 실현들을 가질 수 있다.

보호 대역 신호는 입력(14)으로부터의 입력 신호가 비교기(22)의 네거티브 입력에 인가되면서 비교기(22)의 포지티브 입력에 인가된다. 따라서 비교기(22)는 입력 신호와 보호 대역 신호를 비교한다. 비교기(22)는 출력(23)에 낮은 보호 대역 신호를 생성시킨다. 낮은 보호 대역 신호는 입력 신호의 최대값이 보호 대역 신호 보다 더 크게 유지되는 한 입력 신호가 역재생된 것이다. 입력 신호의 최대값이 보호 대역 신호 보다 더 작을 때, 출력 단자(23)는 고전압 레벨을 유지한다. 입력 잡음의 배수 만큼 입력 신호의 최대값 보다 더 작은 보호 대역 신호를 설정하는 것은 입력 신호가 낮은 보호 대역 신호라는 잘못된 지시들을 입력 신호의 잡음이 유발하지 않도록 보장하는 것을 돕는다.

비율 회로(24;ratio circuit)는 입력 신호의 최대 저장값을 수신하고, 출력(25)에 문턱값 또는 문턱 신호를 발생시킨다. 문턱 신호는 입력 신호의 최대 저장값의 백분율 값이다. 즉, 회로(24)는 백분율값 만큼 입력 신호의 최대 저장값의 값을 감소시키는 디바이더로서 기능한다. 회로(24)는 저항 전압 디바이더 네트워크를 포함하는(단 그것에만 국한되지 않음) 다양한 회로 실현들을 가질 수 있다. 문턱값 또는 문턱 신호는 비교기(26)를 바이어스하는 데 이용될 수 있고, 입력 신호의 파형을 재생하기 위해 입력 신호와 비교될 수 있다. 결과적으로, 출력(25)은 입력 신호가 비교기(26)의 포지티브 입력에 인가되는 동안 비교기(26)의 네거티브 입력에 접속된다. 입력 신호의 파형은 비교기(26)의 출력(27)에서 재생된다. 통상적으로 백분율 값은 대략 50퍼센트이다. 즉, 문턱 신호는 대략 출력(18)에 나타난입력 신호의 최대 저장값의 절반이다. 이것은 출력(27) 상의 출력 신호가 대칭인 것과 펄스폭 일그러짐을 최소화하는 것을 보장한다.

논리 AND 회로(28)는 회로(28)의 출력(29)에 회복 신호(recapture signal)를 발생시키는데 이용된다. 회로(28)는 출력(27)의 출력 신호를 출력(23)의 낮은 보호 대역 신호와 논리곱(logically AND)한다. 출력 신호 및 낮은 보호 대역 신호가 둘 다 논리적으로 포지티브일 때, 회복 신호는 능동으로 되고 이어서 회로(16)가 리셋되게 한다. 즉, 입력(14)의 입력 신호가 문턱 신호 보다 더 크고 보호 대역 신호 보다 더 작으면 회복 신호는 능동으로 된다. 회로(28)가 디지털 기능을 실행하더라도, 그것은 통상적으로 아날로그 회로이며, 하기의 도 2에서 설명할 바와 같이, 출력 단자들(23,27) 상의 전압들과 정합시키기 위한 것이다. 정형 회로(31)는 회복 신호를 수신하고 회로(16)의 리셋 입력(32)에 연결되는 출력에 리셋 신호를 발생시킨다. 통상적으로, 회로(31)는 포지티브 입력에 연결된 회복 신호와 네거티브 입력에 연결된 바이어스 신호가 있는 비교기이다. 바이어스 신호는 회로(31)에 인가된 회복 신호 상의 잡음을 제거하는데 충분한 회로소자(도시되지 않음)에 의해 발생된다. 회로(31)에 의해 전개된 리셋 신호는 회로(16)가 입력 신호를 샘플링하고 회로(16)의 저장 소자에 새로운 최대 저장값을 저장하게 하는데 적합한 전압값을 갖는다.

도 2는 도 1에 도시된 회로(28)의 실시예를 개략적으로 도시한다. 도 1과 동일한 참조 부호를 갖는 도 2의 소자들은 대응하는 도 1의 소자들과 동일하다. 도 2는 많은 다른 실현들이 가능하더라도 회로(28)에 이용될 수 있는 일 실시예의 예시만 설명한다. 회로(28)는 입력들(23, 27)이 각각 능동일 때 흐르는 실질적으로 동일한 전류들(i₁, i₂)을 확립하는데 이용되는 제 1 전류 미러(36)와 제 2 전류 미러(37)를 포함한다. 기준 레그(38;reference leg)는 전류(i₁) 또는 전류(i₂)의 대략 1.5배인 저항기(R_C2)를 통한 전류 흐름(i₃)을 확립하는 전류원(39)을 갖는다. 전류(i₃)로부터 유발된 전압은 비교기(41)의 네거티브 입력에 인가된다. 전류들(i₁, i₂)로부터 유발된 전압은 비교기(41)의 포지티브 입력에 인가된다. 입력(23 또는 27)이 저전압이면, 전류(i₁) 또는 전류(i₂)는 저항기(R_C1)를 통해 흐른다. 이것은 비교기(41)의 포지티브 입력에서의 전압이 네거티브 단자에서의 전압 보다 더 크게 되도록 하며, 따라서 출력(29)은 고전압에 있다. 두 입력들(23, 27)이 고전압일때, 전류들(i₁, i₂)은 저항기(RC1)를 통해 흐르고, 비교기(41)의 포지티브 입력자에서의 전압은 네거티브 입력자에서의 전압 보다 더 작아서 출력 단자(29)는 저전압에 있다.

도 3은 도 1에 도시된 회로(16)로서 이용하기에 적합한 샘플 및 홀딩 회로의 실시예를 개략적으로 도시한다. 도 1과 동일한 참조 부호를 갖는 도 3의 소자들은 대응하는 도 1의 소자들과 동일하다. 도 3은 다른 많은 실현들이 가능하더라도 회로(16)에 이용될 수 있는 일 실시예의 예시를 도시한다. 회로(16)는 입력(14)으로부터 회로(16)를 분리시키는 입력 버퍼(33)를 포함한다. 스위치(35)는 리셋 신호가 회로(16)에 인가될 때 버퍼(33)의 출력을 저장 소자(17)에 결합하는데 이용된다.출력 버퍼(34)는 출력(18)에 접속된 회로소자로부터 저장 소자(17)를 분리시킨다. 통상적으로 저장 소자(17)는 도 2에 도시된 바와 같은 캐패시터이다.

도 4는 회로(10)의 리셋 기능을 위한 타이밍을 도시하는 타이밍도이다. 도 1과 동일한 참조 부호를 갖는 도 4의 소자들은 대응하는 도 1의 소자들이다. 회로(10)의 입력(14) 상의 입력 신호는 파형(42)으로 도시된다. 파형(43)은 출력(18)의 최대 저장 입력값을 나타내고, 파형(44)은 출력(23)의 낮은 보호 대역 신호를 도시하며, 파형(46)은 출력(27) 상의 출력 신호를 도시하고, 파형(47)은 출력(29)상의 회복 신호를 도시한다. 시간 t₁에서 입력 신호는 포지티브 전압이 되며 제 1 최대 저장값(m1)은 출력(18)에 인가된다. 입력 신호(파형 42)가 보호 대역 신호보다 더 크므로 낮은 보호 대역 신호(파형 44)는 네거티브가 된다. 또한, 입력 신호가 고전압이고 출력(25)의 문턱 신호 이상이므로, 회로(10)의 출력 신호(파형 46)는 하이(high)가 된다. 낮은 보호 대역 신호(파형 44)가 로우(low)이므로 AND회로(28)로부터의 회복 신호(파형 47)는 저전압이다.

시간 t₂에서 입력 신호(파형 42)는 로우로 된다. 입력 신호의 이러한 값이 보호 대역 신호 보다 더 작기 때문에, 낮은 보호 대역 신호(파형 44)는 하이가 된다. 입력 신호가 문턱 신호 보다 더 작기 때문에, 출력 신호(파형 46)는 로우로 되고 저전압을 AND회로(28)에 제시한다. 따라서 회복 신호(파형 47)는 로우 전압을 유지한다. 시간 t₃에서 입력(14)의 AND회로(28)로의 입력 신호가 일단 다시 하이가 되면, 파형들(44, 46)은 다시 한 번 회로(28)에 저전압을 제시하여 회복 신호(파형47)는 로우를 유지한다. 이것은 시간 t₁에서의 시퀀스와 유사하다.

시간 t₄에서 입력 신호(파형 42)가 일단 다시 하이로 되면 입력 신호의 최대값은 시간 t₁과 t₃동안 최대값 보다 더 작다. 시간 t₄에서의 입력 신호의 값이 보호 대역 신호 보다 더 작기 때문에, 낮은 보호 대역 신호(파형 44)는 시간 t₄이후에 하이를 유지한다. 입력 신호가 문턱 신호보다 더 크기 때문에, 출력(27)의 출력 신호(파형 46)는 표시된 바와 같이 하이로 된다. 결과적으로, 시간 t₄에서의 출력 신호와 낮은 보호 대역 신호가 겹쳐서 회로(28)의 두 입력들(23, 27)(파형 44, 46)은 하이가 된다. 이것은 출력(29)의 회복 신호(파형 47)가 시간 t₄에서 하이가 되도록 한다. 그 결과로써, 샘플 및 홀딩 회로(16)는 저장 소자의 최대 저장값을 입력 신호의 새로운 값인 제 2 최대값(m2)(파형 43)으로 변경한다. 최대 저장값이 입력 신호의 새로운 더 낮은 최대값으로 변경되기 때문에, 입력 신호는 이제 보호 대역 신호 보다 더 크고, 낮은 보호 대역 신호는 로우로 되어(파형 44) 회복 신호(파형 47)가 로우로 되게 하고 리셋 처리가 종료된다. 그러므로 새로운 최대 저장값이 얻어지며 이것은 비교기(26)에 인가된 문턱 신호를 변경하고, 이에 의해, 비교기(26)에 인가된 문턱 전압이 입력 신호의 최대값의 적합한 백분율인 것을 확실하게 하여 출력(27)의 출력 신호는 실질적으로 펄스폭 일그러짐 없이 입력 신호를 재생한다. 그러나 펄스폭 일그러짐의 소량은 시간 t₄이후에 회로(10)로부터의 제 1 펄스에 존재할 것임을 주지해야 한다. 이것은 시간 회로(16)가 최대 저장값을 변경하기 위해리셋되기에 앞서 부적당한 문턱치와 비교되는 입력 신호의 상승 에지에 기인한다.

이제 새로운 신호 처리 방법이 제공되었다는 것을 인식하여야 한다. 입력 신호를 최대 입력 신호의 보호 대역 값과 비교하는 것은 언제 입력 신호의 최대값이 변경되고 새로운 문턱 전압이 입력 신호를 재구성하는데 이용되어야 하는지를 결정하는 것을 용이하게 한다. 입력 신호가 하이인 동안 입력 신호의 최대 저장값을 변경하는 것은 입력 신호의 새로운 최대값을 저장하는 것을 용이하게 하고, 또한 실질적으로 펄스폭 일그러짐을 도입하지 않고 새로운 문턱 전압을 확립하는 것을 용이하게 한다. 피드백 회로들이 증폭기 이득들을 설정하는데 이용되지 않기 때문에 이 회로는 발진하지 않는다.

Claims (5)

1. 신호 처리 방법(10)에 있어서,

   저장 소자(16)에 입력 신호(14)의 최대값을 최대 저장값으로서 홀딩(holding)하는 단계(16)와,

   상기 저장 소자의 출력 신호에 기초하여 상기 입력 신호 상에서 기대되는 잡음의 배수인 양만큼 입력 신호의 상기 최대 저장값 보다 작은 보호 대역 신호를 발생하는 단계(19)와,

   상기 입력 신호(14)가 상기 보호 대역 신호 보다 더 작을 때, 상기 저장 소자(16) 상의 상기 최대 저장값을 변경하는 단계와,

   상기 최대 저장값의 백분율값인 문턱 신호를 발생하고, 출력 신호를 발생하기 위해 상기 입력 신호를 상기 문턱 신호에 비교하는 단계를 포함하는, 신호 처리 방법.
2. 제 1 항에 있어서,

   상기 최대 저장값을 홀딩하는 단계는 상기 입력 신호(14)를 샘플링하고(16), 상기 저장 소자(16)에 입력 신호값의 최대값을 저장하는 단계를 포함하는, 신호 처리 방법.
3. 제 2 항에 있어서,

   상기 입력 신호(14)를 샘플링하고(16) 상기 저장 소자(16)에 상기 입력 신호의 상기 최대값을 저장하는 단계(16)는 상기 입력 신호(14)를 샘플링(16)하고 상기 입력 신호(14)의 상기 최대값을 홀딩하는 샘플 및 홀딩 회로 사용 단계를 포함하는, 신호 처리 방법.
4. 신호 처리 방법에 있어서,

   입력 신호를 샘플링하고 저장 소자에 상기 입력 신호의 제 1 최대값을 제 1 최대 저장값으로서 저장하는 단계와,

   상기 저장 소자의 출력 신호에 기초하여 상기 입력 신호 상에서 기대되는 잡음의 배수인 양만큼 입력 신호의 상기 제 1 최대 저장값 보다 작은 보호 대역 신호를 발생하는 단계와,

   상기 보호 대역 신호를 상기 입력 신호에 비교하는 단계와,

   상기 입력 신호를 샘플링하고 상기 입력 신호의 제 2 최대값을 상기 제 1 최대 저장값과는 다른 제 2 최대값으로서 저장하는 단계로서, 상기 제 2 최대 저장값은 상기 입력 신호가 상기 보호 대역 신호 보다 더 작을 때, 상기 저장 소자에 저장되는, 상기 저장하는 단계와,

   상기 입력 신호의 상기 제 1 최대 저장값의 백분율값인 문턱 신호를 발생하고, 출력 신호를 발생하기 위해 상기 입력 신호를 상기 문턱 신호에 비교하는 단계를 포함하는, 신호 처리 방법.
5. 신호 처리 방법(10)에 있어서,

   입력 신호(14)를 샘플링(16)하고 저장 소자(16)에 상기 입력 신호의 최대값을 최대 저장값으로서 홀딩하는 단계와,

   상기 최대 저장값 보다 더 작은 보호 대역 신호(21)를 발생하는 단계(19)와,

   낮은 보호 대역 신호(23)를 발생시키기 위해 상기 보호 대역 신호(21)를 상기 입력 신호(14)에 비교하는 단계(22)와,

   상기 최대 저장값의 백분율인 문턱 신호(25)를 발생하는 단계(24)와,

   출력 신호(27)를 발생시키기 위해, 상기 입력 신호(14)를 상기 문턱 신호(25)에 비교하는 단계(26)와,

   상기 출력 신호(27)와 상기 낮은 보호 대역 신호(23)들이 둘 다 논리적으로 포지티브일 때, 상기 저장 소자(16) 상의 상기 최대 저장값을 변경하는 단계를 포함하는, 신호 처리 방법.