JPS628571Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案はトランジスタ電力増幅回路にかか
り、特に差動増幅回路とシングルエンデツド・プ
ツシユプル増幅回路とからなるトランジスタ電力
増幅回路における過大入力信号に対応するための
改良に関する。

一般に用いられる電力増幅回路は、前段の使用
される前置増幅回路の出力が第１図に示されるよ
うな電力増幅回路の入力となつている。この場合
前置増幅回路の出力の増大にともなつて増幅回路
の入力が増大し、過大入力になることがある。こ
の過大入力によつて増幅回路の出力波形が異常に
なるので、これの改良が従来より強く要望されて
いる。まず、従来の回路につき第１図によつて説
明する。図において、１は入力端子、２は正の直
流電源端子、３は出力端子で例えばスピーカのよ
うな負荷４が接続されている。また、Q₁〜Q₁₀は
トランジスタ、D₁はダイオード、C₁〜C₂はコン
デンサ、R₁〜6R₆は抵抗である。上記トランジス
タのQ₁〜Q₃はPNP型で初段増幅にあたり、就中
Q₁はエミツタホロワ、Q₂とQ₃は差動増幅にあた
る。次にトランジスタQ₄，Q₅は高利得を得るた
めの能動負荷である。入力端子１に印加された入
力信号はトランジスタQ₁を経て、ついでトラン
ジスタQ₂，Q₃で増幅されてその増幅出力信号は
トランジスタQ₂のコレクタに得られる。この増
幅出力信号はさらに前置駆動トランジスタQ₆に
印加される。次にトランジスタQ₇，Q₈は波形の
上半分を増幅するNPN型複合トランジスタ、ま
た、トランジスタQ₉，Q₁₀は波形の下半分を増幅
するPNP型複合トランジスタであ。そして各複合
トランジスタの出力はコンデンサC₂を介して負
荷４に印加される。また、抵抗R₃，R₄とコンデ
ンサC₁で負帰還回路を構成し、波形歪の改善と
利得の安定化を図つている。

なお、図中トランジスタQ₃のベースから接地
へ電流Ｉを流し、ベース電位をＶ_BEに定めて差動
増幅回路を形成している。この電流Ｉは、トラン
ジスタQ₈のエミツタとトランジスタQ₁₀のコレク
タ点の電位Ｖ_CC／２になるように設定して最大出
力を得るために Ｉ＝Ｖ_ＣＣ／２−Ｖ_ＢＥ／Ｒ_４ であるべく、従つて、トランジスタQ₃のベー
ス電位がＶ_BEであることからトランジスタQ₈と
トランジスタQ₁₀の出力は次式で表わされるもの
となる。

Ｖ_BE＋IR₄＝Ｖ_BE＋Ｖ_ＣＣ／２−Ｖ_ＢＥ／Ｒ_４ ×R₄＝Ｖ_ＣＣ／２ この増幅回路は入力端子１の電位がほぼOVで
あるので、前記入力端子に結合コンデンサを必要
とせず直接に入力信号を印加できる利点があつて
広く用いられている。しかし、入力端子１に過大
入力が印加された場合、その出力波形は第２図に
示すような異常波形を生ずる場合がある。これは
差動増幅回路を形成するトランジスタQ₂，Q₃の
ベース電位は、端子１からトランジスタQ₁のＶ_B
ＥによりＶ_BEになつている。ここで入力信号の上
半分の半サイクル時の振幅（ピーク）値をＶ_pd
（上半分の半サイクル時のＶ_puに対しては−Ｖ_pu
で表わされる）とすれば、上半分の半サイクル時
には、トランジスタQ₁のベース電位はＶ_puに、
そしてトランジスタQ₂のベース電位はＶ_BE＋Ｖ_p
ｕとなり、トランジスタQ₂はオフに、トランジス
タQ₃がオンとなる。トランジスタQ₃がオンする
とトランジスタQ₅，Q₄がオンし、トランジスタ
Q₆がオフになる。トランジスタQ₆がオフになれ
ば、出力トランジスタQ₉，Q₁₀はオフで、トラン
ジスタQ₇，Q₈がオンになる。したがて出力はＶ_C
Ｃ側の電位になる。また、逆に下半分の半サイク
ル時は、トランジスタQ₁のベース電位はVpd
（−Ｖ_puに相当）、トランジスタQ₂のベース電位
はＶ_BE−Ｖ_pdとなり、トランジスタQ₃がオフ
し、トランジスタQ₂がオンする。そして、トラ
ンジスタQ₆がオンとなり出力トランジスタQ₇，
Q₈がオフ、トランジスタQ₉，Q₁₀がオンとなる。
このときの出力は接地側の電位になる。

ここで過大入力が印加されると、上半分の半サ
イクル時は叙上の通りの動作をするが、下半分の
サイクル時はトランジスタQ₂，Q₃のエミツタ電
位が −Ｖ_pd＋Ｖ_BEQ1＋Ｖ_BFQ2 ＜Ｖ_CE（sat）Q₂＋Ｖ_BEQ₆ の条件が成立する−Ｖ_pdであれば、出力に異常
波形が現われないが、−Vpdが大きく、上式が成
立しない場合はトランジスタQ⁶はオンしない。
これによりトランジスタQ₆のコレクタ電位が上
昇し、トランジスタQ₇，Q₈がオフ、トランジス
タQ₉，Q₁₀がオンしているできものがトランジス
タQ₇，Q₈がオン、トランジスタQ₉，Q₁₀がオフに
なるような動作に移行する。したがつて、出力は
接地側の電位であるべきものがＶ_CC側へ上昇し、
C₂を通した出力波形は第２図に示したような異
常波形を示す。

このような異常波形はたとえば音響機器の音声
に異常音を生ずるという重大な欠点がある。

この考案は従来の欠点を改良するためのもの
で、過大入力信号に対応するための異常波形防止
回路を設けたトランジスタ電力増幅回路を提供す
るものである。

この考案にかかるトランジスタ電力増幅回路は
差動増幅回路とシングルエンデツド・プツシユプ
ル増幅回路とを備えたものにおいて、入力端子に
直列に挿入された入力抵抗よりも遥かに小さい抵
抗値の保護抵抗と、前記保護抵抗と入力抵抗との
接続点にエミツタ端子を接続しシングルエンデツ
ド・プツシユプル増幅回路における前置駆動トラ
ンジスタの出力端子にコレクタ端子を接続しベー
ス端子にバイアス電圧を印加させたトランジスタ
とからなる異常波形防止回路を設けたことを特徴
とする。

次にこの考案を１実施例につき第３図を参照し
て詳細に説明する。

第３図に示す回路について、異常波形防止回路
のほかは第１図に示した従来の回路とかわらない
ので、図面に同じ符号を付して示し説明を省略す
る。この考案の異常波形防止回路は第３図におい
て破線をもつて包囲して示すもので、この異常波
形防止回路１１は入力抵抗R₁よりも遥かに小さ
い抵抗値を有し入力端子に直列に挿入された保護
抵抗R₁₁と、前記保護抵抗と入力抵抗R₁との接続
点にエミツタ端子を共通接続するとともにシング
ルエンデツド・プツシユプル増幅回路における前
置駆動トランジスタQ₆のコレクタ（出力）端子
にコレクタ端子をそれぞれ接続させベース端子に
端子１０からバイアス電圧を印加させたトランジ
スタQ₁₁で構成されている。上記保護抵抗R₁₁は入
力抵抗R₁に対しR₁≫R₁₁の関係を保つ値、すなわ
ち数オームのきわめて低い抵抗値がよい。次にト
ランジスタQ₁₁はそのベース端子をほぼOVに接続
し、入力信号の下半分のピーク値が−1V_BE以上
になるとこのトランジスタQ₁₁をオンさせ、前置
駆動トランジスタQ₆がオフとなつて現われる信
号を吸収させるのである。ただし、前置駆動トラ
ンジスタQ₆がオフするに先立つてトランジスタ
Q₁₁がオンしなけば異常波形は完全に防止できな
いので、このタイムラグをなくすためにトランジ
スタQ₁₁のベースには０〜0.4V程度のバイアス電
圧を印加させると好適する。

この考案によればトランジスタ電力増幅回路に
対する過入力信号に対して発生する異常波形を防
止でき、この種の増幅回路を用いた、たとえば音
響機器の異常音声を完全に防止できる顕著な利点
がある。さらにこの考案は実施がきわめて容易で
ある上に、大きいスペースも不要で廉価に達成で
きる実用上の利点も大きい。

【図面の簡単な説明】

第１図は従来のトランジスタ電力増幅回路の回
路図、第２図は第１図の回路の異常入力波形によ
る波形を示す図、第３図はこの考案の１実施例の
トランジスタ電力増幅回路の回路図である。 １……入力端子、２……直流電源端子、３……
出力端子、４……負荷（スピーカ）、１１……異
常波形防止回路、Q₁〜Q₁₁……トランジスタ（Q₆
は前置増幅トランジスタ、Q₁₁は異常波形防止回
路のトランジスタ）、R₁〜R₁₁……抵抗（R₁は入
力抵抗、R₁₁は異常波形防止回路の保護抵抗）。

Claims (1)

【実用新案登録請求の範囲】
1. エミツタフオロワの第１のトランジスタQ₁
   と、第１のトランジスタの増幅出力信号を差動増
   幅する第２および第３のトランジスタQ₂，Q₃
   と、第２よび第３のトランジスタによる前記増幅
   出力信号が入力されるシングルエンデツド・プツ
   シユプル増幅回路における前置駆動トランジスタ
   Q₆とを備えたトランジスタ電力増幅回路におい
   て、入力端子に直列に挿入され入力抵抗よりも遥
   かに小さい抵抗値の保護抵抗R₁₁と、前記保護抵
   抗と入力抵抗との接続点にエミツタ端子を接続
   し、シングルエンデツド・プツシユプル増幅回路
   における前置駆動トランジスタの出力端にコレク
   タ端子を接続し、ベース端子にバイアス電位を印
   加させたトランジスタQ₁₁からなる異常波形防止
   回路を設けたことを特徴とするトランジスタ電力
   増幅回路。