JPS641820Y2 - - Google Patents
Info
- Publication number
- JPS641820Y2 JPS641820Y2 JP2811783U JP2811783U JPS641820Y2 JP S641820 Y2 JPS641820 Y2 JP S641820Y2 JP 2811783 U JP2811783 U JP 2811783U JP 2811783 U JP2811783 U JP 2811783U JP S641820 Y2 JPS641820 Y2 JP S641820Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pulse
- video signal
- amplifier
- transient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001052 transient effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
本考案は信号混合回路に係り、特に入力信号と
パルス信号との混合回路に関するものである。
パルス信号との混合回路に関するものである。
一般に映像信号の処理過程において映像信号と
それに同期したパルス信号とが混合されている。
第１図はこのような信号混合回路としてテレビジ
ヨンカメラの映像信号処理におけるブランキング
信号の混合回路例を示すものである。
それに同期したパルス信号とが混合されている。
第１図はこのような信号混合回路としてテレビジ
ヨンカメラの映像信号処理におけるブランキング
信号の混合回路例を示すものである。
図において、１は映像信号入力端子でTR１は
バツフアアンプであり、TR２はベースにクラン
プパルスが供給され映像信号をエミツタ電位（図
の場合はアース電位）にクランプするクランプ用
トランジスタである。TR３ａ，TR３ａは差動
増幅トランジスタでエミツタに共通の電流Ｉなる
電流源が接続されている。TR4はベースにブラン
キングパルスが供給されるスイツチングトランジ
スタで、ブランキングパルス期間、TR３ａのコ
レクタをダイオードCD１を通じて接地すること
により映像信号にブランキングパルスを混合す
る。第２図はこの様子を波形で示したもので、第
２図ａの５はＯ〔Ｖ〕にクランプされた映像信号
の一例を示す。（TR３ａのベースの波形）、第２
図ｃの６は、TR３ａ，TR３ａによつて増幅さ
れたTR３ａのコレクタ波形を示す。映像信号振
幅はRc／2Re＝Ａ倍されTR３ａベース電位が
OVの時のTR３ａコレクタ電位はＥ−１／２・Rc＝ Ec〔Ｖ〕となることは明らかである。
バツフアアンプであり、TR２はベースにクラン
プパルスが供給され映像信号をエミツタ電位（図
の場合はアース電位）にクランプするクランプ用
トランジスタである。TR３ａ，TR３ａは差動
増幅トランジスタでエミツタに共通の電流Ｉなる
電流源が接続されている。TR4はベースにブラン
キングパルスが供給されるスイツチングトランジ
スタで、ブランキングパルス期間、TR３ａのコ
レクタをダイオードCD１を通じて接地すること
により映像信号にブランキングパルスを混合す
る。第２図はこの様子を波形で示したもので、第
２図ａの５はＯ〔Ｖ〕にクランプされた映像信号
の一例を示す。（TR３ａのベースの波形）、第２
図ｃの６は、TR３ａ，TR３ａによつて増幅さ
れたTR３ａのコレクタ波形を示す。映像信号振
幅はRc／2Re＝Ａ倍されTR３ａベース電位が
OVの時のTR３ａコレクタ電位はＥ−１／２・Rc＝ Ec〔Ｖ〕となることは明らかである。
第２図ｂはTR４のベースに供給されるブラン
キングパルス７を示す。映像信号入力がＯ〔Ｖ〕
時は出力がEc〔Ｖ〕、映像信号がein〔Ｖ〕の時は
出力がＡ・ein＋Ec〔Ｖ〕（Ａ＝Rc／2Re）、ブラ
ンキングパルス期間はCD１とTR４の順方向飽
和電圧の和（シリコンダイオードとシリコントラ
ンジスタの場合、合計の値は0.7V前後）となる。
キングパルス７を示す。映像信号入力がＯ〔Ｖ〕
時は出力がEc〔Ｖ〕、映像信号がein〔Ｖ〕の時は
出力がＡ・ein＋Ec〔Ｖ〕（Ａ＝Rc／2Re）、ブラ
ンキングパルス期間はCD１とTR４の順方向飽
和電圧の和（シリコンダイオードとシリコントラ
ンジスタの場合、合計の値は0.7V前後）となる。
ところがTR４の蓄積容量に起因するトランジ
エントパルスが、ブランキングパルス前縁で６−
１の様に、後縁で６−２の様に発生する。CD１
はこのトランジエントをCD１の逆方向性によつ
て軽減する働きをするが、CD１の逆接合容量や、
回路の浮遊容量によつて決る限界以上には改善で
きない。通常許容されるこれらトランジエントは
映像信号規定レベルの２％前後であり、この値自
体、トランジエント抑制の限界（前記２％）での
妥協値にすぎない。このトランジエントパルス６
−１は後段においてクリツプ回路等により除去で
きるが、パルス６−２に関しては除去できない。
エントパルスが、ブランキングパルス前縁で６−
１の様に、後縁で６−２の様に発生する。CD１
はこのトランジエントをCD１の逆方向性によつ
て軽減する働きをするが、CD１の逆接合容量や、
回路の浮遊容量によつて決る限界以上には改善で
きない。通常許容されるこれらトランジエントは
映像信号規定レベルの２％前後であり、この値自
体、トランジエント抑制の限界（前記２％）での
妥協値にすぎない。このトランジエントパルス６
−１は後段においてクリツプ回路等により除去で
きるが、パルス６−２に関しては除去できない。
したがつて、トランジエントパルス６−２は映
像信号内に発生されるため再生画面内に不用輝線
等として表示される。
像信号内に発生されるため再生画面内に不用輝線
等として表示される。
本考案は上記欠点を除去するもので、トランジ
エントパルス発生を減少した信号混合回路を提供
することを目的とする。
エントパルス発生を減少した信号混合回路を提供
することを目的とする。
本考案においては、映像信号を負帰還が施され
た増幅器に供給し、その出力にパルス信号を混合
して、混合出力を増幅器へ負帰還するものであ
る。
た増幅器に供給し、その出力にパルス信号を混合
して、混合出力を増幅器へ負帰還するものであ
る。
以下、第３図を参照して本考案の一実施例を説
明する。
明する。
図において１０は第１図の１に相当する映像信
号入力端子である。１１は第１図のTR１，TR
２からなるクランプ回路で１２はクランプパルス
入力端である。第１図と同様にＯ〔Ｖ〕にクラン
プされた映像信号はトランジスタTR６ａ，TR
６ｂからなる差動増幅器の非反転入力側に加えら
れる。トランジスタTR６ｂのコレクタにベース
が接続されるトランジスタTR8はトランジスタ
TR６ｂの出力をバツフア増幅して抵抗器Rf，
Rbを介して反転入力側へ接続している。従つて
トランジスタTR６ａ，TR６ｂとTR８は負帰還
増幅器を形成している。
号入力端子である。１１は第１図のTR１，TR
２からなるクランプ回路で１２はクランプパルス
入力端である。第１図と同様にＯ〔Ｖ〕にクラン
プされた映像信号はトランジスタTR６ａ，TR
６ｂからなる差動増幅器の非反転入力側に加えら
れる。トランジスタTR６ｂのコレクタにベース
が接続されるトランジスタTR8はトランジスタ
TR６ｂの出力をバツフア増幅して抵抗器Rf，
Rbを介して反転入力側へ接続している。従つて
トランジスタTR６ａ，TR６ｂとTR８は負帰還
増幅器を形成している。
この時の利得Avは、TR６ａ，TR６ｂの利得
が充分大きいと、Av≒（Rb＋Rf）／Rbで与え
られることは周知の通りである。
が充分大きいと、Av≒（Rb＋Rf）／Rbで与え
られることは周知の通りである。
ここでトランジスタTR６ｂのコレクタにトラ
ンジスタTR７、ダイオードCD２からなるスイ
ツチング回路を挿入し、トランジスタTR７のベ
ース入力１３にブランキングパルスを入力する。
すなわちトランジスタTR７、ダイオードCD２
は、第１図のトランジスタTR４、ダイオード
CD１と同様、ブランキングパルスをトランジス
タTR６ｂのコレクタで混合する。（この時TR７
のエミツタは−Ｅ〔Ｖ〕よりも高くすることで
TR８のベース・エミツタ間が逆バイアスになら
ない様にした方が、この負帰還増幅器負荷側から
みたTR８の出力インピーダンス変化が少ない） さて、このブランキングパルス混合の際トラン
ジエントが発生するが、このトランジエントは負
帰還増幅器の負帰還ループ内で発生する擾乱であ
るから、擾乱が発生する前段の利得と、帰還量と
で決定される値だけ擾乱（すなわちブランキング
混合の際のトランジエント）が軽減される。
ンジスタTR７、ダイオードCD２からなるスイ
ツチング回路を挿入し、トランジスタTR７のベ
ース入力１３にブランキングパルスを入力する。
すなわちトランジスタTR７、ダイオードCD２
は、第１図のトランジスタTR４、ダイオード
CD１と同様、ブランキングパルスをトランジス
タTR６ｂのコレクタで混合する。（この時TR７
のエミツタは−Ｅ〔Ｖ〕よりも高くすることで
TR８のベース・エミツタ間が逆バイアスになら
ない様にした方が、この負帰還増幅器負荷側から
みたTR８の出力インピーダンス変化が少ない） さて、このブランキングパルス混合の際トラン
ジエントが発生するが、このトランジエントは負
帰還増幅器の負帰還ループ内で発生する擾乱であ
るから、擾乱が発生する前段の利得と、帰還量と
で決定される値だけ擾乱（すなわちブランキング
混合の際のトランジエント）が軽減される。
第４図ａはトランジエントが軽減されないと仮
定した時の様子である。トランジスタTR６ｂの
コレクタにはブランキングパルス混合の際第１図
の場合と同様、１６−１，１６−２のトランジエ
ント発生が考えられる。（映像信号入力がＯ〔Ｖ〕
の時は、トランジスタTR８のエミツタがＯ〔Ｖ〕
であるから、TR６ｂのコレクタでは約0.7〔Ｖ〕
である。またブランキングパルス期間はトランジ
スタTR７、ダイオードCD２によつてトランジ
スタTR６ｂのコレクタは−E′〔Ｖ〕に接続され
るので約−E′＋0.7〔Ｖ〕となる。トランジスタ
TR７のエミツタの抵抗とコンデンサはフイルタ
回路であり、−E′〔Ｖ〕の電源にブランキングパル
スの電流が流れるのを軽減する。） 第３図においては前述の様に負帰還増幅を形成
するので、このトランジエントの入力換算の値は
トランジスタTR６ａ，TR６ｂの差動回路の利
得をAfとすると１／Afに軽減される。従つて抵
抗器Rf，Rbによる帰還回路の帰還率Ｂ＝Rb／
（Rb＋Rf）とするとトランジエントの出力におけ
る軽減は（１／Af）×（１／Ｂ）＝１／（Af・Ｂ）
となる。
定した時の様子である。トランジスタTR６ｂの
コレクタにはブランキングパルス混合の際第１図
の場合と同様、１６−１，１６−２のトランジエ
ント発生が考えられる。（映像信号入力がＯ〔Ｖ〕
の時は、トランジスタTR８のエミツタがＯ〔Ｖ〕
であるから、TR６ｂのコレクタでは約0.7〔Ｖ〕
である。またブランキングパルス期間はトランジ
スタTR７、ダイオードCD２によつてトランジ
スタTR６ｂのコレクタは−E′〔Ｖ〕に接続され
るので約−E′＋0.7〔Ｖ〕となる。トランジスタ
TR７のエミツタの抵抗とコンデンサはフイルタ
回路であり、−E′〔Ｖ〕の電源にブランキングパル
スの電流が流れるのを軽減する。） 第３図においては前述の様に負帰還増幅を形成
するので、このトランジエントの入力換算の値は
トランジスタTR６ａ，TR６ｂの差動回路の利
得をAfとすると１／Afに軽減される。従つて抵
抗器Rf，Rbによる帰還回路の帰還率Ｂ＝Rb／
（Rb＋Rf）とするとトランジエントの出力におけ
る軽減は（１／Af）×（１／Ｂ）＝１／（Af・Ｂ）
となる。
以上は負帰還増幅器の帰還ループ内の擾乱が出
力に与える影響と同様に考えられることは言うま
でもない。
力に与える影響と同様に考えられることは言うま
でもない。
第３図に差動増幅器TR６ａ，TR６ｂにおい
て利得は数十倍〜百倍弱であり、帰還率を0.25
（12dBの利得となる負帰増幅器）とすると、トラ
ンジエントは1/10〜1/25程度に軽減できる。
て利得は数十倍〜百倍弱であり、帰還率を0.25
（12dBの利得となる負帰増幅器）とすると、トラ
ンジエントは1/10〜1/25程度に軽減できる。
従つて第３図のトランジスタTR８の出力は実
際は第４図ｂの様にトランジエントが１７−１，
１７−２の様に軽減されたものになる。
際は第４図ｂの様にトランジエントが１７−１，
１７−２の様に軽減されたものになる。
以上述べたように本考案によれば、負帰還増幅
器のループ内においてパルス混合を行う事によつ
てトランジエントを軽減することができ、従来発
生していたトランジエントを数十分の一に軽減す
ることができる。
器のループ内においてパルス混合を行う事によつ
てトランジエントを軽減することができ、従来発
生していたトランジエントを数十分の一に軽減す
ることができる。
なお、本方式では負帰還増幅器の利得はパルス
混合時充分低くなり、パルス混合前後の状態では
負帰還増幅器の全ループが正常な状態となり、ト
ランジエントを負帰還増幅器の擾乱軽減と同様に
軽減するわけである。
混合時充分低くなり、パルス混合前後の状態では
負帰還増幅器の全ループが正常な状態となり、ト
ランジエントを負帰還増幅器の擾乱軽減と同様に
軽減するわけである。
なお映像信号と他のパルス混合の際も本方式は
トランジエント抑制に有効であることは言うまで
もない。
トランジエント抑制に有効であることは言うまで
もない。
第１図は従来の信号混合回路を示す回路図、第
２図ａ〜ｃは第１図の動作を説明する信号波形
図、第３図は本考案による信号混合回路の一実施
例を示す回路図、第４図ａ，ｂは第３図の動作を
説明する信号波形図である。 TR６ａ，TR６ｂ……増幅器、TR８……トラ
ンジスタ、CD２……ダイオード、TR７……ト
ランジスタ、１３……ブランキングパルス入力端
子。
２図ａ〜ｃは第１図の動作を説明する信号波形
図、第３図は本考案による信号混合回路の一実施
例を示す回路図、第４図ａ，ｂは第３図の動作を
説明する信号波形図である。 TR６ａ，TR６ｂ……増幅器、TR８……トラ
ンジスタ、CD２……ダイオード、TR７……ト
ランジスタ、１３……ブランキングパルス入力端
子。
Claims (1)
- 入力信号を負帰還増幅器に供給し、その増幅器
出力にパルス信号の混合を行ない、このパルス信
号混合段の後段から前記増幅器に負帰還を行なう
ことを特徴とする信号混合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2811783U JPS59134969U (ja) | 1983-03-01 | 1983-03-01 | 信号混合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2811783U JPS59134969U (ja) | 1983-03-01 | 1983-03-01 | 信号混合回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59134969U JPS59134969U (ja) | 1984-09-08 |
| JPS641820Y2 true JPS641820Y2 (ja) | 1989-01-17 |
Family
ID=30158993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2811783U Granted JPS59134969U (ja) | 1983-03-01 | 1983-03-01 | 信号混合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59134969U (ja) |
-
1983
- 1983-03-01 JP JP2811783U patent/JPS59134969U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59134969U (ja) | 1984-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS614310A (ja) | レベルシフト回路 | |
| US4045744A (en) | Low-frequency power amplifier | |
| US4015215A (en) | Push-pull power amplifier circuit | |
| US3914703A (en) | Half-bridge audio amplifier | |
| JPS641820Y2 (ja) | ||
| US4318050A (en) | AM Detecting circuit | |
| US4266199A (en) | Linear alternating-current amplifier | |
| JPS6029222Y2 (ja) | 増巾器 | |
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JPS628571Y2 (ja) | ||
| JP2796348B2 (ja) | 出力回路 | |
| JP2534913B2 (ja) | スピ―カの逆起電力吸収回路 | |
| JPH04288715A (ja) | Ｂｔｌ電力増幅回路 | |
| JPH0419883Y2 (ja) | ||
| JPS6214726Y2 (ja) | ||
| JP2831718B2 (ja) | ボルテージフォロワ回路 | |
| JPS61113305A (ja) | 増幅器 | |
| JPS6363125B2 (ja) | ||
| SU1185569A1 (ru) | Двухтактный усилитель мощности | |
| JP2735683B2 (ja) | スピーカアンプ回路 | |
| JPS59107611A (ja) | 増幅器 | |
| JPH0349460Y2 (ja) | ||
| JPH0453061Y2 (ja) | ||
| JPS59208914A (ja) | 電圧増幅回路 | |
| JP3309878B2 (ja) | アンプ |