JPH04288715A - Ｂｔｌ電力増幅回路 - Google Patents
Ｂｔｌ電力増幅回路Info
- Publication number
- JPH04288715A JPH04288715A JP3002699A JP269991A JPH04288715A JP H04288715 A JPH04288715 A JP H04288715A JP 3002699 A JP3002699 A JP 3002699A JP 269991 A JP269991 A JP 269991A JP H04288715 A JPH04288715 A JP H04288715A
- Authority
- JP
- Japan
- Prior art keywords
- output
- potential
- transistor
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920006395 saturated elastomer Polymers 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 1
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】この発明は、出力信号の最大振幅
を電源電位とするＢＴＬ電力増幅回路に関し、特に音声
用増幅回路におけるミューティング動作開始時の雑音抑
制を可能にしたＢＴＬ電力増幅回路に関する。
を電源電位とするＢＴＬ電力増幅回路に関し、特に音声
用増幅回路におけるミューティング動作開始時の雑音抑
制を可能にしたＢＴＬ電力増幅回路に関する。
【０００３】
【従来の技術】従来、限られた電源電圧範囲内において
大きな出力を得るための電力増幅回路としては、図３に
示すように、互いに逆相で動作させる２つの同等の増幅
器１，２の出力間に負荷３を接続し、１つの増幅器で負
荷を駆動する場合に比して４倍の電力で負荷３を駆動す
るＢＴＬ（Ｂａｌａｎｃｅｄ Ｔｒａｎｓｆｏｒｍｅｒ
−ｌｅｓｓ ）電力増幅回路が知られている。
大きな出力を得るための電力増幅回路としては、図３に
示すように、互いに逆相で動作させる２つの同等の増幅
器１，２の出力間に負荷３を接続し、１つの増幅器で負
荷を駆動する場合に比して４倍の電力で負荷３を駆動す
るＢＴＬ（Ｂａｌａｎｃｅｄ Ｔｒａｎｓｆｏｒｍｅｒ
−ｌｅｓｓ ）電力増幅回路が知られている。
【０００４】このようなＢＴＬ電力増幅回路の具体的な
回路構成としては、例えば図４に示すようなものがある
。
回路構成としては、例えば図４に示すようなものがある
。
【０００５】図４において、増幅回路は、その出力段が
入力信号の正側半サイクルを駆動増幅するバイポーラの
トランジスタＱ１ ，Ｑ２ と、入力信号の負側半サイ
クルを駆動増幅するバイポーラのトランジスタＱ３ ，
Ｑ４ とからなるＢ級プッシュプルバッファで構成され
ている。 正側半サイクルを駆動増幅するトランジスタＱ２ は、
トランジスタＱ６ とカレントミラー回路を構成するト
ランジスタＱ５ によりベース電流が供給されており、
トランジスタＱ５ はトランジスタＱ２ のベース端子
と入力段側の増幅器４の出力との間に接続されて、無信
号時にアイドリング電流を設定するダイオード列Ｄ１
にバイアス電流を与えている。
入力信号の正側半サイクルを駆動増幅するバイポーラの
トランジスタＱ１ ，Ｑ２ と、入力信号の負側半サイ
クルを駆動増幅するバイポーラのトランジスタＱ３ ，
Ｑ４ とからなるＢ級プッシュプルバッファで構成され
ている。 正側半サイクルを駆動増幅するトランジスタＱ２ は、
トランジスタＱ６ とカレントミラー回路を構成するト
ランジスタＱ５ によりベース電流が供給されており、
トランジスタＱ５ はトランジスタＱ２ のベース端子
と入力段側の増幅器４の出力との間に接続されて、無信
号時にアイドリング電流を設定するダイオード列Ｄ１
にバイアス電流を与えている。
【０００６】また、増幅回路は、第１の電源端子５に与
えられる第１の電源電位（Ｖｃｃ１ ）で駆動されるト
ランジスタＱ１ により得られる出力信号の最大振幅を
第１の電源電位とするために、第１の電源電位により例
えば抵抗ＲＢ 等の小インピーダンス素子によりバイア
スされる第２の電源ラインにおける第２の電源端子６と
出力端子７との間にブートストラップ用のコンデンサＣ
Ｂ が接続されている。
えられる第１の電源電位（Ｖｃｃ１ ）で駆動されるト
ランジスタＱ１ により得られる出力信号の最大振幅を
第１の電源電位とするために、第１の電源電位により例
えば抵抗ＲＢ 等の小インピーダンス素子によりバイア
スされる第２の電源ラインにおける第２の電源端子６と
出力端子７との間にブートストラップ用のコンデンサＣ
Ｂ が接続されている。
【０００７】このような構成においては、無信号時にコ
ンデンサＣＢ に蓄積された電荷によるコンデンサＣＢ
両端の電圧が、出力信号の正側の半サイクルにおいて
第１の電源電位以上に昇圧され、第２の電源電位を第２
の電源端子６に得るようにしている。
ンデンサＣＢ に蓄積された電荷によるコンデンサＣＢ
両端の電圧が、出力信号の正側の半サイクルにおいて
第１の電源電位以上に昇圧され、第２の電源電位を第２
の電源端子６に得るようにしている。
【０００８】ここで、最大のダイナミックレンジを得る
ために、無信号時における出力端子６の出力電圧Ｖ１
をＶｃｃ１ ／２とし、抵抗ＲＢ 間の電圧降下ＶＲＢ
が第１の電源電位Ｖｃｃ１ に比べ十分に小さい（Ｖｃ
ｃ１ 》ＶＲＢ）とすると、第２の電源電位Ｖｃｃ２は
、 Ｖｃｃ２ ＝Ｖｃｃ１ −ＶＲＢ で表されてほぼＶｃｃ１ となり、コンデンサＣＢ の
両端の電圧Ｖｃ は、 Ｖｃ ＝Ｖｃｃ１ −（Ｖｃｃ１ ／２）＝Ｖｃｃ１
／２となる。
ために、無信号時における出力端子６の出力電圧Ｖ１
をＶｃｃ１ ／２とし、抵抗ＲＢ 間の電圧降下ＶＲＢ
が第１の電源電位Ｖｃｃ１ に比べ十分に小さい（Ｖｃ
ｃ１ 》ＶＲＢ）とすると、第２の電源電位Ｖｃｃ２は
、 Ｖｃｃ２ ＝Ｖｃｃ１ −ＶＲＢ で表されてほぼＶｃｃ１ となり、コンデンサＣＢ の
両端の電圧Ｖｃ は、 Ｖｃ ＝Ｖｃｃ１ −（Ｖｃｃ１ ／２）＝Ｖｃｃ１
／２となる。
【０００９】このような状態にあって、出力端子７に出
力電圧Ｖ１ が生じると、第２の電源電位Ｖｃｃ２ は
、Ｖｃｃ２ ＝（Ｖｃｃ／２）＋Ｖ１ となり、トランジスタＱ１ の飽和電圧をほぼ０とする
と、出力電圧Ｖ１の最大値が第１の電源電位Ｖｃｃ１
となるため、第２の電源電位Ｖｃｃ２ は、Ｖｃｃ２
＝３／２Ｖｃｃ１ となり、第１の電源電位Ｖｃｃ１ を越える第２の電源
電位が第２の電源端子６に得られる。したがって、トラ
ンジスタＱ１ を飽和状態にさせることが可能となり、
第１の電源電位を最大振幅とする出力信号が得られる。
力電圧Ｖ１ が生じると、第２の電源電位Ｖｃｃ２ は
、Ｖｃｃ２ ＝（Ｖｃｃ／２）＋Ｖ１ となり、トランジスタＱ１ の飽和電圧をほぼ０とする
と、出力電圧Ｖ１の最大値が第１の電源電位Ｖｃｃ１
となるため、第２の電源電位Ｖｃｃ２ は、Ｖｃｃ２
＝３／２Ｖｃｃ１ となり、第１の電源電位Ｖｃｃ１ を越える第２の電源
電位が第２の電源端子６に得られる。したがって、トラ
ンジスタＱ１ を飽和状態にさせることが可能となり、
第１の電源電位を最大振幅とする出力信号が得られる。
【００１０】このようなＢＴＬ電力増幅回路を例えば音
声用の増幅回路に用いた場合には、電源投入時における
衝撃雑音の防止等に用いられるミューティング動作が行
なわれる。ミューティング動作として有効なものは、Ｂ
ＴＬ増幅回路の特性を利用して、１対の増幅器１，２に
おける双方の出力を電源電位あるいは接地電位として同
相とし、それぞれの増幅器１，２から負荷３に与えられ
る駆動信号を相殺するようにしたものが知られている。
声用の増幅回路に用いた場合には、電源投入時における
衝撃雑音の防止等に用いられるミューティング動作が行
なわれる。ミューティング動作として有効なものは、Ｂ
ＴＬ増幅回路の特性を利用して、１対の増幅器１，２に
おける双方の出力を電源電位あるいは接地電位として同
相とし、それぞれの増幅器１，２から負荷３に与えられ
る駆動信号を相殺するようにしたものが知られている。
【００１１】このようなミューティングの手法を上述し
たＢＴＬ増幅回路に適用した場合に、それぞれの増幅器
１，２の出力信号をミューティング時に例えば電源電位
側に移行させると、出力電圧Ｖ１ は図５に示すように
、ブートストラップの昇圧作用により、 Ｖ１ ＝Ｖｃｃ１ −ＶＣＥ で表わされてほぼＶｃｃ１ まで上昇し、その後出力電
圧の変化がなくなって昇圧作用がなくなり、出力電圧Ｖ
１ は、 Ｖ１ ＝Ｖｃｃ１ −ＶＢＥ１ −ＶＢＥ２ −ＶＣＥ
にまで低下する。ここで、ＶＣＥはトランジスタＱ５
のコレクタ・エミッタ間電圧、ＶＢＥ１ はトランジス
タＱ１ のベース・エミッタ間電圧、ＶＢＥ２ はトラ
ンジスタＱ２ のベース・エミッタ間電圧とし、ＶＣＥ
《ＶＣＣ１ とする。
たＢＴＬ増幅回路に適用した場合に、それぞれの増幅器
１，２の出力信号をミューティング時に例えば電源電位
側に移行させると、出力電圧Ｖ１ は図５に示すように
、ブートストラップの昇圧作用により、 Ｖ１ ＝Ｖｃｃ１ −ＶＣＥ で表わされてほぼＶｃｃ１ まで上昇し、その後出力電
圧の変化がなくなって昇圧作用がなくなり、出力電圧Ｖ
１ は、 Ｖ１ ＝Ｖｃｃ１ −ＶＢＥ１ −ＶＢＥ２ −ＶＣＥ
にまで低下する。ここで、ＶＣＥはトランジスタＱ５
のコレクタ・エミッタ間電圧、ＶＢＥ１ はトランジス
タＱ１ のベース・エミッタ間電圧、ＶＢＥ２ はトラ
ンジスタＱ２ のベース・エミッタ間電圧とし、ＶＣＥ
《ＶＣＣ１ とする。
【００１２】このように、出力電圧はミューティング時
に一旦上昇した後降下するわけであるが、この降下の時
定数は、ブートストラップ用のコンデンサＣＢとバイア
ス用の抵抗ＲＢ の値に依存するため、これらの値のバ
ラツキの影響を受けることになる。
に一旦上昇した後降下するわけであるが、この降下の時
定数は、ブートストラップ用のコンデンサＣＢとバイア
ス用の抵抗ＲＢ の値に依存するため、これらの値のバ
ラツキの影響を受けることになる。
【００１３】このため、コンデンサＣＢ と抵抗ＲＢ
のバラツキにより、図５に示すように、ミューティング
時における両増幅器１，２の出力電圧には電位差が生じ
、負荷に印加される駆動信号にオフセットが生じること
になる。したがって、負荷に印加される両増幅器１，２
の駆動信号を完全に相殺することができず、衝撃雑音が
発生してしまう。
のバラツキにより、図５に示すように、ミューティング
時における両増幅器１，２の出力電圧には電位差が生じ
、負荷に印加される駆動信号にオフセットが生じること
になる。したがって、負荷に印加される両増幅器１，２
の駆動信号を完全に相殺することができず、衝撃雑音が
発生してしまう。
【００１４】
【発明が解決しようとする課題】以上説明したように、
昇圧回路を備えて出力信号の最大振幅を電源電位とし、
ダイナミックレンジの広い従来のＢＴＬ電力増幅回路に
あっては、ミューティング時に両増幅器の出力電圧間に
オフセットが生じるため、ミューティング動作になった
にもかかわらず衝撃雑音が発生するといった不具合を招
くことになる。
昇圧回路を備えて出力信号の最大振幅を電源電位とし、
ダイナミックレンジの広い従来のＢＴＬ電力増幅回路に
あっては、ミューティング時に両増幅器の出力電圧間に
オフセットが生じるため、ミューティング動作になった
にもかかわらず衝撃雑音が発生するといった不具合を招
くことになる。
【００１５】そこで、本発明は、上記に鑑みてなされた
ものであり、その目的とするところは、簡易な構成によ
り、ミューティング時の衝撃雑音を抑制するＢＴＬ電力
増幅回路を提供することにある。
ものであり、その目的とするところは、簡易な構成によ
り、ミューティング時の衝撃雑音を抑制するＢＴＬ電力
増幅回路を提供することにある。
【００１６】［発明の構成］
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、エミッタホロワ出力により出力信号の正側半サイク
ルを駆動出力する出力トランジスタを含むプッシュプル
形の出力回路と、出力信号の最大振幅となる第１の電源
電位よりも高い第２の電源電位を出力電圧の上昇により
得る昇圧回路と、前記昇圧回路によって得られる第２の
電源電位で前記出力トランジスタを飽和状態にまで駆動
する駆動回路と、ミューティング時における前記出力ト
ランジスタの電圧上昇過程のベース電位が所定の電位に
達した時に、前記出力トランジスタのベース電位を前記
所定の電位にクランプすることによって出力電圧を前記
第１の電源電位以下に設定される所定の電位にクランプ
するクランプ回路とから構成される。
に、エミッタホロワ出力により出力信号の正側半サイク
ルを駆動出力する出力トランジスタを含むプッシュプル
形の出力回路と、出力信号の最大振幅となる第１の電源
電位よりも高い第２の電源電位を出力電圧の上昇により
得る昇圧回路と、前記昇圧回路によって得られる第２の
電源電位で前記出力トランジスタを飽和状態にまで駆動
する駆動回路と、ミューティング時における前記出力ト
ランジスタの電圧上昇過程のベース電位が所定の電位に
達した時に、前記出力トランジスタのベース電位を前記
所定の電位にクランプすることによって出力電圧を前記
第１の電源電位以下に設定される所定の電位にクランプ
するクランプ回路とから構成される。
【００１８】
【作用】上記構成において、本発明は、ミューティング
時に出力トランジスタのベース電位の上昇過程において
、出力トランジスタのベース電位が所定の電位に達した
時にクランプすることによって、ミューティング時の出
力電圧の上昇を防止し、負荷に印加される駆動信号のオ
フセットを抑制するようにしている。
時に出力トランジスタのベース電位の上昇過程において
、出力トランジスタのベース電位が所定の電位に達した
時にクランプすることによって、ミューティング時の出
力電圧の上昇を防止し、負荷に印加される駆動信号のオ
フセットを抑制するようにしている。
【００１９】
【実施例】以下、図面を用いてこの発明の実施例を説明
する。
する。
【００２０】図１はこの発明に係るＢＴＬ電力増幅回路
の一実施例における構成を示す図である。同図に示す実
施例におけるＢＴＬ電力増幅回路は、ミューティング動
作時における出力電圧の上昇過程において、出力電圧の
到達電位を電源電位以下の電位にクランプするようにし
ている。
の一実施例における構成を示す図である。同図に示す実
施例におけるＢＴＬ電力増幅回路は、ミューティング動
作時における出力電圧の上昇過程において、出力電圧の
到達電位を電源電位以下の電位にクランプするようにし
ている。
【００２１】図１において、ＢＴＬ電力増幅回路は、図
４に示したＢＴＬ電力増幅回路の構成に対して、それぞ
れの増幅器、１１，１２にクランプ回路１３を設けたこ
とを特徴としており、他の構成は同様である。なお、図
１において、図４と同符号は同一機能を有するものであ
り、その説明は省略する。
４に示したＢＴＬ電力増幅回路の構成に対して、それぞ
れの増幅器、１１，１２にクランプ回路１３を設けたこ
とを特徴としており、他の構成は同様である。なお、図
１において、図４と同符号は同一機能を有するものであ
り、その説明は省略する。
【００２２】クランプ回路１３は、直列接続されたＮ個
のダイオードからなるダイオード列Ｄ２ 、ミューティ
ング動作開始に連動して閉状態となるスイッチ１４、電
流源１５及びＰＮＰ型のバイポーラトランジスタＱ７
を備えて構成されている。
のダイオードからなるダイオード列Ｄ２ 、ミューティ
ング動作開始に連動して閉状態となるスイッチ１４、電
流源１５及びＰＮＰ型のバイポーラトランジスタＱ７
を備えて構成されている。
【００２３】ダイオード列Ｄ２ は、そのアノード端が
第１の電源端子５に接続され、そのカソード端がスイッ
チ１４を介して電流源１５に接続されている。トランジ
スタＱ７ は、そのベース端子がダイオード列Ｄ２ と
スイッチ１４の接続点に接続され、エミッタ端子がトラ
ンジスタＱ２ のベース端子に接続されており、コレク
タ端子がグランドに接続されている。
第１の電源端子５に接続され、そのカソード端がスイッ
チ１４を介して電流源１５に接続されている。トランジ
スタＱ７ は、そのベース端子がダイオード列Ｄ２ と
スイッチ１４の接続点に接続され、エミッタ端子がトラ
ンジスタＱ２ のベース端子に接続されており、コレク
タ端子がグランドに接続されている。
【００２４】このような構成において、両増幅器１１，
１２の出力信号を高位電源側に移行させてミューティン
グを行なう場合に、ミューティング動作が開始されると
、トランジスタＱ５ のコレクタ電流がトランジスタＱ
２ のベース端子に供給され、トランジスタＱ２ のベ
ース電位が上昇する。これと同時に、スイッチ１４がミ
ューティング開始時に閉状態となるので、第１の電源端
子５からダイオード列Ｄ２ 、スイッチ１４及び電流源
１５を介して電流がグランドに流れ、ダイオード列Ｄ２
の電圧降下によりトランジスタＱ７のベース端子がバイ
アスされる。
１２の出力信号を高位電源側に移行させてミューティン
グを行なう場合に、ミューティング動作が開始されると
、トランジスタＱ５ のコレクタ電流がトランジスタＱ
２ のベース端子に供給され、トランジスタＱ２ のベ
ース電位が上昇する。これと同時に、スイッチ１４がミ
ューティング開始時に閉状態となるので、第１の電源端
子５からダイオード列Ｄ２ 、スイッチ１４及び電流源
１５を介して電流がグランドに流れ、ダイオード列Ｄ２
の電圧降下によりトランジスタＱ７のベース端子がバイ
アスされる。
【００２５】ここで、ダイオードの順方向電圧をＶＤ
とし、図１に示す回路で用いられているすべてのバイポ
ーラトランジスタのベース・エミッタ間電圧ＶＢＥと同
程度であるとすると、トランジスタＱ７ のベース電位
ＶＢ７は、 ＶＢ７＝Ｖｃｃ１ −ＮＶＤ にバイアスされ、トランジスタＱ２ のベース電位ＶＢ
２は、 ＶＢ２＝Ｖ１ ＋ＶＢＥ１ ＋ＶＢＥ２で与えられる。
とし、図１に示す回路で用いられているすべてのバイポ
ーラトランジスタのベース・エミッタ間電圧ＶＢＥと同
程度であるとすると、トランジスタＱ７ のベース電位
ＶＢ７は、 ＶＢ７＝Ｖｃｃ１ −ＮＶＤ にバイアスされ、トランジスタＱ２ のベース電位ＶＢ
２は、 ＶＢ２＝Ｖ１ ＋ＶＢＥ１ ＋ＶＢＥ２で与えられる。
【００２６】トランジスタＱ５ のコレクタ電流がトラ
ンジスタＱ２ のベース端子に供給されて、トランジス
タＱ２ のベース電位が上昇するにつれて出力電圧も上
昇し、ブートストラップ用のコンデンサＣＢ により第
２の電源電位Ｖｃｃ２ が昇圧されて上昇し、トランジ
スタＱ７ のコレクタ電流が増加してトランジスタＱ２
のベース電位が上昇を続ける。
ンジスタＱ２ のベース端子に供給されて、トランジス
タＱ２ のベース電位が上昇するにつれて出力電圧も上
昇し、ブートストラップ用のコンデンサＣＢ により第
２の電源電位Ｖｃｃ２ が昇圧されて上昇し、トランジ
スタＱ７ のコレクタ電流が増加してトランジスタＱ２
のベース電位が上昇を続ける。
【００２７】このような状態にあって、トランジスタＱ
２ のベース電位すなわちトランジスタＱ７ のエミッ
タ電位がベース電位よりもトランジスタＱ７ を導通状
態にさせるに足りる電圧以上になると、すなわち、トラ
ンジスタＱ２ のベース電位ＶＢ２が、 ＶＢ２＝Ｖｃｃ１ −ＮＶＤ ＋ＶＢＥ７＝Ｖｃｃ１
−（Ｎ−１）ＶＢＥ になると、トランジスタＱ７ が導通状態となる。
２ のベース電位すなわちトランジスタＱ７ のエミッ
タ電位がベース電位よりもトランジスタＱ７ を導通状
態にさせるに足りる電圧以上になると、すなわち、トラ
ンジスタＱ２ のベース電位ＶＢ２が、 ＶＢ２＝Ｖｃｃ１ −ＮＶＤ ＋ＶＢＥ７＝Ｖｃｃ１
−（Ｎ−１）ＶＢＥ になると、トランジスタＱ７ が導通状態となる。
【００２８】これにより、トランジスタＱ５ のコレク
タ電流はトランジスタＱ７ を介してグランドに流れ込
み、トランジスタＱ２ のベース電位は上昇せず、Ｖｃ
ｃ１ −（Ｎ−１）ＶＢＥ で示される値でクランプされることになる。すなわち、
トランジスタＱ７ が導通状態になることで、トランジ
スタＱ２ のベース端子はトランジスタＱ７ のエミッ
タフォロアによる低インピーダンスによりクランプされ
ることになる。
タ電流はトランジスタＱ７ を介してグランドに流れ込
み、トランジスタＱ２ のベース電位は上昇せず、Ｖｃ
ｃ１ −（Ｎ−１）ＶＢＥ で示される値でクランプされることになる。すなわち、
トランジスタＱ７ が導通状態になることで、トランジ
スタＱ２ のベース端子はトランジスタＱ７ のエミッ
タフォロアによる低インピーダンスによりクランプされ
ることになる。
【００２９】トランジスタＱ２ のベース電位が上述し
た値でクランプされると、出力電圧Ｖ１ は、図２に示
すように、 Ｖ１ ＝Ｖｃｃ１ −（Ｎ−１）ＶＤ −ＶＢＥ１ −
ＶＢＥ２で示される電位でクランプされることになる。 したがって、ダイオード列Ｄ２におけるダイオードの個
数Ｎを適宜調整して上述した出力電圧Ｖ１ の値を、図
４に示したミューティング時における出力電圧Ｖ１ の
収束値よりも低く設定することによって、従来の技術で
述べたようにミューティング時における昇圧作用がなく
なっても、ブートストラップ用のコンデンサＣＢ 及び
バイアス用の抵抗ＲＢ の時定数による出力電圧の降下
は防止される。
た値でクランプされると、出力電圧Ｖ１ は、図２に示
すように、 Ｖ１ ＝Ｖｃｃ１ −（Ｎ−１）ＶＤ −ＶＢＥ１ −
ＶＢＥ２で示される電位でクランプされることになる。 したがって、ダイオード列Ｄ２におけるダイオードの個
数Ｎを適宜調整して上述した出力電圧Ｖ１ の値を、図
４に示したミューティング時における出力電圧Ｖ１ の
収束値よりも低く設定することによって、従来の技術で
述べたようにミューティング時における昇圧作用がなく
なっても、ブートストラップ用のコンデンサＣＢ 及び
バイアス用の抵抗ＲＢ の時定数による出力電圧の降下
は防止される。
【００３０】これにより、図５に示したような出力信号
のオフセットは回避され、ミューティング動作時の衝撃
雑音を抑制することが可能となる。
のオフセットは回避され、ミューティング動作時の衝撃
雑音を抑制することが可能となる。
【００３１】また、上記実施例にあっては、ミューティ
ング動作が開始された直後に出力信号をクランプするの
ではなく、図２に示すように、ミューティング動作が開
始されても出力電圧は上昇を続け、所定の電位に到達し
た時点でクランプされる。これにより、出力電圧がクラ
ンプ電圧に到達するまでの上昇速度は、ミューティング
の時定数により設定できるので、通常状態からミューテ
ィング状態への移行を円滑に行なうことが可能となる。 したがって、ミューティング動作が開始された直後に出
力電圧をクランプするようなクランプ回路にあっては、
出力電圧を急激にクランプするため、クランプ時に衝撃
雑音を発生してしまうが、本発明に係る上記実施例にあ
っては、上述した理由からこれらの不具合を招くことな
く、上記した顕著な効果を得ることができる。
ング動作が開始された直後に出力信号をクランプするの
ではなく、図２に示すように、ミューティング動作が開
始されても出力電圧は上昇を続け、所定の電位に到達し
た時点でクランプされる。これにより、出力電圧がクラ
ンプ電圧に到達するまでの上昇速度は、ミューティング
の時定数により設定できるので、通常状態からミューテ
ィング状態への移行を円滑に行なうことが可能となる。 したがって、ミューティング動作が開始された直後に出
力電圧をクランプするようなクランプ回路にあっては、
出力電圧を急激にクランプするため、クランプ時に衝撃
雑音を発生してしまうが、本発明に係る上記実施例にあ
っては、上述した理由からこれらの不具合を招くことな
く、上記した顕著な効果を得ることができる。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
出力トランジスタのミューティング時における電圧上昇
過程のベース電位を所定の電位にクランプすることによ
って出力電圧をクランプするようにしたので、ミューテ
ィング時における出力電圧の上昇を防止して、負荷に印
加される駆動信号のオフセットを抑制することができる
。この結果、簡易な構成により、ミューティング時の衝
撃雑音を抑制することを可能にしたＢＴＬ電力増幅回路
を提供することができる。
出力トランジスタのミューティング時における電圧上昇
過程のベース電位を所定の電位にクランプすることによ
って出力電圧をクランプするようにしたので、ミューテ
ィング時における出力電圧の上昇を防止して、負荷に印
加される駆動信号のオフセットを抑制することができる
。この結果、簡易な構成により、ミューティング時の衝
撃雑音を抑制することを可能にしたＢＴＬ電力増幅回路
を提供することができる。
【図１】本発明の一実施例に係るＢＴＬ電力増幅回路の
回路構成を示す図である。
回路構成を示す図である。
【図２】図１に示す回路におけるミューティング時の出
力波形を示す図である。
力波形を示す図である。
【図３】本発明を適用しない従来のＢＴＬ電力増幅回路
の概略構成を示す図である。
の概略構成を示す図である。
【図４】図３に示す回路の具体的な一構成例を示す図で
ある。
ある。
【図５】図４に示す回路におけるミューティング時の出
力波形を示す図である。
力波形を示す図である。
１，２，１１，１２ 増幅器
３ 負荷
４ 入力段の増幅器
５，６ 電源端子
７ 出力端子
１３ クランプ回路
１４ スイッチ
１５ 電流源
Ｑ１ 〜Ｑ７ バイポーラトランジスタＣＢ
ブートストラップ用コンデンサＲＢ バイアス用抵
抗 Ｄ１ 〜Ｄ２ ダイオード列
ブートストラップ用コンデンサＲＢ バイアス用抵
抗 Ｄ１ 〜Ｄ２ ダイオード列
Claims (2)
- 【請求項１】 エミッタホロワ出力により出力信号の
正側半サイクルを駆動出力する出力トランジスタを含む
プッシュプル形の出力回路と、出力信号の最大振幅とな
る第１の電源電位よりも高い第２の電源電位を出力電圧
の上昇により得る昇圧回路と、前記昇圧回路によって得
られる第２の電源電位で前記出力トランジスタを飽和状
態にまで駆動する駆動回路と、ミューティング時におけ
る前記出力トランジスタの電圧上昇過程のベース電位が
所定の電位に達した時に、前記出力トランジスタのベー
ス電位を前記所定の電位にクランプすることによって出
力電圧を前記第１の電源電位以下に設定される所定の電
位にクランプするクランプ回路とを有することを特徴と
するＢＴＬ電力増幅回路。 - 【請求項２】 前記クランプ回路は、前記出力トラン
ジスタのベース端子と低位電圧源との間に接続されたト
ランジスタと、ミューティング時に前記トランジスタの
ベース端子を所定の電位にバイアスするバイアス回路と
を備えてなることを特徴とする請求項１記載のＢＴＬ電
力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3002699A JPH04288715A (ja) | 1991-01-14 | 1991-01-14 | Ｂｔｌ電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3002699A JPH04288715A (ja) | 1991-01-14 | 1991-01-14 | Ｂｔｌ電力増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04288715A true JPH04288715A (ja) | 1992-10-13 |
Family
ID=11536530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3002699A Pending JPH04288715A (ja) | 1991-01-14 | 1991-01-14 | Ｂｔｌ電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04288715A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5515431A (en) * | 1993-09-02 | 1996-05-07 | Temic Telefunken Microelectronic Gmbh | Speakerphone device with auxiliary circuit for eliminating clicking at power-on |
-
1991
- 1991-01-14 JP JP3002699A patent/JPH04288715A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5515431A (en) * | 1993-09-02 | 1996-05-07 | Temic Telefunken Microelectronic Gmbh | Speakerphone device with auxiliary circuit for eliminating clicking at power-on |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005512376A (ja) | 電流ミラー回路を使用するバイアス補償を有する増幅器 | |
| CA1085471A (en) | Audio frequency power amplifier | |
| US4249136A (en) | PWM Signal power amplifier | |
| JPS648923B2 (ja) | ||
| US3898576A (en) | Direct-coupled amplifier provided with negative feedback | |
| US4045744A (en) | Low-frequency power amplifier | |
| US4015215A (en) | Push-pull power amplifier circuit | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| JP3162732B2 (ja) | 増幅回路 | |
| JP3338847B2 (ja) | Ｄ級電力増幅器 | |
| JPS61214605A (ja) | 増幅回路 | |
| US4520322A (en) | Power amplifier having improved power supply circuit | |
| JPH04288715A (ja) | Ｂｔｌ電力増幅回路 | |
| US5196809A (en) | High gain, low distortion, faster switching transistor | |
| JP2509462Y2 (ja) | 増幅器 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPH0527282B2 (ja) | ||
| JPH0233384Y2 (ja) | ||
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2891386B2 (ja) | ドライバ回路 | |
| JPH036022Y2 (ja) | ||
| JPS6325765Y2 (ja) |