JPH0381322B2 - - Google Patents
Info
- Publication number
- JPH0381322B2 JPH0381322B2 JP57163595A JP16359582A JPH0381322B2 JP H0381322 B2 JPH0381322 B2 JP H0381322B2 JP 57163595 A JP57163595 A JP 57163595A JP 16359582 A JP16359582 A JP 16359582A JP H0381322 B2 JPH0381322 B2 JP H0381322B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- circuit
- transistors
- sepp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 claims 6
- 102100023843 Selenoprotein P Human genes 0.000 claims 6
- 229940119265 sepp Drugs 0.000 claims 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は増幅装置の保護回路に関し、更に詳述
すれば２チヤンネルのIC増幅器をBTL，OCLで
使用する際の天絡保護回路に関するものである。
すれば２チヤンネルのIC増幅器をBTL，OCLで
使用する際の天絡保護回路に関するものである。
プリアンプ部，パワーアンプ部を夫々２チヤン
ネル分備えたステレオ用IC増幅器が広く使用さ
れている。乾電池使用機器等に用いるものにおい
ては電力効率が重要であるので前記パワーアンプ
部としてSEPP（シングル・エンデイツド・プツ
シユ・プル）増幅回路を用いている。さてこのよ
うなIC増幅器は大出力のモノラル機器用に流用
し、しかも周波数特性を高めるために、BTL
（Balanced Transformer Less），OCL（Output
Condenser Less）で使用されることがある。こ
れは両チヤンネルのSEPP増幅回路の出力中点間
に負荷のスピーカを出力コンデンサを介すること
なく接続し、一方のチヤンネルのプリアンプ部に
は非反転信号を、他方のチヤンネルのプリアンプ
部には反転信号を与えるように接続して実現され
る。而してオーデイオ機器の機能の多様化を図る
ために、適宜コネクタを介してスピーカを着脱可
能としたような場合は、使用者の誤用のために出
力中点を電源に短絡、つまり天絡させてしまい、
IC増幅器を破壊し、また場合によつてはスピー
カも破壊してしまう虞れがあり、それに対する対
策が不可欠である。
ネル分備えたステレオ用IC増幅器が広く使用さ
れている。乾電池使用機器等に用いるものにおい
ては電力効率が重要であるので前記パワーアンプ
部としてSEPP（シングル・エンデイツド・プツ
シユ・プル）増幅回路を用いている。さてこのよ
うなIC増幅器は大出力のモノラル機器用に流用
し、しかも周波数特性を高めるために、BTL
（Balanced Transformer Less），OCL（Output
Condenser Less）で使用されることがある。こ
れは両チヤンネルのSEPP増幅回路の出力中点間
に負荷のスピーカを出力コンデンサを介すること
なく接続し、一方のチヤンネルのプリアンプ部に
は非反転信号を、他方のチヤンネルのプリアンプ
部には反転信号を与えるように接続して実現され
る。而してオーデイオ機器の機能の多様化を図る
ために、適宜コネクタを介してスピーカを着脱可
能としたような場合は、使用者の誤用のために出
力中点を電源に短絡、つまり天絡させてしまい、
IC増幅器を破壊し、また場合によつてはスピー
カも破壊してしまう虞れがあり、それに対する対
策が不可欠である。
本発明はICの外付回路として付加でき、常時
においては動作特性上の何らの影響がなく、また
無駄な電力消費がなく、天絡時にはIC自体及び
スピーカを保護できる回路を提供することを目的
とする。
においては動作特性上の何らの影響がなく、また
無駄な電力消費がなく、天絡時にはIC自体及び
スピーカを保護できる回路を提供することを目的
とする。
以下本発明をその実施例を示す図面に基いて詳
述する。
述する。
プリアンプ部としての作動増幅回路D1，2は
夫々二つのトランジスタQ11，Q12、Q21，Q22等
からなり、トランジスタQ11，Q21のコレクタを
出力としてこれをパワーアンプ部としてのSEPP
増幅回路P1，P2の前置駆動トランジスタQ13，
Q23のベ−スに与えるようにしている。トランジ
スタQ13，Q23のエミツタは接地レベルとしてあ
り、その出力となるコレクタは、負出力信号増幅
のためのPNPトランジスタQ14，Q24のベースに
接続され、２個のダイオードよりなるアイドリン
グ回路I1，I2を介して正出力信号増幅のための
NPNトランジスタQ15，Q25のベースに接続され
ている。トランジスタQ15，Q25のコレクタは電
源接続用の端子１に接続されておりエミツタは正
出力信号増幅用の出力トランジスタQ17，Q27の
ベースに接続されている。トランジスタQ17，
Q27のコレクタは端子１に接続されており、エミ
ツタはSEPP増幅回路P1，P2の出力中点であつ
て、出力端子１０，２０に連なつている。トラン
ジスタQ14，Q24のエミツタはトランジスタQ18，
Q28を介して端子１に連なつており、コレクタは
負出力信号増幅用の出力トランジスタQ16，Q26
のベースに接続されており、トランジスタQ16，
Q26のエミツタは接地レベルとしてある。また
夫々のコレクタはSEPP増幅回路P1，P2の出力中
点であつて、出力端子１０，２０に連なつてい
る。この出力中点はダイオードを介して前記トラ
ンジスタQ18，Q28のベースに接続される一方、
帰還抵抗R11，R21を介して作動増幅回路D1，D2
のトランジスタQ12，Q22のベースに接続して負
帰還をかけるようにしている。トランジスタ
Q12，Q22のベースは抵抗R12，R22を介して負帰
還回路の外付けコンデンサ接続用の端子１１，２
１に接続されている。そしてトランジスタQ11，
Q21のベースは入力端子１２，２２に接続されて
いる。図中に矢符を円で囲んだものは定電流回路
を示している。そして前置駆動トランジスタ
Q13，Q23夫々のコレクタは端子１３，２３に、
また夫々のベースは端子１４，２４に接続されて
いる。端子１３−１４間、２３−２４間にはゲイ
ンを下げて使用する場合の発振補正用のコンデン
サが接続される。また端子１０−１４間、２０−
２４間には同様の場合のfH（周波数応答がピーク
値よりも3dB落ちる使用周波数範囲の上限値）補
正用のコンデンサが接続される。
夫々二つのトランジスタQ11，Q12、Q21，Q22等
からなり、トランジスタQ11，Q21のコレクタを
出力としてこれをパワーアンプ部としてのSEPP
増幅回路P1，P2の前置駆動トランジスタQ13，
Q23のベ−スに与えるようにしている。トランジ
スタQ13，Q23のエミツタは接地レベルとしてあ
り、その出力となるコレクタは、負出力信号増幅
のためのPNPトランジスタQ14，Q24のベースに
接続され、２個のダイオードよりなるアイドリン
グ回路I1，I2を介して正出力信号増幅のための
NPNトランジスタQ15，Q25のベースに接続され
ている。トランジスタQ15，Q25のコレクタは電
源接続用の端子１に接続されておりエミツタは正
出力信号増幅用の出力トランジスタQ17，Q27の
ベースに接続されている。トランジスタQ17，
Q27のコレクタは端子１に接続されており、エミ
ツタはSEPP増幅回路P1，P2の出力中点であつ
て、出力端子１０，２０に連なつている。トラン
ジスタQ14，Q24のエミツタはトランジスタQ18，
Q28を介して端子１に連なつており、コレクタは
負出力信号増幅用の出力トランジスタQ16，Q26
のベースに接続されており、トランジスタQ16，
Q26のエミツタは接地レベルとしてある。また
夫々のコレクタはSEPP増幅回路P1，P2の出力中
点であつて、出力端子１０，２０に連なつてい
る。この出力中点はダイオードを介して前記トラ
ンジスタQ18，Q28のベースに接続される一方、
帰還抵抗R11，R21を介して作動増幅回路D1，D2
のトランジスタQ12，Q22のベースに接続して負
帰還をかけるようにしている。トランジスタ
Q12，Q22のベースは抵抗R12，R22を介して負帰
還回路の外付けコンデンサ接続用の端子１１，２
１に接続されている。そしてトランジスタQ11，
Q21のベースは入力端子１２，２２に接続されて
いる。図中に矢符を円で囲んだものは定電流回路
を示している。そして前置駆動トランジスタ
Q13，Q23夫々のコレクタは端子１３，２３に、
また夫々のベースは端子１４，２４に接続されて
いる。端子１３−１４間、２３−２４間にはゲイ
ンを下げて使用する場合の発振補正用のコンデン
サが接続される。また端子１０−１４間、２０−
２４間には同様の場合のfH（周波数応答がピーク
値よりも3dB落ちる使用周波数範囲の上限値）補
正用のコンデンサが接続される。
その他特には図示しないが接地用の端子が備え
られている。
られている。
以上のように構成されたICはステレオ機器用
に普通に使用する場合は入力端子１２，２２夫々
に左，右の音声信号を与え、出力端子１０，２０
夫々と接地レベルとの間に左，右のスピーカを接
続するのであるが、BTL，OCLで使用する場合
は図示の如く入力端子１２に音声信号を与え、端
子１１，２１を接続してその反転信号をトランジ
スタQ22のベースに与えるべくなし、入力端子２
２を接地レベルとする一方、出力端子１０，２０
間にスピーカSPを接続する。そして端子１は電
圧VCCの電源に接続する。これによつて端子１
０，２０間にはステレオでチヤンネルごとに使用
する場合の４倍弱の出力が得られるのである。
に普通に使用する場合は入力端子１２，２２夫々
に左，右の音声信号を与え、出力端子１０，２０
夫々と接地レベルとの間に左，右のスピーカを接
続するのであるが、BTL，OCLで使用する場合
は図示の如く入力端子１２に音声信号を与え、端
子１１，２１を接続してその反転信号をトランジ
スタQ22のベースに与えるべくなし、入力端子２
２を接地レベルとする一方、出力端子１０，２０
間にスピーカSPを接続する。そして端子１は電
圧VCCの電源に接続する。これによつて端子１
０，２０間にはステレオでチヤンネルごとに使用
する場合の４倍弱の出力が得られるのである。
さて本発明に係る保護回路は両チヤンネル夫々
に設けられ、全く同様に構成されている。即ち
T11，T21は２つのコレクタを備えたマルチコレ
クタ型のPNPトランジスタであつて、夫々のエ
ミツタを出力端子１０，２０夫々に接続してあ
り、夫々のベースは夫々の一方のコレクタと接続
して端子１３，２３の夫々に接続してある。そし
て夫々の他方のコレクタは夫々抵抗R13，R23を
介して接地レベルに連ならしめると共にNPNト
ランジスタT12，T22夫々のベースに接続してい
る。そしてこのトランジスタT12，T22夫々のエ
ミツタは接地レベルとしてあり、夫々のコレクタ
を他チヤンネル側の端子２４，１４夫々に接続し
てある。
に設けられ、全く同様に構成されている。即ち
T11，T21は２つのコレクタを備えたマルチコレ
クタ型のPNPトランジスタであつて、夫々のエ
ミツタを出力端子１０，２０夫々に接続してあ
り、夫々のベースは夫々の一方のコレクタと接続
して端子１３，２３の夫々に接続してある。そし
て夫々の他方のコレクタは夫々抵抗R13，R23を
介して接地レベルに連ならしめると共にNPNト
ランジスタT12，T22夫々のベースに接続してい
る。そしてこのトランジスタT12，T22夫々のエ
ミツタは接地レベルとしてあり、夫々のコレクタ
を他チヤンネル側の端子２４，１４夫々に接続し
てある。
このような構成の保護回路の動作は次のとおり
である。即ち常時は出力端子１０，２０の電圧
V10，V20と、端子１３，２３即ち前置駆動トラ
ンジスタQ13，Q23のコレクタ電圧V13，V23とは、
直流成分では1/2VCCの同レベル、または交流分
では同相のレベルにあつて、トランジスタT11，
T21オフしている。従つてトランジスタT11，
T12、T21，T22等からなる本発明の保護回路は増
幅動作特性には何ら影響しない。
である。即ち常時は出力端子１０，２０の電圧
V10，V20と、端子１３，２３即ち前置駆動トラ
ンジスタQ13，Q23のコレクタ電圧V13，V23とは、
直流成分では1/2VCCの同レベル、または交流分
では同相のレベルにあつて、トランジスタT11，
T21オフしている。従つてトランジスタT11，
T12、T21，T22等からなる本発明の保護回路は増
幅動作特性には何ら影響しない。
さていまこの保護回路が存在しない従来の場合
について、天絡（２点鎖線で図示）が生じたとき
の回路動作についてみると、出力端子１０又は２
０の電位がVCCに上昇し、これが負帰還される作
動増幅回路D1又はD2出力はこれを低下せしめる
べく作用し、前置駆動トランジスタQ13又はQ23
の負出力を大とする。これによつてトランジスタ
Q14又はQ24がオンし、Q16又はQ26に過大な電流
が流れ、これらが破壊されることになる。一方、
スピーカSPにも1/2VCCの電圧が加わり破壊され
る虞れがある。
について、天絡（２点鎖線で図示）が生じたとき
の回路動作についてみると、出力端子１０又は２
０の電位がVCCに上昇し、これが負帰還される作
動増幅回路D1又はD2出力はこれを低下せしめる
べく作用し、前置駆動トランジスタQ13又はQ23
の負出力を大とする。これによつてトランジスタ
Q14又はQ24がオンし、Q16又はQ26に過大な電流
が流れ、これらが破壊されることになる。一方、
スピーカSPにも1/2VCCの電圧が加わり破壊され
る虞れがある。
これに対して本願発明の保護回路を設けている
場合は出力端子１０又は２０の電位がVCCに上昇
すると負帰還回路の作用によつて端子１３又は２
３の電位は逆に低下するのでトランジスタT11又
はT21が導通し、これにより端子１３又は２３の
電位V13又はV23の電位はVCCに近いレベルにまで
上昇し、トランジスタQ14又はQ24はオフの状態
となり、トランジスタQ14，Q16又はQ24，Q26は
保護されることになる。一方トランジスタT11又
はT21の導通によりトランジスタT12又はT22のベ
ース電位が上昇し、これが導通するために端子２
４又は１４つまり他チヤンネルの前置駆動トラン
ジスタQ23又はQ13のベース電位が強制的に接地
レベルに落されることになる。このためにトラン
ジスタQ23又はQ13のコレクタ側電位が上昇し、
トランジスタQ25，Q27又はQ15，Q17が導通して
端子２０又は１０の電位を略VCCとする。つまり
スピーカSPの両端子の電位が略々等しくなりス
ピーカSPの保護も図れることになる。
場合は出力端子１０又は２０の電位がVCCに上昇
すると負帰還回路の作用によつて端子１３又は２
３の電位は逆に低下するのでトランジスタT11又
はT21が導通し、これにより端子１３又は２３の
電位V13又はV23の電位はVCCに近いレベルにまで
上昇し、トランジスタQ14又はQ24はオフの状態
となり、トランジスタQ14，Q16又はQ24，Q26は
保護されることになる。一方トランジスタT11又
はT21の導通によりトランジスタT12又はT22のベ
ース電位が上昇し、これが導通するために端子２
４又は１４つまり他チヤンネルの前置駆動トラン
ジスタQ23又はQ13のベース電位が強制的に接地
レベルに落されることになる。このためにトラン
ジスタQ23又はQ13のコレクタ側電位が上昇し、
トランジスタQ25，Q27又はQ15，Q17が導通して
端子２０又は１０の電位を略VCCとする。つまり
スピーカSPの両端子の電位が略々等しくなりス
ピーカSPの保護も図れることになる。
以上のように本発明に係る増幅装置の保護回路
は、 ２チヤンネルの差動増幅回路及びSEPP増幅回
路を有し、これらをBTL、且つOCL接続してな
る増幅装置の保護回路であつて、 一方のSEPP増幅回路出力と、該増幅回路の前
置駆動トランジスタの出力とによつて導通が制御
されるトランジスタと、 該トランジスタの導通時に、他方のSEPP増幅
回路の前置駆動トランジスタの入力を所定レベル
に拘束するトランジスタと を具備するものであるから、天絡発生時に増幅装
置それ自体及びスピーカ等の保護を図れ、しかも
常時は増幅動作に何ら関与しないから、増幅動作
特性も損うことがなく、また無用の電力を消費す
ることがない。またV13，V23は正常時と天絡時
とで1/2VCCとVCCと大きく異なるので誤検出動作
は皆無である等、本発明は優れた効果を奏する。
なお上述の実施例ではマルチコレクタのトランジ
スタT11，T21を使用したが、夫々に替えて複数
のトランジスタを同効を奏するように結線して使
用してもよいことは勿論である。
は、 ２チヤンネルの差動増幅回路及びSEPP増幅回
路を有し、これらをBTL、且つOCL接続してな
る増幅装置の保護回路であつて、 一方のSEPP増幅回路出力と、該増幅回路の前
置駆動トランジスタの出力とによつて導通が制御
されるトランジスタと、 該トランジスタの導通時に、他方のSEPP増幅
回路の前置駆動トランジスタの入力を所定レベル
に拘束するトランジスタと を具備するものであるから、天絡発生時に増幅装
置それ自体及びスピーカ等の保護を図れ、しかも
常時は増幅動作に何ら関与しないから、増幅動作
特性も損うことがなく、また無用の電力を消費す
ることがない。またV13，V23は正常時と天絡時
とで1/2VCCとVCCと大きく異なるので誤検出動作
は皆無である等、本発明は優れた効果を奏する。
なお上述の実施例ではマルチコレクタのトランジ
スタT11，T21を使用したが、夫々に替えて複数
のトランジスタを同効を奏するように結線して使
用してもよいことは勿論である。
図面は本発明の一実施例を示す回路図である。
D1．D2……作動増幅回路、P1，P2……SEPP
増幅回路、Q13，Q23……前置駆動トランジスタ、
T11，T12、T21，T22……トランジスタ。
増幅回路、Q13，Q23……前置駆動トランジスタ、
T11，T12、T21，T22……トランジスタ。
Claims (1)
- １ ２チヤンネルの差動増幅回路及びSEPP増幅
回路を有し、これらをBTL、且つOCL接続して
なる増幅装置の保護回路であつて、一方のSEPP
増幅回路出力と、該増幅回路の前置駆動トランジ
スタの出力とによつて導通が制御されるととも
に、前記SEPP増幅回路出力が天絡されたとき導
通して前記天絡電圧を前記前置駆動トランジスタ
の出力に与えるトランジスタと、該トランジスタ
の導通時に、他方のSEPP増幅回路の前置駆動ト
ランジスタの入力を所定レベルに拘束し、前記他
方のSEPP増幅回路出力を前記一方のSEPP増幅
回路出力と略等しくするトランジスタとを具備す
ることを特徴とする増幅装置の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57163595A JPS5952904A (ja) | 1982-09-20 | 1982-09-20 | 増幅装置の保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57163595A JPS5952904A (ja) | 1982-09-20 | 1982-09-20 | 増幅装置の保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5952904A JPS5952904A (ja) | 1984-03-27 |
| JPH0381322B2 true JPH0381322B2 (ja) | 1991-12-27 |
Family
ID=15776902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57163595A Granted JPS5952904A (ja) | 1982-09-20 | 1982-09-20 | 増幅装置の保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952904A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553202A (en) * | 1978-05-31 | 1980-01-11 | Nec Corp | Power amplifying device |
-
1982
- 1982-09-20 JP JP57163595A patent/JPS5952904A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553202A (en) * | 1978-05-31 | 1980-01-11 | Nec Corp | Power amplifying device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5952904A (ja) | 1984-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333059A (en) | Power amplifying circuit | |
| US4728903A (en) | Class A high-fidelity amplifier | |
| US3835409A (en) | Amplifier distortion circuit for electric guitars | |
| JP3189605B2 (ja) | スピーカー駆動回路 | |
| JP2680569B2 (ja) | 増幅器 | |
| US4206419A (en) | Power amplifier | |
| JPH0381322B2 (ja) | ||
| US4112385A (en) | Sound amplifier circuit | |
| JPH0145150Y2 (ja) | ||
| US3675142A (en) | Transistor power amplifier with dc output voltage stabilization | |
| US5315263A (en) | Push-pull amplifier having bootstrap capacitor isolation | |
| GB2100948A (en) | Push-pull amplifier | |
| JPS604612B2 (ja) | 差動増幅器 | |
| JPS628571Y2 (ja) | ||
| US4199797A (en) | Protective circuit for amplifier circuits | |
| JP2845065B2 (ja) | オペアンプ | |
| JP3014557B2 (ja) | バッテリー内蔵オーディオ装置及びオーディオ信号増幅回路 | |
| JPS645367Y2 (ja) | ||
| US4025870A (en) | Low distortion amplifier having high slew rate and high output impedance | |
| JPS5940714A (ja) | 電力増幅器 | |
| JPS6224976Y2 (ja) | ||
| JPS641779Y2 (ja) | ||
| JPH0533058Y2 (ja) | ||
| JPS6333367Y2 (ja) | ||
| JPS6349936Y2 (ja) |