TW202248472A - 積層膜結構體及其製造方法、半導體元件以及電子設備 - Google Patents

積層膜結構體及其製造方法、半導體元件以及電子設備 Download PDF

Info

Publication number
TW202248472A
TW202248472A TW111112895A TW111112895A TW202248472A TW 202248472 A TW202248472 A TW 202248472A TW 111112895 A TW111112895 A TW 111112895A TW 111112895 A TW111112895 A TW 111112895A TW 202248472 A TW202248472 A TW 202248472A
Authority
TW
Taiwan
Prior art keywords
nitride
film
less
film structure
sic substrate
Prior art date
Application number
TW111112895A
Other languages
English (en)
Inventor
上岡義弘
末本祐也
召田雅実
Original Assignee
日商東曹股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東曹股份有限公司 filed Critical 日商東曹股份有限公司
Publication of TW202248472A publication Critical patent/TW202248472A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/06—Epitaxial-layer growth by reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本發明的目的在於提供具有高結晶性及平坦性的積層膜結構體及其製造方法的至少任一種，進一步提供包括SiC基板以及藉由濺射法成膜在該基板上的氮化物系膜，且可適用於功率器件的積層膜結構體及其製造方法的至少任一種。一種積層膜結構體，包括SiC基板，且在所述SiC基板上包括包含至少含有Ga的氮化物系材料的膜，所述積層膜結構體中，相對於構成SiC基板的SiC單晶的（0001）面的Silicon面，偏離角度為0.03˚以上且8˚以下，包含氮化物系材料的膜中所含的C為2×10 19個/cm 3以下，且Cl為2×10 18個/cm 3以下。

Description

積層膜結構體及其製造方法
本發明是有關於一種積層膜結構體及其製造方法。
氮化物系材料顯示出優異的半導體特性。例如，氮化鎵（GaN）作為藍色發光二極體（Light Emitting Diode，LED）或藍色雷射二極體（Laser Diode，LD）的材料而實用化。另外，由於氮化鎵具有高耐壓性能，因此適合用於功率器件等用途。因此，在基板上設置有氮化物系材料的膜（以下亦稱為「氮化物系膜」）的積層膜結構體有效用於電子器件的領域。
專利文獻1～專利文獻4中揭示了以有機金屬化學氣相成長（金屬有機化學氣相沈積（Metal Organic Chemical Vapor Deposition，MOCVD））法為首的、與氮化物系膜的製造相關的技術。
專利文獻1揭示了利用MOCVD法的氮化物系膜的製造方法，揭示了藉由同時噴射按壓擴散氣體與反應氣體而使半導體結晶膜（氮化物系膜）成長的方法。在專利文獻1的實施例中，具體記載了如下內容：使用氨、氫氣及三甲基鎵（Trimethyl Gallium，TMG）氣體在藍寶石基板上使氮化鎵膜成長。
專利文獻2中揭示了使用氫化物氣相成長法（氫化物氣相磊晶術（hydride vapor phase epitaxy，HVPE）），在GaAs（111）單晶基板上使氮化鎵膜成長。
專利文獻3中揭示了一種氮化鎵膜的成膜方法，其中，使用氮化鎵與金屬鎵在成形物中作為不同的相存、且該成形物整體中的Ga/（Ga+N）的莫耳比為55%以上且80%以下的金屬鎵滲透氮化鎵成形物作為濺射靶，在藍寶石基板上進行濺射。
專利文獻4中揭示了一種氮化鎵化合物半導體層成長用SiC基板，其特徵在於碳化矽（SiC）基板的磊晶成長面為相對於SiC單晶的C面（0001）的Silicon（矽）面的偏離角度設定為0.03˚～3˚的範圍的面。專利文獻4的實施例中，記載了如下內容：在SiC基板上利用MOCVD法使氮化物系膜成長。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開平4-164895號公報 [專利文獻2]日本專利特開2000-12900號公報 [專利文獻3]日本專利特開2014-159368號公報 [專利文獻4]日本專利特開2020-75839號公報
[發明所欲解決之課題] 專利文獻1及專利文獻4的MOCVD法、以及專利文獻2的HVPE法均為化學成膜方式。另外，在MOCVD法或HVPE法中，分別是需要有機金屬材料或氯化物材料的反應。因此，任一方法中，碳或氯等雜質均容易進入到要成膜的氮化物系膜中。其結果，所獲得的氮化物系膜的雜質濃度高，使用該膜構築的器件的特性劣化明顯。與此相對，專利文獻3中揭示的濺射法是物理成膜方式，藉由物理衝擊使原料粒子自濺射靶附著在基板上。因此，不需要有機金屬材料或氯化物材料，可降低碳及氯化物雜質濃度。此外，亦不需要有機金屬材料或氯化物材料的無害化設備，而能夠藉由低環境負荷使氮化物系膜成長。
但是，在適用於功率器件等用途的情況下，在SiC基板上藉由濺射法成膜的以往的氮化物系膜的結晶性不充分。
此外，關於利用濺射法成膜的氮化物系膜的結晶性，SiC基板的偏離角度的影響尚不清楚。
本發明是基於此種見解而成者，其目的在於提供具有高結晶性及平坦性的積層膜結構體及其製造方法的至少任一種，進而其目的在於提供包括SiC基板以及藉由濺射法成膜在該基板上的氮化物系膜，且可適用於功率器件的積層膜結構體及其製造方法的至少任一種。 [解決課題之手段]
本發明人等獲得如下見解：利用MOCVD法獲得的氮化物系膜及利用濺射法獲得的氮化物系膜中，SiC基板的偏離角度的影響大不相同，並發現：可藉由控制SiC基板的偏離角度，利用濺射法在SiC基板上獲得高結晶性的氮化物系膜。
即，本發明如申請專利範圍所記載般，並且包括下述（1）〜（14）的態樣。再者，在本說明書中，「～」的表達包括其兩端的數值。即，「X～Y」與「X以上且Y以下」同義。另外，「X及/或Y」與「X及Y的至少一者（X及Y的一者或兩者、即「X、Y、或X及Y」）」同義。 （1）一種積層膜結構體，包括SiC基板，且在所述SiC基板上包括包含至少含有Ga的氮化物系材料的膜，所述積層膜結構體中，相對於構成SiC基板的SiC單晶的（0001）面的Silicon面，偏離角度為0.03˚以上且8˚以下，包含氮化物系材料的膜中所含的C為2×10 19個/cm 3以下，且Cl為2×10 18個/cm 3以下。 （2）如所述（1）所述的積層膜結構體，其中，表面的（0002）面的搖擺曲線（rocking curve）半值寬度為5.30˚以下。 （3）如所述（1）所述的積層膜結構體，其中，所述氮化物系材料為氮化鎵。 （4）如所述（1）～（3）中任一項所述的積層膜結構體，其中，所述積層膜結構體的表面的算術平均粗糙度（Ra）為10.0 nm以下。 （5）如所述（1）～（4）中任一項所述的積層膜結構體，其中，所述包含氮化物系材料的膜的膜厚為20 nm以上。 （6）如所述（1）～（5）中任一項所述的積層膜結構體，其中，所述積層膜結構體的表面由六方晶氮化鎵層構成，所述氮化鎵層的表面為鎵（Ga）極性。 （7）如所述（1）～（6）中任一項所述的積層膜結構體，其中，在所述SiC基板上存在非晶質層，所述非晶質層的厚度為0 nm以上且小於1.0 nm。 （8）如所述（7）所述的積層膜結構體，其中，所述非晶質層的厚度超過0 nm且小於1.0 nm。 （9）如所述（1）～（8）中任一項所述的積層膜結構體，其中，所述包含氮化物系材料的膜為氮化鎵系濺射膜。 （10）   一種半導體元件，包括如所述（1）～（9）中任一項所述的積層膜結構體。 （11）   一種電子設備，包括如所述（10）的半導體元件。 （12）一種積層膜結構體的製造方法，是如所述（1）～（9）中任一項所述的積層膜結構體的製造方法，包括：準備SiC基板的步驟；將所述SiC基板浸漬於清洗液中的步驟；以及在浸漬後的所述SiC基板上藉由濺射法將包含氮化物系材料的膜成膜的步驟，在將所述包含氮化物系材料的膜成膜時，將式：Es=[投入電力（單位：W/cm 2）]/[導入氣體壓力（單位：Pa）] 2所表示的濺射能量（Es）設為0.1 W/cm 2Pa 2以上且150 W/cm 2Pa 2以下。 （13）   如所述（12）所述的製造方法，其中，在使到達真空度小於5.0×l0 -4Pa之後進行所述濺射法。 （14）   如所述（12）或所述（13）所述的製造方法，其中，在將所述包含氮化物系材料的膜成膜時，將即將成膜之前的成膜裝置內部的到達真空度設為1×10 -4Pa以下。 （15）如所述（12）～（14）中任一項所述的製造方法，其中，使用碳含量為1質量%以下且氯含量為100 ppm以下的靶進行所述濺射法。 [發明的效果]
根據本發明，提供具有高結晶性及平坦性的積層膜結構體及其製造方法的至少任一種。進而，其目的在於提供包括SiC基板以及藉由濺射法成膜在該基板上的氮化物系膜，且可適用於功率器件的積層膜結構體及其製造方法的至少任一種。
對本發明的具體的實施方式（以下亦稱為「本實施方式」）進行說明。再者，本發明並不限定於以下的實施方式，於不變更本發明的主旨的範圍內能夠進行各種變更。
[積層膜結構體] 本實施方式是一種積層膜結構體，包括SiC基板，且在所述SiC基板上包括包含至少含有Ga的氮化物系材料的膜，所述積層膜結構體中，相對於構成SiC基板的SiC單晶的（0001）面的Silicon面，偏離角度為0.03˚以上且8˚以下，包含氮化物系材料的膜中所含的C為2×10 19個/cm 3以下，且Cl為2×10 18個/cm 3以下。碳化矽（SiC）的晶格常數與氮化物系膜接近，因此氮化物系膜容易磊晶成長。進而，SiC的熱傳導率亦高、散熱性優異，因此藉由作為氮化物系膜的支撐基板而具有碳化矽，可期待本實施方式的積層膜結構體顯示出適於功率器件等發熱量大的用途的特性。
本實施方式的積層膜結構體包括SiC基板作為所謂的支撐基板。構成本實施方式的積層膜結構體的SiC基板為碳化矽（SiC）基板，且為特別是由碳化矽的單晶構成的基板（SiC單晶基板）。
該SiC基板中，相對於構成該SiC基板的SiC單晶的（0001）面的Silicon面的偏離角度（以下亦簡稱為「偏離角度」）為0.03度以上且8度以下（0.03˚以上且8˚以下）。偏離角度過小時，SiC單晶的原子台階的台階長度（台階寬度）變長。因此，認為包含與SiC基板的高結晶性同等的高結晶性的氮化物系材料的膜變得難以成長。另一方面，偏離角度過大時，原子台階的台階長度變短。因此，包含高結晶性的氮化物系材料的膜容易獲得，但由SiC單晶錠獲得的SiC基板的產率變差。其結果，認為在SiC基板的製造成本變高等成本方面存在問題。
在本實施方式中，偏離角度較佳為0.03˚以上且8˚以下、0.05˚以上且6˚以下、0.06˚以上且5˚以下、0.08˚以上且4˚以下、0.1˚以上且4˚以下或0.1˚以上且2˚以下。作為另一實施方式，偏離角度只要為0.03˚以上、0.08˚以上或1˚以上，且8˚以下或5˚以下即可。
SiC單晶的（0001）面（即，與SiC晶體的C軸對應的等效的面）存在Silicon面（所謂的（0001）面）及位於其相反側的Carbon（碳）面（所謂的（000-1）面）。Silicon面為在作為氮化鎵系化合物半導體發揮作用的含鎵氮化物膜的成長中使用的面，即，在本實施方式的積層膜結構體中包含氮化物系材料的膜成長的面。
偏離角度是相對於作為基準的晶面的方向的角度。偏離角度的方向並無限定。偏離角度例如是自（0001）面方向相對於（1-100）方向或（11-20）方向傾斜的角度，較佳為自（0001）面方向相對於（11-20）方向傾斜的角度。作為構成本實施方式的積層膜結構體的SiC基板，可使用自（0001）面方向相對於（1-100）方向傾斜的角度為所述偏離角度的值的SiC基板、及自（0001）面方向相對於（11-20）方向傾斜的角度為所述偏離角度的值的基板的至少任一個，較佳為自（0001）面方向相對於（11-20）方向傾斜的角度為所述偏離角度的值的SiC基板。更具體而言，構成本實施方式的積層膜結構體的SiC基板可列舉自（0001）面方向相對於（11-20）方向的偏離角度為0.03˚以上且8˚以下，進而為0.05˚以上且8˚以下，並且進而為3˚以上且6˚以下的SiC基板。
偏離角度例如可使用X射線繞射法，根據2θ/ω及ω掃描求出。對於偏離角度的測定中的X射線繞射測定，可使用普通的X射線繞射裝置（例如，D8 迪斯卡沃（DISCOVER），布魯克（Bruker） AXS製造）在以下條件下進行測定。
加速電流-電壓：50 mA·50 kV 射線源：CuKα射線（λ=1.5405 Å） 測定模式：連續掃描 掃描條件：2˚/分鐘 測定範圍：2θ=10˚～90˚ 發散縱向限制狹縫：10 mm 發散/入射狹縫：1˚ 受光狹縫：open 受光索勒（soller）狹縫：5˚ 檢測器：半導體檢測器（D/teX Ultra） 濾波器：Ni濾波器 X射線繞射（X-ray diffraction，XRD）圖案可使用普通的粉末X射線繞射裝置（例如UltimalV、理學（Rigaku）公司製造）來測定。另外，結晶性的XRD峰值為在使用普通的解析軟體（例如，SmartLab Studioll、理學（Rigaku）公司製造）的XRD圖案的解析中確定並檢測出峰頂的2θ的峰值。作為XRD圖案的解析條件，可列舉以下的條件。
擬合條件：自動、精密化背景 分佈型偽Voigt函數（峰形狀） 背景去除方法：擬合方式 Kα2去除方法：Kα1/Kα2比=0.497 平滑化方法：B樣條（B-Spline）曲線 平滑化條件：二次微分法、σ截斷值=3、 χ臨限值=1.5 構成本實施方式的積層膜結構體的SiC基板只要是具有所述偏離角度的SiC基板即可，其製法並不限定。作為SiC基板，可為藉由昇華法或熔液法製造的SiC基板、或者在藉由該些方法製造的SiC單晶基板上使SiC單晶層磊晶成長而成的SiC磊晶基板（SiC磊晶（epitaxial）基板）。
構成本實施方式的積層膜結構體的SiC基板只要為選自半絕緣性、n型及p型的群組中的一種以上即可，較佳為半絕緣性及n型中的至少任一種，進而佳為n型。
SiC基板可在其表面及/或內部包含給予體（donor）或接受體（acceptor）等摻雜劑元素。但是，SiC基板亦可不包含摻雜劑元素。作為SiC基板中所含的摻雜劑元素，例如可列舉選自硼、氮、鋁及磷的群組中的一種以上。
一般而言，SiC基板在剛得到的狀態下，自然氧化膜或自然氮化膜覆蓋其表面。該自然氧化膜等為非晶質，其厚度為1 nm～3 nm左右。若直接使用殘留有自然氧化膜（非晶質層）的SiC基板，則氮化物系材料的膜的結晶性有可能下降。與此相對，若使用以更近乎完全的狀態去除了自然氧化膜的SiC基板，則能夠更進一步提高含鎵氮化物膜的結晶性。因此，構成本實施方式的積層膜結構體的SiC基板較佳為不具有自然氧化膜的SiC基板（即，不具有非晶質相，或者非晶質層的厚度為0 nm）。但是，本實施方式的積層膜結構體亦可包括具有不損害其效果的程度的自然氧化膜（非晶質相）的SiC基板，該SiC基板可具有厚度小於1 nm或小於0.5 nm的非晶質相。
本實施方式的積層膜結構體包括包含至少含有Ga的氮化物系材料的膜（以下亦稱為「含鎵氮化物膜」）。含鎵氮化物膜包含至少含有Ga的氮化物系材料（以下亦稱為「含鎵氮化物材料」），進而含鎵氮化物膜亦可由含鎵氮化物材料構成。
含鎵氮化物膜較佳為藉由濺射形成的膜、所謂的濺射膜。
含鎵氮化物膜較佳為選自氮化鎵膜、氮化鋁鎵膜、氮化銦鎵膜及氮化鋁銦鎵膜的群組中的一種以上。進而，由於有效用作藍色發光二極體（LED）、藍色雷射二極體（LD）等發光元件、或功率器件等半導體元件的材料，因此含鎵氮化物膜更佳為氮化鎵膜。藉由含鎵氮化物膜為氮化鎵（GaN），可將本實施方式的積層膜結構體本身適用於發光元件或半導體元件等電子器件。進而，亦可將本實施方式的積層膜結構體作為基底基板，在其上進一步形成氮化鎵。由於在本實施方式的積層膜結構體上要形成的氮化鎵可磊晶成長，因此包含該氮化鎵的本實施方式的積層膜結構體能夠製成具有良好特性的器件。
在本實施方式中，含鎵氮化物材料只要是包含鎵（Ga）的氮化物系材料，則其種類並無限定。例如，含鎵氮化物材料是作為III-V族半導體發揮作用的材料，只要是至少包含鎵（Ga）作為III族元素且包含氮（N）作為V族元素的材料即可。
作為具體的含鎵氮化物材料，例如可列舉選自氮化鎵、氮化鋁鎵、及氮化銦鎵的群組中的一種以上，較佳為氮化鎵（GaN）。
含鎵氮化物材料不限定於其組成為化學計量組成的材料。例如，氮化鎵的化學計量組成中，鎵（Ga）與氮（N）之比（原子比）為1：1。在含鎵氮化物膜中所含的含鎵氮化物材料為氮化鎵的情況下，只要維持氮化鎵的結晶結構，就允許相對於化學計量組成的偏差，該氮化鎵亦可為不具有化學計量組成的氮化鎵。例如，在本實施方式中，在含鎵氮化物材料為氮化鎵的情況下，該氮化鎵的組成中，以原子比計Ga：N為0.9：1.0～1.1：1.0。
含鎵氮化物材料可包含摻雜劑元素。摻雜劑元素可列舉選自Ar、O、Si、Fe、Mg、及Mn的群組中的一種以上的元素。另一方面，含鎵氮化物材料亦可不包含摻雜劑元素。
在包含摻雜劑元素的情況下，該摻雜劑元素的含量較佳為1×10 17atoms//cm 3以上（1×10 17個/cm 3以上），更佳為1×10 18atoms/cm 3以上，進而佳為1×10 19atoms/cm 3以上。在本實施方式中，摻雜劑元素只要在發揮本實施方式的效果的範圍內含有即可，例如，可列舉摻雜劑元素的含量為1×10 22atoms/cm 3以下或1×10 21atoms/cm 3以下。再者，在本實施方式中，為了方便，碳（C）及氯（Cl）不視為摻雜劑元素。
在本實施方式的積層膜結構體中，含鎵氮化物膜中所含的C為2×10 19個/cm 3以下（2×10 19atoms/cm 3以下），且Cl為2×10 18個/cm 3以下（2×10 18atoms/cm 3以下）。
本實施方式的積層膜結構體中所含的含鎵氮化物膜的結晶性高、且與SiC基板相接觸的含鎵氮化物膜中的C（碳）及Cl（氯）的含量少。具體而言，C的含量為2.0×10 19atoms/cm 3以下，Cl的含量為2.0×10 18atoms/cm 3以下。藉由C及Cl的含量少，含鎵氮化物膜的結晶性變高。另外，藉由含鎵氮化物膜的雜質量（即C及Cl的含量）少，可在其上進一步使膜磊晶成長。藉此，能夠製作具有良好特性的半導體元件等器件。
C的含量較佳為8.0×10 18atoms/cm 3以下，更佳為4.0×10 18atoms/cm 3以下，進而佳為2.0×10 18atoms/cm 3以下，進而更佳為1.0×10 18atoms/cm 3以下，特佳為8.0×10 17atoms/cm 3以下。C含量較佳為少，可列舉0 atoms/cm 3以上、超過0 atoms/cm 3或5.0×10 17atoms/cm 3以上。
Cl的含量較佳為8.0×10 17atoms/cm 3以下，更佳為4.0×10 17atoms/cm 3以下，進而佳為2.0×10 17atoms/cm 3以下，進而更佳為1.0×10 17atoms/cm 3以下，特佳為8.0×10 16atoms/cm 3以下。Cl的含量較佳為少，可列舉0 atoms/cm 3以上、超過0 atoms/cm 3或5.0×10 16atoms/cm 3以上。
含鎵氮化物膜中的雜質量的下限並無限定。C及Cl的含量分別為1.0×10 14atoms/cm 3以上，進而為1.0×10 15atoms/cm 3以上，並且進而為1.0×10 16atoms/cm 3以上即可。
在本實施方式中，C及Cl的含量可分別藉由二次離子質量分析法（secondary ion mass spectrometry，SIMS）求出，例如，可藉由使用二次離子質量分析裝置（PCOR-SIMS；逐點校正（point by point correction）-SIMS，EAG 實驗室（Laboratories）公司）的二次離子質量分析求出。
本實施方式的積層膜結構體中所含的含鎵氮化物膜較佳為結晶性高。此處，「結晶性高」是指膜內的結晶配向高度一致的狀態，較佳是指含鎵氮化物膜滿足後述的半值寬度（full width at half maximum，FWHM）。藉由含鎵氮化物膜的結晶性高，本實施方式的積層膜結構體可較佳地用作在SiC基板上製作LED等發光元件或功率器件用元件時的基底層。另外，本實施方式的積層膜結構體可較佳地用作高結晶性氮化鎵膜成長用的模板（template）基板。
構成本實施方式的含鎵氮化物膜只要可視為膜，進而只要可視為薄膜，則其厚度並無限定。含鎵氮化物膜的膜厚較佳為20 nm以上，更佳為30 nm以上，進而佳為40 nm以上。膜厚的上限並無限定，只要為1000 nm以下、500 nm以下、250 nm以下或150 nm以下即可。
膜厚可使用透射型電子顯微鏡觀察積層膜結構體的剖面來求出。另外，亦可準備多個在相同條件下濺射的膜，利用接觸式膜厚測定機或光學式膜厚測定機求出膜厚，使用由該些求出的成膜速率來算出。作為較佳的膜厚的測定方法，可列舉使用接觸式膜厚測定器的測定方法。
本實施方式的積層膜結構體包括：具有偏離角度為0.03度以上且8度以下（0.03˚以上且8˚以下）的面的SiC基板；以及至少一層設置在該SiC基板上的含鎵氮化物膜。
在本實施方式中，「積層膜結構體」為至少由基板及積層在該基板上的一個以上的膜構成的結構體。
本實施方式的積層膜結構體包括SiC基板，且在所述SiC基板上包括含鎵氮化物膜。SiC基板只要在其上包括含鎵氮化物膜即可，進而，只要在SiC基板上積層含鎵氮化物膜即可。含鎵氮化物膜可直接積層在SiC基板上，亦可經由其他層積層在SiC基板上。
在本實施方式的積層膜結構體中，在含鎵氮化物膜經由其他層積層在SiC基板上的情況下，所述其他層可列舉非晶質層，亦可為自然氧化膜及自然氮化膜的至少任一種。在本實施方式的積層膜結構體中，SiC基板上可存在非晶質層，SiC基板與含鎵氮化物可經由非晶質層積層。即，本實施方式的積層膜結構體可在SiC基板上包括非晶質層，可為將SiC基板、非晶質層及含Ga材料膜層積層而構成的積層膜結構體，亦可為具有依次將SiC基板、非晶質層及含Ga材料膜層積層而成的結構的積層膜結構體。
該非晶質層的厚度小於1.0 nm即可，較佳為0 nm以上且小於1.0 nm，進而佳為0 nm以上且0.5 nm以下。
非晶質層可例示包含SiC基板的表面與氮的反應生成物的層，可列舉非晶質氧化物層，進而包含二氧化矽及氮化矽的至少任一種的非晶質的層，進而包含非晶質二氧化矽及非晶質氮化矽的至少任一種的層。
本實施方式的積層膜結構體中，表面的算術平均粗糙度（Ra）較佳為10.0 nm以下，更佳為5.0 nm以下，進而佳為2.0 nm以下，特佳為1.0 nm以下。藉由具有此種算術平均表面粗糙度（Ra），作為用於在表面構築器件的基板而較佳，且成為顯示出充分的平滑性的基板表面以構築器件。算術平均表面粗糙度（Ra）理想為0 nm。但是，由於現實的積層膜結構體具有表面粗糙度，因此可例示本實施方式的積層膜結構體的算術平均表面粗糙度（Ra）超過0 nm、0.5 nm以上或0.7 nm以上。
同樣地，構成本實施方式的積層膜結構體的含鎵氮化物膜亦較佳為所述的算術平均粗糙度（Ra）。
表面粗糙度使用掃描型探針顯微鏡（例如奈秒示波器（NanoScope）IIIa，布魯克（Bruker）AXS公司製造）進行測定即可。
本實施方式的積層膜結構體中，其表面的（0002）面的搖擺曲線半值寬度（FWHM；以下亦簡稱為「FWHM」）較佳為5.30˚以下、5.00度（˚）以下、3.00度（˚）以下、2.00˚以下、1.50度（˚）以下。FWHM越小，結晶性越高，可例示FWHM為0˚以上、0.1˚或1.00˚以上。在本實施方式的積層膜結構體為由SiC基板及含鎵氮化物膜構成的積層膜結構體的情況下，本實施方式的積層膜結構體的表面的（0002）面的搖擺曲線半值寬度可為該含鎵氮化物膜的（0002）面的搖擺曲線半值寬度（FWHM）。
本實施方式中的FWHM是利用X射線繞射法評價的值，作為評價條件可列舉以下的條件。
-射線源：CuKα射線（λ=0.15418 nm） -單色器：Ge（220） -探測器（pathfinder）：晶體（Crystal）3B -測定模式：ω掃描 -測量間隔：0.01˚ （在半值寬度0.1˚以下的情況下為0.002˚） -測量時間：0.5秒 -測量範圍：ω=0˚～35˚ 本實施方式的積層膜結構體中，較佳為其表面、例如含鎵氮化物膜的表面由六方晶氮化鎵層構成，該氮化鎵層的表面較佳為鎵（Ga）極性。藉由表面為鎵（Ga）極性，在積層膜結構體上進一步形成氮化鎵（GaN）時，使器件製作變得困難的六邊形小面（facet）不易形成。
以下，作為本實施方式的積層膜結構體，分別說明不包括非晶質層的積層膜結構體（第一形態）、及包括非晶質層的積層膜結構體（第二形態）。
圖1是第一形態的積層膜結構體的剖面示意圖。在圖1中，積層膜結構體（1）包括SiC基板（2）、及設置在SiC基板（2）上的氮化物系材料的膜（含鎵氮化物膜）（3）。在第一形態中不存在非晶質層。即，非晶質層的厚度為0 nm，含鎵氮化物膜（3）不經由其他層而與SiC基板（2）直接接觸。
藉由含鎵氮化物膜（3）與SiC基板（2）直接接觸，即在SiC基板（2）上直接積層含鎵氮化物膜，含鎵氮化物膜（3）的結晶性、進而積層膜結構體的表面的結晶性變高。即，藉由含鎵氮化物膜（3）與高結晶性的SiC基板（2）直接接觸，含鎵氮化物膜（3）在具有與SiC基板（2）的結晶性同樣的結晶性的同時而進行結晶生長。根據源自製法的表現，含鎵氮化物膜（3）良好地進行磊晶成長。
在第一形態中，只要高結晶性延續，就可在含鎵氮化物膜（3）上存在其他層。即，可具有將第一形態的積層膜結構體中的含鎵氮化物膜（3）作為緩衝層，在該含鎵氮化物膜上積層有高結晶性的層的結構（SiC基板/含鎵氮化物膜/高結晶性的層）。該高結晶性的層可列舉含鎵氮化物膜，該層的組成可與作為緩衝層的含鎵氮化物膜相同，另外，亦可不同。
在第一形態中，由於不具有非晶質層，因此在SiC基板與含鎵氮化物膜之間，例如藉由剖面穿透式電子顯微鏡（transmission electron microscope，TEM）等的觀察圖像無法明確觀測到非晶質層的對比度。
圖2是第二形態中的積層膜結構體的剖面示意圖。該積層膜結構體（1）包括：SiC基板（2）、及設置在SiC基板（2）上的至少含有Ga的氮化物系材料的膜（含鎵氮化物膜）（3）。另外，在第二形態中，在SiC基板（2）與含鎵氮化物膜（3）之間存在非晶質層（4）。非晶質層（4）的厚度為超過0 nm且小於1.0 nm，進而為0.1 nm以上且0.5 nm以下。藉由非晶質層（4）的厚度小於1.0 nm，即使存在非晶質層（4），含鎵氮化物膜（3）的結晶性亦變高。與此相對，若在SiC基板（2）上存在厚度1.0 nm以上的非晶質層，則阻礙含鎵氮化物膜（3）的磊晶成長，含鎵氮化物膜（3）的結晶性變低。進而，若非晶質層（4）的厚度為1.0 nm以上，則含鎵氮化物膜（3）的結晶配向不一致，成為多晶狀的膜。
非晶質層的材質並無特別限定，典型而言為非晶質氧化物層，進而包含二氧化矽及/或氮化矽，更典型而言包含二氧化矽。
在第二形態中，只要維持含鎵氮化物膜（3）的高結晶性，則在SiC基板（2）與含鎵氮化物膜（3）之間亦可存在非晶質層（4）以外的其他層。但是，較佳為不存在非晶質層（4）以外的其他層。另外，只要高結晶性延續，在含鎵氮化物膜（3）上亦可存在其他層。
第一形態及第二形態均為：構成含鎵氮化物膜的含鎵氮化物材料的組合只要包含Ga則並無限定，更佳為氮化鎵系膜，特佳為氮化鎵膜。構成含鎵氮化物膜的含鎵氮化物材料可為單一，亦可為兩種以上。即，含鎵氮化物膜亦可包含兩種以上的含鎵氮化物材料。進而，含鎵氮化物膜亦可包括多層。
進而，認為藉由在SiC基板的Silicon面上構成氮化物系材料的膜，容易使構成氮化物系材料的膜的氮化鎵（GaN）的表面成為鎵（Ga）極性。
含鎵氮化物膜較佳為氮化鎵系濺射膜。
作為本實施方式的較佳的方式，可列舉一種積層膜結構體，具有在SiC基板上積層有包含至少含有Ga的氮化物系材料的膜的結構，所述積層膜結構體中， 所述SiC基板包含SiC單晶，且相對於SiC（0001）面的偏離角度為0.03˚以上且8˚以下， 所述膜中所含的氮化物系材料的碳含量為2×10 19atoms/cm 3以下，及氯含量為2×10 18atoms/cm 3以下。
作為本實施方式的更佳的方式，可列舉一種積層膜結構體，具有在單晶SiC基板上積層有氮化鎵膜的結構，所述積層膜結構體中， 相對於構成所述單晶SiC基板的SiC的（0001）面的偏離角度為0.03˚以上且8˚以下， 所述氮化鎵膜的碳含量為2×10 19atoms/cm 3以下，及氯含量為2×10 18atoms/cm 3以下。
作為本實施方式的較佳的方式，可列舉一種積層膜結構體，包括SiC基板及包含鎵的氮化物膜， 所述氮化物膜直接或經由非晶質層積層在SiC基板上， 所述SiC基板包含SiC單晶， 相對於所述SiC基板的SiC（0001）面的偏離角度為0.03˚以上且8˚以下， 所述氮化物膜中所含的碳含量為2×10 19atoms/cm 3以下、及氯含量為2×10 18atoms/cm 3以下，且， 所述氮化物膜的（0002）面的搖擺曲線半值寬度為5.00˚以下。
[半導體元件及電子設備] 本實施方式的半導體元件只要包括本實施方式的積層膜結構體即可。
本實施方式的電子設備可包括本實施方式的半導體元件。半導體元件可例示藍色發光二極體（LED）或藍色雷射二極體（LD）等發光元件（圖3）、二極體或電晶體等功率器件等（圖4）。半導體元件以本實施方式的積層膜結構體為基底層，可包括在其上設置的包含氮化鎵（GaN）等氮化物系材料的膜及/或厚膜。另外，半導體元件或電子設備亦可包括積層膜結構體以外的其他功能零件。由於構成積層膜結構體的氮化物系膜的高結晶性，該半導體元件或電子設備顯示出良好的特性。
[積層膜結構體的製造方法] 本實施方式的積層膜結構體只要滿足所述結構，其製造方法並無限定，可利用以下的製造方法較佳地製造。
即，本實施方式的積層膜結構體的製造方法為如下的製造方法：包括準備SiC基板的步驟（以下亦稱為「基板準備步驟」）、將所述SiC基板浸漬在清洗液中的步驟（以下亦稱為「濕式蝕刻步驟」）、在浸漬後的SiC基板上藉由濺射法將包含氮化物系材料的膜成膜的步驟（以下亦稱為「成膜步驟」）），且在將所述包含氮化物系材料的膜成膜時，將式：Es=[投入電力（單位：W/cm 2）]/[導入氣體壓力（單位：Pa）] 2所表示的濺射能量（Es）設為0.1 W/cm 2Pa 2以上且150 W/cm 2Pa 2以下。
較佳為本實施方式的積層膜結構體的製造方法為如下的製造方法：包括準備SiC基板的步驟；將所述SiC基板在清洗液中浸漬3秒以上的步驟；在使到達真空度小於5.0×l0 -4Pa之後在浸漬後的SiC基板上，藉由使用碳含量小於1質量%且氯含量小於100 ppm的濺射靶的濺射法將包含氮化物系材料的膜成膜的步驟，在將所述包含氮化物系材料的膜成膜時，將式：Es=[投入電力（單位：W/cm 2）]/[導入氣體壓力（單位：Pa）] 2所表示的濺射能量（Es）設為0.1 W/cm 2Pa 2以上且150 W/cm 2Pa 2以下 以下對各步驟的詳細情況進行說明。
＜基板準備步驟＞ 於基板準備步驟中，準備SiC基板。SiC基板的製造方法並無限定，可為藉由昇華法或熔液成長法製造者，或者亦可為在藉由該些方法製造的SiC單晶基板上使SiC單晶層磊晶成長的SiC磊晶基板。另外，SiC基板可在其表面及/或內部包含給予體或接受體等摻雜劑元素、或者亦可不包含。
＜濕式蝕刻步驟＞ 在濕式蝕刻步驟中，將準備的SiC基板浸漬在清洗液中。供於濕式蝕刻步驟的SiC基板較佳為具有所述的偏離角的SiC基板，進而佳為具有所述的偏離角的包含SiC單晶的SiC基板。
SiC基板的形狀為任意，只要是與所期望的積層膜結構體相同的形狀即可。作為SiC基板的形狀，例如可列舉圓板狀，進而可列舉直徑10 mm以上且150 mm以下的圓板狀，並且進而可列舉直徑25 mm以上且120 mm以下的圓板狀。
SiC基板的厚度只要相對於含鎵氮化物膜的厚度足夠厚即可，例如可列舉200 μm以上或300 μm以上，另外可列舉1000 μm以下或600 μm以下。
SiC基板的電阻率為任意，例如可列舉1.0×10 -3Ω·cm以上或1.0×10 -2Ω·cm以上，並且1.0×10 8Ω·cm以下、1.0×10 7Ω·cm以下或1.0×10 -1Ω·cm以下。
在濕式蝕刻步驟中，進行SiC基板表面的污染物質或氧化膜的去除處理（清洗處理）。
清洗液可列舉選自氫氟酸水溶液、硫酸、鹽酸、過氧化氫、氫氧化銨、三氯乙烯、丙酮、甲醇、及異丙醇的群組中的一種以上，較佳為氫氟酸水溶液。浸漬中，可併用超聲波清洗機，進行超聲波處理，將SiC基板浸漬在該清洗液中。
在使用氫氟酸水溶液作為清洗液的情況下，該氫氟酸水溶液的氫氟酸濃度較佳為1質量%～10質量%（1質量%以上且10質量%以下），進而佳為5質量%～10質量%（5質量%以上且10質量%以下）。藉由使氫氟酸濃度為5質量%以上，能夠效率良好地對表面修飾氫。另外，藉由為10質量%以下，濕式蝕刻處理後的SiC基板的表面粗糙度不易增大。
SiC基板的浸漬時間較佳為3秒以上且100秒以下，進而佳為5秒以上且100秒以下（5秒～100秒）。藉由將浸漬時間設為5秒以上，氧化膜的去除變得充分，在製造後的積層膜結構體中能夠減小非晶質層的厚度。另外，藉由將浸漬時間設為100秒以下，能夠抑制蝕刻時的表面粗糙度。
浸漬時間可為20秒以上且100秒以下，亦可為20秒以上且50秒以下。藉此，容易製作非晶質層的厚度為0 nm（不存在非晶質層）的第一形態的積層膜結構體。浸漬時間可為5秒以上且小於20秒。藉此，可製作非晶質層的厚度超過0 nm且小於1.0 nm的第二形態的積層膜結構體。
在清洗液中浸漬後，去除基板表面的殘留液滴。殘留液滴的去除可藉由使用氮氣的表面吹掃等方法進行。
濕式蝕刻處理後的SiC基板較佳為氧化膜被充分去除且其表面平坦。濕式蝕刻處理後的SiC基板的算術平均粗糙度（Ra）為0.5 nm以下，較佳為0.3 nm以下。SiC基板的算術平均粗糙度較佳為小，可例示0 nm以上或0.1 nm以上。
去除殘留液滴後，基板表面容易被環境中的雜質污染，因此不間隔24小時以上的時間而進入氮化物系材料的膜成膜步驟，即，自濕式蝕刻步驟至成膜步驟的轉移時間小於24小時，進而佳為12小時以下或5小時以下。該轉移時間較佳為短，可例示15分鐘以上或30分鐘以上。
現實的SiC基板具有自然氧化膜，但在提供SiC基板不具有自然氧化膜的SiC基板的情況下，本實施例的製造方法亦可不包括濕式蝕刻步驟。
＜成膜步驟＞ 在成膜步驟中，在濕式蝕刻處理後的SiC基板上，藉由濺射法將氮化物系材料的膜、即，至少含有Ga的氮化物系材料的膜（含鎵氮化物膜）成膜。藉此，含鎵氮化物的濺射膜成膜，而獲得本實施方式的積層膜結構體。
濺射法只要是公知的方法即可，例如可列舉選自直流（direct current，DC）濺射法、射頻（radio frequency，RF）濺射法、交流（alternating current，AC）濺射法、DC磁控（Magnetron）濺射法、RF磁控濺射法、脈衝濺射法及離子束濺射法的群組中的一種以上。為了能夠大面積地均勻且高速地成膜，濺射法較佳為DC磁控濺射法及RF磁控濺射法的至少任一種。
作為濺射靶（以下亦簡稱為「靶」），可使用氮化物系膜的成膜中使用的公知的靶。作為此種靶，可列舉金屬靶及氮化物系靶的至少任一種。
就提高膜整體的結晶性的觀點而言，靶的C含量及Cl含量越低越較佳。針對該濺射法，例如在利用輝光放電質量分析法（輝光放電質譜術（glow discharge mass spectrometry，GDMS））的分析中，較佳為使用碳含量為1質量%以下，進而為1000質量ppm以下，並且進而為100質量ppm以下，且氯含量為100 ppm以下，進而為100 ppm以下的靶來進行。
另外，進而C含量及Cl含量分別較佳為100 ppm（重量比）以下、50 ppm以下或10 ppm以下。C含量及Cl含量較佳為少，但只要是可獲得所期望的含鎵氮化物膜的靶，則該些下限並無限定。例如，靶的碳含量可列舉0 ppm以上，超過0 ppm或10 ppm以上，並且靶的氯含量可列舉0 ppm以上，超過0 ppm或0.5 ppm以上。
靶面積越大，越能夠在大面積基板上成膜，並且膜厚或膜質的均勻性提高。因此，靶面積較佳為18 cm 2以上，更佳為100 cm 2以上。再者，靶面積是指靶的主面一方的面積。
濺射法較佳為在使到達真空度小於5.0×10 -4Pa，進而為1.0×10 -5Pa之後進行。
在氮化物系膜的成膜時，即將成膜之前的成膜裝置內部的到達真空度較佳為1×10 -4Pa以下、7×10 -5Pa以下、2×10 -5Pa以下、9×10 -6Pa以下、或者5×10 -6Pa以下。藉由成膜前的裝置內的真空度高，容易抑制成膜時殘留氣體變成雜質混入堆積膜（氮化物系膜）中。其結果，堆積膜的結晶性進一步提高。到達真空度越高越較佳，例如可列舉l×10 -6Pa以上或2×10 -6Pa以上。
為了去除殘留氣體，亦可對成膜前的裝置實施烘烤處理。
另外，濺射成膜較佳為在對基板進行加熱的狀態下進行。藉此，可促進堆積在基板上的粒子的遷移，形成穩定的結晶狀態的堆積膜。基板加熱溫度（亦稱為「成膜溫度」或「基板溫度」）較佳為100℃～800℃，更佳為200℃～600℃。進而，濺射較佳為將基板溫度設為400℃以上且850℃以下來進行。
作為濺射時的導入氣體，可使用氮化物系膜的成膜中使用的公知的氣體。作為此種氣體，可列舉氬（Ar）及氮（N 2）的至少任一種，較佳為至少包含氬的氣體，更佳為氬與氮的混合氣體。另外，視需要亦可導入氨等其他氣體。
將氮化物系膜成膜時的濺射能量（Es）為0.1 W/cm 2Pa 2以上且150 W/cm 2Pa 2以下。此處，濺射能量（Es）是濺射成膜時的濺射粒子的能量，由式：Es=[投入電力密度（單位：W/cm 2）]/[導入氣體壓力（單位：Pa）] 2定義。
投入電力密度（Es）是指投入電力除以靶面積時的每單位面積的投入能量。藉此，可將結晶性高的膜成膜。其詳細的理由不確定，但根據濺射能量（Es）的大小，到達基板的濺射粒子的附著力、濺射粒子在基板上遷移時的擴散長度、及/或向已經堆積的膜中的侵入深度等濺射粒子的特性發生變化，藉此推測會對氮化物系膜的結晶性產生影響。Es為0.1 W/cm 2Pa 2以上，較佳為0.5 W/cm 2Pa 2以上、1 W/cm 2Pa 2以上、2 W/cm 2Pa 2以上或10 W/cm 2Pa 2以上。另外，Es只要為100 W/cm 2Pa 2以下、60 W/cm 2Pa 2以下或30 W/cm 2Pa 2以下即可。
視需要亦可設置在氮化物系膜上進一步積層其他氮化物系膜的步驟。例如，亦可在藉由濺射法將氮化鎵系膜作為氮化物系膜成膜之後，進而在其上藉由MOCVD法將氮化鎵系膜成膜。
如此，製造本實施方式的積層膜結構體。 [實施例]
使用以下的實施例及比較例進一步說明本發明。但是，本發明並不限定於以下的實施例。 （1）評價 各實施例及比較例中獲得的積層膜結構體的評價如以下般進行。 ＜結構解析＞ 藉由SiC基板與氮化物系膜之間的解析，求出了非晶質層的有無及其厚度。作為預處理，在積層膜結構體的表面設置碳塗層後，實施聚焦離子束（focused ion beam，FIB）加工，製作了觀察用試樣。其次，使用場發射型透射電子顯微鏡（日本電子股份有限公司製造的JEM-2100F）對觀察用試樣的剖面進行觀察。此時，電子射線加速電壓設為200 kV。 ＜積層膜結構體的含有元素＞ 使用二次離子質量分析裝置（歐陸（Eurofins）EAG、PCOR-SIMS）來評價氮化物系膜中的C及Cl的含量。一邊自氮化物系膜表面切削一邊進行分析，提取到達SiC基板為止的分佈曲線（profile）中最低的濃度。
＜積層膜結構體的表面粗糙度＞ 測定了積層膜結構體表面的算術平均粗糙度（Ra）。測定是使用掃描型探針顯微鏡（布魯克（Bruker） AXS，NanoScopeIIIa），以輕拍模式（Tapping Mode）AFM在2 μm×2 μm的視野下進行。
＜積層膜結構體的極性＞ 使用飛行時間型原子散射表面分析裝置（股份有限公司帕斯卡（PASCAL）、TOFLAS-3000）評價了氮化鎵膜的極性及結晶相。將積層膜結構體以其成膜面成為上表面的方式設置在裝置上，進行了測定。藉由將利用測定獲得的極點圖與利用類比獲得的至表層4層為止的各結晶相及極性的極點圖進行比較，判斷氮化鎵膜的極性及結晶相。再者，測定條件的詳細情況如以下所示。
-探針     ：He（原子散射） -能量         ：3 keV -射束源-靶間距離：805 mm -靶-檢測器間距離：395 mm -分析室真空度：2×10 -3Pa以下 ＜積層膜結構體的結晶性＞ 使用X射線繞射裝置（布魯克（Bruker）AXS製造，D8 DISCOVER）對積層膜結構體表面的結晶性進行了評價。分析是在40 kV、40 mA的條件下，以高解析度（HIGH RESOLUTION）模式進行。另外，為了去除CuKα2，使用單色器，執行了ω掃描。測定（0002）面的搖擺曲線，求出半值寬度（FWHM），將其作為膜的結晶性的指標。再者，分析條件的詳細情況如以下所示。
-射線源：CuKα射線（λ=0.15418 nm） -單色器：Ge（220） -探測器（pathfinder）：Crystal3B -測定模式：ω掃描 -測定間隔： 0.01° （在半值寬度0.1°以下的情況下為0.002°） -測量時間：0.5秒 -測定範圍：ω=0°～35° [例1]（實施例） ＜準備步驟＞ 準備n型SiC基板（自Silicon面向（11-20）方向偏離4˚，即，偏離角度為4˚）作為SiC基板。關於該基板，直徑為50±0.5 mm（50 mm），厚度為330±25 μm（330 μm）、及電阻率為0.015 Ω·cm以上（0.015 Ω·cm）。
＜濕式蝕刻步驟＞ 對該SiC基板進行了濕式蝕刻處理（清洗處理）。首先，利用超純水（關東化學股份有限公司，超純（Ultrapure）等級）稀釋氫氟酸（關東化學股份有限公司，超純（Ultrapure）等級），獲得氟化氫濃度為5質量%的稀釋氫氟酸水溶液。將SiC基板在該稀釋氫氟酸水溶液中浸漬30秒鐘後，自稀釋氫氟酸水溶液中取出。然後，吹掃氮氣，去除殘留在SiC基板表面的液滴。
藉此，獲得實施了清洗處理的SiC基板（Ra：0.15 nm）。然後，不空出時間（1小時以內），將所獲得的SiC基板供於成膜步驟（後述的氮化物系膜的成膜步驟）。
＜氮化物系膜的成膜步驟＞ 使用磁控濺射裝置，藉由RF磁控濺射法，在實施了濕式蝕刻處理的SiC基板上將氮化物系膜成膜。即，使用氮化鎵（GaN）靶（純度99.99質量%、碳含量20 ppm及氯含量1 ppm）作為濺射靶。將該SiC基板及該靶配置在濺射裝置的成膜室內部，對成膜室內部進行抽真空。在成膜室內的真空度（成膜前的到達真空度）達到1.8×10 -6Pa後開始濺射，開始氮化鎵膜的成膜。
關於成膜，使用氮（流量：20 sccm）與氬（流量：3 sccm）的混合氣體作為導入成膜室內部的氣體，在基板溫度800℃及濺射能量10 W/cm 2Pa 2的條件下進行。藉此，將膜厚50 nm的氮化鎵（GaN）膜成膜，製作了在SiC基板上設置有氮化鎵膜的積層膜結構體（包括SiC基板及氮化鎵膜，且具有該氮化鎵膜積層在SiC基板上的結構的積層膜結構體）。
[例2～例5]（實施例） 將氮化物系膜的成膜步驟的條件設為表1所示的條件，除此以外，利用與例1同樣的方法製作了積層膜結構體。
[例6]（實施例） 將濕式蝕刻處理中的SiC基板在稀釋氫氟酸水溶液中的浸漬時間設為5秒鐘，以及將氮化物系膜的成膜步驟的條件設為表1所示的條件，除此以外，利用與例1同樣的方法製作了積層膜結構體。
[例7（比較例）] 將濕式蝕刻處理中的SiC基板在稀釋氫氟酸水溶液中的浸漬時間設為2秒鐘，以及將氮化物系膜的成膜步驟的條件設為表1所示的條件，除此以外，利用與例1同樣的方法製作了積層膜結構體。
[例8（比較例）] 使用C含量為100 ppm以上（1質量%）的GaN靶，以及將氮化物系膜的成膜步驟的條件設為表1所示的條件，除此以外，利用與例1同樣的方法製作了積層膜結構體。
[例9（比較例）] 使用Cl含量為100 ppm以上（100質量ppm）的GaN靶，以及將氮化物系膜的成膜步驟的條件設為表1所示的條件，除此以外，利用與例1同樣的方法製作了積層膜結構體。
[例10～例12（比較例）] 將氮化物系膜的成膜步驟的條件設為表1所示的條件，除此以外，利用與例1同樣的方法製作了積層膜結構體。
[例13（比較例）] 利用有機金屬氣相成長法（MOCVD法）在SiC基板上使GaN膜成長，製作了積層膜結構體。
[例14（比較例）] 利用氫化物氣相成長法（HVPE法）在SiC基板上使GaN膜成長，製作了積層膜結構體。
[例15及例16]（實施例） 準備半絕緣性的SiC基板（自Silicon面向（11-20）方向偏離0.1˚，即，偏離角度為0.1˚）作為SiC基板，以及設為表1所示的條件，除此以外，利用與實施例1同樣的方法製作了積層膜結構體。關於該基板，直徑為101.6±0.5 mm，厚度為500±25 μm、及電阻率為1.0×10 7Ω·cm。
[例17及例18]（實施例） 準備n型SiC基板（自Silicon面向（11-20）方向偏離4˚，即，偏離角度為4˚）作為SiC基板，以及設為表1所示的條件，除此以外，利用與實施例1同樣的方法製作了積層膜結構體。關於該基板，直徑為101.6±0.5 mm、厚度為350±25 μm，及電阻率為0.01 Ω·cm。
[例19及例20]（實施例） 準備n型SiC基板（自Silicon面向（11-20）方向偏離8˚，即，偏離角度為8˚）作為SiC基板，以及設為表1所示的條件，除此以外，利用與實施例1同樣的方法製作了積層膜結構體。關於該基板，直徑為101.6±0.5 mm，厚度為350±25 μm，及電阻率為0.01 Ω·cm。 （3）結果 將針對例1～例20獲得的評價結果示於表2。再有，例1～例6、例15～例20是實施例，例7～例14是比較例。
特別是例1～例6中，C的含量少至1.9×10 19atoms/cm 3以下，Cl的含量少至4.9×10 17atoms/cm 3以下。另外，非晶質層的厚度小至0.2 nm以下。進而，算術平均粗糙度（Ra）小至1.8 nm以下，半值全寬（FWHM）小至3.8˚以下。藉此，在例1～例6中，成功地製作了低雜質、高平坦、結晶性且具有六方晶的Ga極性的氮化鎵膜（氮化物系膜）。
與此相對，比較例（例7～例14）中，C或Cl的含量多，結晶性及表面平坦性差。例如，Si基板的浸漬時間為2秒鐘的例7中，存在非晶質層，其厚度為1.2 nm。靶中的C含量或Cl含量為100 ppm以上的例8及例9中，所獲得的積層膜結構體表面的C含量或Cl的含量多。到達真空度為5.0×10 -4Pa的例10中，FWHM大，結晶性低。在將濺射能量（Es）設為0.05 W/cm 2Pa 2的例11、設為200 W/cm 2Pa 2的例12中，積層膜結構體的表面的FWHM大，結晶性低。在利用MOCVD法使GaN膜成長的例13中，C的含量多，另外，在利用HVPE法使GaN膜成長的例14中，Cl的含量多。
[表1]
   成膜前 到達真空度 [×10 -6Pa] 靶 濺射能量 Es 導入氣體[sccm] 基板溫度 [℃] 膜厚 [nm]
氮 氬
例1 1.8 GaN 10 20 3 800 100
例2 3.0 GaN 20 20 3 800 100
例3 2.3 GaN 30 20 3 800 100
例4 2.4 GaN 20 20 0 800 100
例5 3.0 GaN 20 20 3 500 100
例6 3.6 GaN 20 20 3 500 100
例7※ 2.5 GaN 20 20 3 800 100
例8※ 2.3 GaN 20 20 3 800 100
例9※ 2.0 GaN 20 20 3 800 100
例10※ 500.0 GaN 10 20 3 800 100
例11※ 20.0 GaN 0.05 20 3 800 100
例12※ 9.0 GaN 200 20 3 800 100
例15 2.5 GaN 0.1 20 3 800 50
例16 3.3 GaN 80 20 3 800 100
例17 3.5 GaN 0.1 20 3 800 50
例18 3.1 GaN 80 20 3 800 100
例19 2.5 GaN 0.1 20 3 800 50
例20 2.6 GaN 80 20 3 800 100
「※」表示比較例
[表2]
   非晶質層 厚度 [nm] C量 [×10 19atoms/cm 3] Cl量 [×10 18atoms/cm 3] 算術平均粗糙度 Ra [nm] 結晶相、極性 FWHM [℃]
例1 0 1.90 0.078 1.8 六方晶、Ga極性 2.9
例2 0 0.78 0.10 1.2 六方晶、Ga極性 3.2
例3 0 0.30 0.25 1.1 六方晶、Ga極性 2.8
例4 0 0.078 0.49 0.6 六方晶、Ga極性 1.1
例5 0 0.52 0.097 1.1 六方晶、Ga極性 1.8
例6 0.2 0.66 0.092 1.3 六方晶、Ga極性 3.8
例7※ 1.2 0.78 0.78 2.3 立方晶 5.5
例8※ 0 18.00 0.75 2.1 立方晶 4.8
例9※ 0 0.62 73.00 2.4 立方晶 4.4
例10※ 0 1.80 0.78 1 六方晶、Ga極性 5.6
例11※ 0 0.84 0.35 1 立方晶 6.2
例12※ 0 0.98 0.51 1 六方晶、Ga極性 7.1
例13※ 0 2.80 0.032 0.6 六方晶、Ga極性 0.05
例14※ 0 0.001 2.40 0.5 六方晶、Ga極性 0.1
例15 0 0.240 0.490 1.1 六方晶、Ga極性 4.1
例16 0 0.330 0.490 1.3 六方晶、Ga極性 0.12
例17 0 0.50 0.490 1.2 六方晶、Ga極性 4.6
例18 0 0.30 0.490 0.9 六方晶、Ga極性 3.0
例19 0 0.80 0.0970 1.2 六方晶、Ga極性 5.0
例20 0 0.340 0.0920 1.1 六方晶、Ga極性 4.8
再者，將在2021年4月5日提出申請的日本專利申請案2021-063918號的說明書、申請專利範圍、摘要、及圖式的全部內容引用於此，並作為本發明的說明書的揭示而加以採用。
1:積層膜結構體 2:SiC基板 3:氮化物系膜 4:非晶質層 5:發光二極體 6:漂移層 7:電極 8:發光層 9:電晶體 10:電子通過層 11:電子產生層 12:阻擋層
圖1是表示積層膜結構體的剖面的一例的示意圖。 圖2是表示積層膜結構體的剖面的另一例的示意圖。 圖3是表示半導體元件的一例的示意圖。 圖4是表示半導體元件的另一例的示意圖。
1:積層膜結構體
2:SiC基板
3:氮化物系膜

Claims (15)

  1. 一種積層膜結構體，包括SiC基板，且在所述SiC基板上包括包含至少含有Ga的氮化物系材料的膜，所述積層膜結構體中，相對於構成SiC基板的SiC單晶的（0001）面的矽面，偏離角度為0.03˚以上且8˚以下，包含氮化物系材料的膜中所含的C為2×10 19個/cm 3以下，且Cl為2×10 18個/cm 3以下。
  2. 如請求項1所述的積層膜結構體，其中，表面的（0002）面的搖擺曲線半值寬度為5.30˚以下。
  3. 如請求項1所述的積層膜結構體，其中，所述氮化物系材料為氮化鎵。
  4. 如請求項1至請求項3中任一項所述的積層膜結構體，其中，所述積層膜結構體的表面的算術平均粗糙度（Ra）為10.0 nm以下。
  5. 如請求項1至請求項4中任一項所述的積層膜結構體，其中，包含氮化物系材料的所述膜的膜厚為20 nm以上。
  6. 如請求項1至請求項5中任一項所述的積層膜結構體，其中，所述積層膜結構體的表面由六方晶氮化鎵層構成，所述氮化鎵層的表面為鎵（Ga）極性。
  7. 如請求項1至請求項6中任一項所述的積層膜結構體，其中，在所述SiC基板上存在非晶質層，所述非晶質層的厚度為0 nm以上且小於1.0 nm。
  8. 如請求項7所述的積層膜結構體，其中，所述非晶質層的厚度超過0 nm且小於1.0 nm。
  9. 如請求項1至請求項8中任一項所述的積層膜結構體，其中，包含氮化物系材料的所述膜為氮化鎵系濺射膜。
  10. 一種半導體元件，包括如請求項1至請求項9中任一項所述的積層膜結構體。
  11. 一種電子設備，包括如請求項10所述的半導體元件。
  12. 一種積層膜結構體的製造方法，是如請求項1至請求項9中任一項所述的積層膜結構體的製造方法，包括：準備SiC基板的步驟；將所述SiC基板浸漬於清洗液中的步驟；以及在浸漬後的所述SiC基板上藉由濺射法將包含氮化物系材料的膜成膜的步驟，在將所述包含氮化物系材料的膜成膜時，將式：Es=[投入電力（單位：W/cm 2）]/[導入氣體壓力（單位：Pa）] 2所表示的濺射能量（Es）設為0.1 W/cm 2Pa 2以上且150 W/cm 2Pa 2以下。
  13. 如請求項12所述的積層膜結構體的製造方法，其中，在使到達真空度小於5.0×l0 -4Pa之後進行所述濺射法。
  14. 如請求項12或請求項13所述的積層膜結構體的製造方法，其中，在將所述包含氮化物系材料的膜成膜時，將即將成膜之前的成膜裝置內部的到達真空度設為1×10 -4Pa以下。
  15. 如請求項12至請求項14中任一項所述的積層膜結構體的製造方法，其中，使用碳含量為1質量%以下且氯含量為100 ppm以下的靶進行所述濺射法。
TW111112895A 2021-04-05 2022-04-01 積層膜結構體及其製造方法、半導體元件以及電子設備 TW202248472A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021063918 2021-04-05
JP2021-063918 2021-04-05

Publications (1)

Publication Number Publication Date
TW202248472A true TW202248472A (zh) 2022-12-16

Family

ID=83546073

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112895A TW202248472A (zh) 2021-04-05 2022-04-01 積層膜結構體及其製造方法、半導體元件以及電子設備

Country Status (6)

Country Link
EP (1) EP4321659A1 (zh)
JP (1) JPWO2022215670A1 (zh)
KR (1) KR20230166085A (zh)
CN (1) CN117043400A (zh)
TW (1) TW202248472A (zh)
WO (1) WO2022215670A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2628404B2 (ja) 1990-10-25 1997-07-09 日亜化学工業株式会社 半導体結晶膜の成長方法
JPH11233391A (ja) * 1998-02-12 1999-08-27 Nippon Telegr & Teleph Corp <Ntt> 結晶基板とそれを用いた半導体装置およびその製法
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
JP2008053665A (ja) * 2006-08-28 2008-03-06 Kanagawa Acad Of Sci & Technol 半導体基板の製造方法、半導体基板の製造装置及び半導体基板
JP2008230868A (ja) * 2007-03-16 2008-10-02 Sumitomo Electric Ind Ltd 窒化ガリウム結晶の成長方法および窒化ガリウム結晶基板
JP2010265131A (ja) * 2009-05-13 2010-11-25 Sumitomo Electric Ind Ltd 窒化物単結晶の製造方法
EP2657208B1 (en) 2010-12-20 2017-12-13 Tosoh Corporation Gallium nitride sintered body or gallium nitride molded article, and method for producing same
JP6106535B2 (ja) * 2013-06-24 2017-04-05 昭和電工株式会社 ＳｉＣ基板の製造方法
WO2019167715A1 (ja) * 2018-03-01 2019-09-06 株式会社アルバック 窒化ガリウム薄膜の製造方法
JP2020075839A (ja) 2018-11-09 2020-05-21 株式会社新興製作所 窒化ガリウム系化合物半導体成長用ＳｉＣ基板
JP2021063918A (ja) 2019-10-15 2021-04-22 株式会社トッパンインフォメディア マージナル孔付きラベル

Also Published As

Publication number Publication date
EP4321659A1 (en) 2024-02-14
KR20230166085A (ko) 2023-12-06
WO2022215670A1 (ja) 2022-10-13
CN117043400A (zh) 2023-11-10
JPWO2022215670A1 (zh) 2022-10-13

Similar Documents

Publication Publication Date Title
JP5451280B2 (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5180189B2 (ja) エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
US9748410B2 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
KR101669259B1 (ko) 적층체의 제조방법
TWI524552B (zh) 具有ＡｌｚＧａ－ｚＮ層的半導體晶圓及其製造方法
US8663802B2 (en) Substrate and method for fabricating the same
TW201732871A (zh) 生長在矽基板上的具有增強壓應力的ⅲ族氮化物結構
JP6099346B2 (ja) Ｎ型ｉｉｉ族窒化物半導体層を有する積層体及びその製造方法
JP6242941B2 (ja) Ｉｉｉ族窒化物半導体及びその製造方法
EP2832900B1 (en) Laminated substate of silicon single crystal and group iii nitride single crystal with off angle
JP2014031300A (ja) 酸化ガリウム基板及びその製造方法
TW202118884A (zh) 積層膜結構體、半導體元件、電子設備、及積層膜結構體的製造方法
TW202319228A (zh) 積層體及其製造方法、半導體元件與電子設備
TW202248472A (zh) 積層膜結構體及其製造方法、半導體元件以及電子設備
JP6934473B2 (ja) Ｉｉｉ族窒化物半導体発光素子
Matsuoka Ternary alloys
US20240158954A1 (en) Multilayer film structure and method for producing same
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
Kim et al. Characterization of GaN films grown on hafnium foils by pulsed sputtering deposition
JP2020070196A (ja) 窒化物半導体層の成長方法
Stacy et al. Considerations in further development of aluminum nitride as a material for device applications
CN109616401A (zh) 一种AlN模板及其制备方法、发光二极管外延片
JP2016199468A (ja) ＧａＮ結晶基板
KR20080109420A (ko) 백금을 기판으로 하는 아연산화물 성장 방법 및 그것을이용한 소자 제작 방법
JP2013028519A (ja) 窒素ドープ酸化亜鉛系薄膜の製造方法