JP2017157725A - 窒化物半導体テンプレート及びその製造方法、並びに紫外線ｌｅｄ - Google Patents

窒化物半導体テンプレート及びその製造方法、並びに紫外線ｌｅｄ Download PDF

Info

Publication number
JP2017157725A
JP2017157725A JP2016040531A JP2016040531A JP2017157725A JP 2017157725 A JP2017157725 A JP 2017157725A JP 2016040531 A JP2016040531 A JP 2016040531A JP 2016040531 A JP2016040531 A JP 2016040531A JP 2017157725 A JP2017157725 A JP 2017157725A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
stress relaxation
semiconductor template
interface resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016040531A
Other languages
English (en)
Inventor
嘉克 森島
Yoshikatsu Morishima
嘉克 森島
秀樹 平山
Hideki Hirayama
秀樹 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
RIKEN Institute of Physical and Chemical Research
Original Assignee
Tamura Corp
RIKEN Institute of Physical and Chemical Research
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, RIKEN Institute of Physical and Chemical Research filed Critical Tamura Corp
Priority to JP2016040531A priority Critical patent/JP2017157725A/ja
Priority to PCT/JP2017/005162 priority patent/WO2017150161A1/ja
Priority to TW106104838A priority patent/TW201801345A/zh
Publication of JP2017157725A publication Critical patent/JP2017157725A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

【課題】結晶品質に優れ、かつ表面のクラックの発生が効果的に抑えられた窒化物半導体層を有する窒化物半導体テンプレート及びその製造方法、並びにその窒化物半導体テンプレートを含む紫外線ＬＥＤを提供する。
【解決手段】一実施の形態として、Ｇａ２Ｏ３を主成分とする基板１０と、基板１０上に形成された、ＡｌＮを主成分とするバッファ層１１と、バッファ層１１上に形成された、ＡｌｘＧａ１−ｘＮ（０．１≦ｘ≦０．４）を主成分とする界面抵抗低減層１２と、界面抵抗低減層１２上に形成された、ＡｌｙＧａ１−ｙＮ（０．５＜ｙ≦０．６）を主成分とする応力緩和層１３と、応力緩和層１３上に形成された、ＡｌｚＧａ１−ｚＮ（０．２≦ｚ≦０．５）を主成分とするｎ型窒化物半導体層１４と、を有する窒化物半導体テンプレート１を提供する。
【選択図】図１

Description

本発明は、窒化物半導体テンプレート及びその製造方法、並びに紫外線ＬＥＤに関する。
従来、Ｇａ２Ｏ３基板上にＡｌＮバッファ層を介して窒化物半導体層が形成された窒化物半導体テンプレートが知られている（例えば、特許文献１参照）。
特許文献１によれば、Ｇａ２Ｏ３基板の主面の面方位を選択することにより、窒化物半導体層の表面を鏡面にすることができる。
特開２０１４−１９９９３５号公報
本発明の目的は、結晶品質に優れ、かつ表面のクラックの発生が効果的に抑えられた窒化物半導体層を有する窒化物半導体テンプレート及びその製造方法、並びにその窒化物半導体テンプレートを含む紫外線ＬＥＤを提供することにある。
本発明の一態様は、上記目的を達成するために、以下の［１］〜［６］の窒化物半導体テンプレート、［７］の紫外線ＬＥＤ、［８］〜［１０］の窒化物半導体テンプレートの製造方法を提供する。
［１］Ｇａ２Ｏ３を主成分とする基板と、前記基板上に形成された、ＡｌＮを主成分とするバッファ層と、前記バッファ層上に形成された、ＡｌｘＧａ１−ｘＮ（０．１≦ｘ≦０．４）を主成分とする界面抵抗低減層と、前記界面抵抗低減層上に形成された、ＡｌｙＧａ１−ｙＮ（０．５＜ｙ≦０．６）を主成分とする応力緩和層と、前記応力緩和層上に形成された、ＡｌｚＧａ１−ｚＮ（０．２≦ｚ≦０．５）を主成分とするｎ型窒化物半導体層と、を有する窒化物半導体テンプレート。
［２］前記応力緩和層が前記ｙの値が異なる複数の層から構成され、前記複数の層のうちの最上層の前記ｙの値が最も低く、最下層の前記ｙの値が最も高い、上記［１］に記載の窒化物半導体テンプレート。
［３］前記応力緩和層の厚さが１５０ｎｍ以上３００ｎｍ以下である、上記［１］又は［２］に記載の窒化物半導体テンプレート。
［４］前記ｎ型窒化物半導体層が、結晶の三次元成長により形成された三次元成長層と、結晶の二次元成長により形成された、前記三次元成長層上の二次元成長層とを含む、上記［１］〜［３］のいずれか１項に記載の窒化物半導体テンプレート。
［５］前記応力緩和層の表面にクラックを有しない、上記［１］〜［４］のいずれか１項に記載の窒化物半導体テンプレート。
［６］前記ｎ型窒化物半導体層の表面にクラックを有しない、又は前記クラックに直交する方向の長さ１ｃｍあたりの平均本数が２本未満である、上記［１］〜［５］のいずれか１項に記載の窒化物半導体テンプレート。
［７］上記［１］〜［６］のいずれか１項に記載の窒化物半導体テンプレートを含む、紫外線ＬＥＤ。
［８］Ｇａ２Ｏ３を主成分とする基板上に、ＡｌＮを主成分とするバッファ層を形成する工程と、前記バッファ層上に、ＡｌｘＧａ１−ｘＮ（０．１≦ｘ≦０．４）を主成分とする結晶を成長させて界面抵抗低減層を形成する工程と、前記界面抵抗低減層上に、ＡｌｙＧａ１−ｙＮ（ｘ＜ｙ、０．５＜ｙ≦０．６）を主成分とする結晶を二次元成長させて応力緩和層を形成する工程と、前記応力緩和層上に、ＡｌｚＧａ１−ｚＮ（０．２≦ｚ≦０．５）を主成分とする結晶を成長させてｎ型窒化物半導体層を形成する工程と、を含む窒化物半導体テンプレートの製造方法。
［９］前記応力緩和層が前記ｙの値が異なる複数の層から構成され、前記複数の層のうちの最上層の前記ｙの値が最も低く、最下層の前記ｙの値が最も高い、上記［８］に記載の窒化物半導体テンプレートの製造方法。
［１０］前記ｎ型窒化物半導体層が、結晶の三次元成長により形成された三次元成長層と、前記三次元成長層上に結晶の二次元成長により形成された二次元成長層とを含む、上記［９］に記載の窒化物半導体テンプレートの製造方法。
本発明によれば、結晶品質に優れ、かつ表面のクラックの発生が効果的に抑えられた窒化物半導体層を有する窒化物半導体テンプレート及びその製造方法、並びにその窒化物半導体テンプレートを含む紫外線ＬＥＤを提供することができる。
図１は、第１の実施の形態に係る窒化物半導体テンプレートの垂直断面図である。 図２（ａ）は、第１の実施の形態に係る窒化物半導体テンプレートの製造工程における供給ガスの供給タイミングを示すグラフである。図２（ｂ）は、時間の経過に伴う温度条件の変化を表すグラフである。 図３は、第２の実施の形態に係る窒化物半導体テンプレートの垂直断面図である。 図４は、第３の実施の形態に係る紫外線ＬＥＤの垂直断面図である。 図５（ａ）、（ｂ）は、実施例１に係る試料１のｎ型窒化物半導体層の（００２）面及び（１０２）面のＸ線ロッキングカーブを示す。 図６（ａ）、（ｂ）は、実施例１に係る試料１１のｎ型窒化物半導体層の（００２）面及び（１０２）面のＸ線ロッキングカーブを示す。 図７（ａ）、（ｂ）は、実施例１に係る試料１２のｎ型窒化物半導体層の（００２）面及び（１０２）面のＸ線ロッキングカーブを示す。 図８（ａ）は、図１における界面抵抗層を用いずに、バッファ層上に応力緩和層を形成し、その上にｎ型窒化物半導体層を形成し、上下に電極を作成して評価した場合の電流密度−電圧特性を示す。図８（ｂ）は、図１と同じ構造で、界面抵抗低減層を使用した場合の電流密度−電圧を示す。
〔第１の実施の形態〕
（窒化物半導体テンプレートの構造）
図１は、第１の実施の形態に係る窒化物半導体テンプレート１の垂直断面図である。窒化物半導体テンプレート１は、基板１０と、基板１０上のバッファ層１１と、バッファ層１１上の界面抵抗低減層１２と、界面抵抗低減層１２上の応力緩和層１３と、応力緩和層１３上のｎ型窒化物半導体層１４と、を含む。
基板１０は、Ｇａ２Ｏ３を主成分とする基板であり、例えば、β−Ｇａ２Ｏ３結晶からなるＧａ２Ｏ３基板である。基板１０の主面の面方位は、例えば、（−２０１）、（１０１）、（３１０）、又は（３−１０）である。基板１０の主面がこれらの面方位を有する場合、界面抵抗低減層１２、応力緩和層１３、及びｎ型窒化物半導体層１４の主面の面方位は（０００１）になる。基板１０は、例えば、濃度３×１０１８／ｃｍ３のＳｎ等のｎ型ドーパントを含む。
バッファ層１１は、ＡｌＮを主成分とする。バッファ層１１は、基板１０の上面の全域を覆ってもよく、部分的に覆ってもよい。基板１０と界面抵抗低減層１２とのバッファ層として効果的に機能するため、バッファ層１１の厚さは１０ｎｍ以下であることが好ましい。一方、薄すぎると、バッファ層１１上に形成される層の表面に表面不良（窒素面成長、ピット等）が生じやすいため、バッファ層１１の厚さは１ｎｍ以上であることが好ましい。
界面抵抗低減層１２は、基板１０と応力緩和層１３との界面の抵抗を低減するために形成される層であり、Ｓｉ等のｎ型ドーパントを含むＡｌｘＧａ１−ｘＮ（０．１≦ｘ≦０．４）を主成分とする結晶からなる。窒化物半導体テンプレート１を用いてＬＥＤを製造する場合には、光吸収の観点から、界面抵抗低減層１２のＡｌ組成は発光層の井戸層のＡｌ組成よりもおよそ０．１以上高い必要がある。発光波長３００〜３６０ｎｍのＬＥＤを製造する場合、発光層の井戸層のＡｌ組成はおよそ０以上０．３以下であるため、界面抵抗低減層１２のＡｌ組成は０．１以上０．４以下、すなわち０．１≦ｘ≦０．４であればよい。なお、ｘが０．４を超えても光吸収の観点からは問題がないが、ｘが０．４を超える場合、効果的に界面抵抗を低減することができない。なお、界面抵抗低減層１２のＡｌ組成ｘは界面抵抗を小さくするためになるべく小さい方が好ましく、後述する応力緩和層１３のＡｌ組成ｙより小さいことは当然であるが、ｎ型窒化物半導体層１４のＡｌ組成ｚよりも小さいことが好ましい。界面抵抗低減層１２のｎ型ドーパントの濃度は、例えば、濃度４×１０１８／ｃｍ３である。
応力緩和層１３は、基板１０とｎ型窒化物半導体層１４との格子定数の差に起因してｎ型窒化物半導体層１４に生じる応力を緩和するために形成される層であり、Ｓｉ等のｎ型ドーパントを含むＡｌｙＧａ１−ｙＮ（０．５＜ｙ≦０．６）を主成分とする結晶からなる。組成式におけるｙが０．５以下である場合、ｎ型窒化物半導体層１４に生じる応力を効果的に緩和することができない。また、ｙが０．６を超える場合、応力緩和層１３が高抵抗化してしまうため、窒化物半導体テンプレート１を紫外線ＬＥＤ等のデバイスの製造に用いることが困難になる。応力緩和層１３のｎ型ドーパントの濃度は、例えば、濃度４×１０１８／ｃｍ３である。
応力緩和層１３の厚さが１５０ｎｍに満たないと、応力緩和機能が効果的に働かないため、ｎ型窒化物半導体層１４にクラックが生じやすくなる。ｎ型窒化物半導体層１４におけるクラックの発生を抑えるためには、応力緩和層１３の厚さが１５０ｎｍ以上であることが好ましく、２００ｎｍ以上であることがより好ましい。また、応力緩和層１３の厚さは、３００ｎｍを超えると応力緩和層１３にクラックが生じやすくなるため、３００ｎｍ以下であることが好ましい。
ｎ型窒化物半導体層１４は、Ｓｉ等のｎ型ドーパントを含むＡｌｚＧａ１−ｚＮ（０．２≦ｚ≦０．５）を主成分とする結晶からなる。窒化物半導体テンプレート１を用いてＬＥＤを製造し、ｎ型窒化物半導体層１４をクラッド層として用いる場合、キャリアの閉じ込めと光吸収の観点から、ｎ型窒化物半導体層１４のＡｌ組成は発光層の井戸層のＡｌ組成よりもおよそ０．２以上高い必要がある。発光波長３００〜３６０ｎｍのＬＥＤを製造する場合、発光層の井戸層のＡｌ組成はおよそ０以上０．３以下であるため、ｎ型窒化物半導体層１４のＡｌ組成は０．２以上０．５以下、すなわち０．２≦ｚ≦０．５であればよい。なお、ｚが０．５を超えてもキャリアの閉じ込めと光吸収の観点からは問題がないが、ｚが０．５を超える場合、ｎ型窒化物半導体層１４の表面にピットが多く生じ表面状態が悪化する。ｎ型窒化物半導体層１４のｎ型ドーパントの濃度は、例えば、濃度４×１０１８／ｃｍ３である。
ｎ型窒化物半導体層１４の好ましい厚さは、組成式ｚの値によって変わる。例えば、ｚがおよそ０．３〜０．４であるときは、厚さが２μｍ以下であればクラックが生じ難い。
ｎ型窒化物半導体層１４は、図１に示されるように、結晶の三次元成長により形成された三次元成長層１４ａと、結晶の二次元成長により形成された、三次元成長層１４ａ上の二次元成長層１４ｂとを含むことが好ましい。このような構造に形成することにより、ｎ型窒化物半導体層１４の結晶品質を向上させることができる。三次元成長層１４ａと二次元成長層１４ｂは、結晶の成長温度を変えることにより、作り分けることができる。例えば、９５０〜１０３０℃の成長温度で三次元成長層１４ａを形成し、１１００〜１１５０℃の成長温度で二次元成長層１４ｂを形成する。ここで、三次元成長とは、島状の結晶核から所望の結晶の主面に対して三次元的に結晶が成長することをいい、二次元成長とは、所望の結晶の主面に対して二次元的に結晶が成長することをいう。
基板１０、界面抵抗低減層１２、及び応力緩和層１３が導電性を有する場合、窒化物半導体テンプレート１を縦型の発光素子の構成部材として用いることができる。
（窒化物半導体テンプレートの製造方法）
以下に、窒化物半導体テンプレート１の製造工程の一例について説明する。
図２（ａ）は、第１の実施の形態に係る窒化物半導体テンプレート１の製造工程における供給ガスの供給タイミングを示すグラフである。図２（ｂ）は、時間の経過に伴う温度条件の変化を表すグラフである。
まず、ＣＭＰ（Chemical Mechanical Polishing）処理された基板１０に有機洗浄、及びＳＰＭ（Sulfuric acid/ hydrogen Peroxide Mixture）洗浄を施す。
次に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置のチャンバー内に基板１０を搬送した後、雰囲気ガスとしてのＮ２ガスの供給を開始し、チャンバー内の温度をＴ１まで上げる（ステップＳ１）。ここで、Ｔ１は５００〜５５０℃であり、例えば、５５０℃である。
また、チャンバー内の温度がＴ１まで上がりきる前に、Ｎの原料としてのＮＨ３ガスの供給を開始する。
次に、チャンバー内の温度をＴ１に保持したまま、Ａｌの原料としてのトリメチルアルミニウム（ＴＭＡ）ガスの供給を開始し、ＡｌＮからなるバッファ層１１を基板１０上に形成する（ステップＳ２）。
なお、バッファ層１１がＧａを組成に含む場合は、ＴＭＡガスと同じタイミングでＧａの原料としてのトリメチルガリウム（ＴＭＧ）ガスを供給する。
次に、ＴＭＡガスの供給を止めて、雰囲気ガスをＨ２ガスに切り替えてから、チャンバー内の温度をＴ２まで上げる（ステップＳ３）。ここで、Ｔ２は９５０〜１０３０℃であり、例えば、１０２０℃である。
次に、チャンバー内の温度をＴ２に保持したままで、Ｇａの原料としてのＴＭＧガス及びＡｌの原料としてのＴＭＡガス及びＳｉドーパントの原料としてのＳｉＨ４ガスを供給し、ＡｌｘＧａ１−ｘＮ（０．１≦ｘ≦０．４）を主成分とする結晶をバッファ層１１上に三次元成長させて、界面抵抗低減層１２を形成する（ステップＳ４）。
次に、各原料ガスの供給を続けたまま、チャンバー内の温度をＴ３まで上げる（ステップＳ５）。ここで、Ｔ３は１１００〜１１５０℃であり、例えば、１１２０℃である。
次に、チャンバー内の温度をＴ３に保持した状態で、ＴＭＧガスとＴＭＡガスの流量比を変えて、ＡｌｙＧａ１−ｙＮ（ｘ＜ｙ、０．５＜ｙ≦０．６）を主成分とする結晶を界面抵抗低減層１２上に二次元成長させて、応力緩和層１３を形成する（ステップＳ６）。
次に、各原料ガスの供給を続けたまま、チャンバー内の温度をＴ２まで下げる（ステップＳ７）。
次に、チャンバー内の温度をＴ２に保持した状態で、ＴＭＧガスとＴＭＡガスの流量比を変えて、ＡｌｚＧａ１−ｚＮ（０．２≦ｚ≦０．５）を主成分とする結晶を応力緩和層１３上に三次元成長させて、ｎ型窒化物半導体層１４の三次元成長層１４ａを形成する（ステップＳ８）。
なお、三次元成長層１４ａの成長温度は、結晶が三次元成長する温度であれば、界面抵抗低減層１２の成長温度と異なっていてもよい。
次に、各原料ガスの供給を続けたまま、チャンバー内の温度をＴ３まで上げる（ステップＳ９）。
次に、チャンバー内の温度をＴ３に保持した状態で、ＡｌｚＧａ１−ｚＮ（０．２≦ｚ≦０．５）を主成分とする結晶を応力緩和層１３上に二次元成長させて、ｎ型窒化物半導体層１４の二次元成長層１４ｂを形成する（ステップＳ１０）。これにより、結晶積層構造体１が得られる。
その後、III族原料ガス及びＳｉＨ４ガスの供給を止め、チャンバー内の温度を下げる（ステップＳ１１）。ＮＨ３ガスは降温中に供給を止める。雰囲気ガスは、降温開始時にＨ２ガスからＮ２ガスに切り替える。降温後、結晶積層構造体１をチャンバー内から取り出す。
〔第２の実施の形態〕
第２の実施の形態は、応力緩和層の構成において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
（窒化物半導体テンプレートの構造）
図３は、第２の実施の形態に係る窒化物半導体テンプレート２の垂直断面図である。窒化物半導体テンプレート２は、応力緩和層１３が組成式におけるｙの値が異なる複数の層から構成される点において、第１の実施の形態に係る窒化物半導体テンプレート１と異なる。応力緩和層１３以外の構成については、窒化物半導体テンプレート１の構成と同じである。
応力緩和層１３が組成式におけるｙの値が異なる複数の層から構成される場合、それら複数の層のうち、最上層のｙの値が最も低く、最下層のｙの値が最も高い。応力緩和層１３がこのような構成を有する場合、単一の層から構成される場合よりも、ｎ型窒化物半導体層１４にクラックが生じにくくなるので、ｎ型窒化物半導体層１４の膜厚を厚くすることができ、結晶品質が高くなる。
図３に示される例では、応力緩和層１３は、第１の層１３ａと、第１の層１３ａ上の第２の層１３ｂから構成される。第１の層１３ａと第２の層１３ｂはいずれもＡｌｙＧａ１−ｙＮ（ｘ＜ｙ、０．５＜ｙ≦０．６）を主成分とし、第１の層１３ａのｙの値は第２の層１３ｂのｙの値よりも大きい。
例えば、第１の層１３ａの組成式におけるｙがおよそ０．６であるときは、厚さが２００ｎｍ以下であれば第１の層１３ａにクラックが生じ難く、第２の層１３ｂのｙがおよそ０．５〜０．５５であるときは、厚さが１００ｎｍ以下であれば第２の層１３ｂにクラックが生じ難い。また、応力緩和層１３が３つ以上の層から構成され、第２の層１３ｂの上にさらに別のＡｌｙＧａ１−ｙＮ（ｘ＜ｙ、０．５＜ｙ≦０．６）を主成分とする層が形成される場合は、その層のｙがおよそ０．５〜０．５５であるときは、厚さが１００ｎｍ以下であればクラックが生じ難い。
また、応力緩和層１３が単層である場合と同様に、ｎ型窒化物半導体層１４におけるクラックの発生を抑えるためには、応力緩和層１３の厚さ（複数の層の厚さの合計）が１５０ｎｍ以上であることが好ましく、２００ｎｍ以上であることがより好ましい。また、３００ｎｍを超えると応力緩和層１３にクラックが生じやすくなるため、応力緩和層１３の厚さは３００ｎｍ以下であることが好ましい。
製造工程については、上述のステップＳ６において、途中でＴＭＧガスとＴＭＡガスの流量比を変えることにより、ｙの値が異なる複数の層から構成される応力緩和層１３を形成することができる。
〔第３の実施の形態〕
（紫外線ＬＥＤの構造）
第３の実施の形態は、第１の実施の形態に係る窒化物半導体テンプレート１又は第２の実施の形態に係る窒化物半導体テンプレート２を含む紫外線ＬＥＤについての形態である。
図４は、第３の実施の形態に係る紫外線ＬＥＤ３の垂直断面図である。紫外線ＬＥＤ３は、基板１０と、基板１０上のバッファ層１１と、バッファ層１１上の界面抵抗低減層１２と、界面抵抗低減層１２上の応力緩和層１３と、応力緩和層１３上のｎ型窒化物半導体層１４と、ｎ型窒化物半導体層１４上の発光層３０と、発光層３０上のｐ型電子ブロック層３１と、ｐ型電子ブロック層３１上のｐ型クラッド層３２と、ｐ型クラッド層３２上のコンタクト層３３と、コンタクト層３３上のｐ側電極３４と、基板１０のバッファ層１１と反対側の面上のｎ側電極３５とを有する。
ここで、基板１０、バッファ層１１、界面抵抗低減層１２、応力緩和層１３、及びｎ型窒化物半導体層１４は、第１の実施の形態の窒化物半導体テンプレート１又は第２の実施の形態の窒化物半導体テンプレート２のものと同じものである。
また、ｎ型窒化物半導体層１４は、紫外線ＬＥＤ３においてｎ型クラッド層として機能する。
発光層３０は、例えば、Ｉｎｕ１Ａｌｖ１Ｇａｗ１Ｎ（０．０２≦ｕ１≦０．０３、ｕ１＋ｖ１＋ｗ１＝１）層の両面をＩｎｕ２Ａｌｖ２Ｇａｗ２Ｎ（０．０２≦ｕ２≦０．０３、ｕ２＋ｖ２＋ｗ２＝１、ｖ１＋０．０５≦ｖ２≦ｖ１＋０．２）層で挟んだ構造を含む多層構造を有する。発光層３０の代表的な構造は、３層のＩｎ０．０２Ａｌ０．１９Ｇａ０．７９Ｎ層と、それらの層間、並びに最上層及び最下層に１層ずつ形成された合計４層のＩｎ０．０２Ａｌ０．２９Ｇａ０．６９Ｎ層からなる構造である。
発光層３０のＩｎｕ１Ａｌｖ１Ｇａｗ１Ｎ層の厚さは、例えば、２ｎｍである。また、Ｉｎｕ２Ａｌｖ２Ｇａｗ２Ｎ層の厚さは、例えば、５ｎｍである。発光層３０において、Ｉｎｕ１Ａｌｖ１Ｇａｗ１Ｎ層は井戸層、Ｉｎｕ２Ａｌｖ２Ｇａｗ２Ｎ層は障壁層としてそれぞれ機能する。例えば、Ｉｎｕ１Ａｌｖ１Ｇａｗ１Ｎ層のＡｌ組成ｖ１を０以上０．３以下とすることにより、発光波長がおよそ３００〜３６０ｎｍであるＬＥＤを得ることができる。
ｐ型電子ブロック層３１は、例えば、厚さ３０ｎｍのＩｎ０．０２Ａｌ０．３９Ｇａ０．５９Ｎ層である。
ｐ型クラッド層３２は、例えば、厚さ３０ｎｍのＩｎ０．０２Ａｌ０．３９Ｇａ０．５９Ｎ層である。
コンタクト層３３は、例えば、厚さ２０ｎｍのＩｎ０．０２Ａｌ０．２９Ｇａ０．６９Ｎ層である。
ｐ側電極３４は、コンタクト層３３にオーミック接合する電極であり、例えば、Ａｌからなる。ｎ側電極３５は、基板１０にオーミック接合する電極であり、例えば、Ｔｉ／Ａｕ積層構造を有する。
紫外線ＬＥＤ３は、例えば、基板１０側から光を取り出すＬＥＤチップであり、キャンタイプのステムにＡｌを蒸着して実装される。
（実施の形態の効果）
上記第１、２の実施の形態によれば、ｎ型窒化物半導体層中の応力の発生を抑え、クラックの少ない高品質の窒化物半導体テンプレートを提供することができる。
そして、上記第３の実施の形態によれば、このような高品質の窒化物半導体テンプレートを用いることにより、高品質なＬＥＤ素子等の紫外線ＬＥＤを歩留まりよく製造することができる。
上記実施の形態に係る界面抵抗低減層１２、応力緩和層１３及びｎ型窒化物半導体層１４の構成及び形成条件と、応力緩和層１３及びｎ型窒化物半導体層１４のクラックの発生しやすさ及びｎ型窒化物半導体層１４の結晶品質との関係を評価した。以下の表１に、その評価結果を示す。
この評価に用いられた１３種類の窒化物半導体テンプレート（試料１〜１３）の基板は、いずれも（−２０１）面を主面とする直径２インチの円形のＧａ２Ｏ３基板であり、バッファ層は、いずれも厚さ２ｎｍのＡｌＮ層である。また、試料１〜１３の界面抵抗低減層、応力緩和層及びｎ型窒化物半導体層のｎ型ドーパントの濃度は、いずれも４×１０１８／ｃｍ３である。
また、試料１〜１３の界面抵抗低減層、応力緩和層及びｎ型窒化物半導体層の成長圧力は７６Ｔｏｒｒ（１００ｈｐａ）である。また、試料１〜１２のｎ型窒化物半導体層の成長レートは２．５μｍ／ｈであり、試料１３のｎ型窒化物半導体層の成長レートは１．２５μｍ／ｈである。
Figure 2017157725
表１には、試料１〜１３の、界面抵抗低減層、応力緩和層、及びｎ型窒化物半導体層の化学組成式及び厚さ、応力緩和層、及びｎ型窒化物半導体層の表面のクラック数、ｎ型窒化物半導体層の（００２）面及び（１０２）面のＸ線ロッキングカーブ（ＸＲＣ）の半値幅が示されている。
ここで、クラック数とは、クラックに直交する方向の長さ１ｃｍあたりの平均本数をいう。ｎ型窒化物半導体層の表面に発生するクラックは、面内の所定の一方向に沿って現れる。このため、クラックの方向に直行する方向に沿ってクラックの本数を数えることができる。なお、応力緩和層に生じるクラックは、Ｇａ２Ｏ３結晶の［０１０］方向から６０°ずれた３回対称の方向にそれぞれ１００本以上／ｃｍの密度で生じる。ただし、応力緩和層におけるクラックの発生は、応力緩和層の厚さを適切に設定することによりほぼ完全に防ぐことができるため、クラックの「あり、なし」で判定した。
試料１〜７は、基板とｎ型窒化物半導体層の間に電圧を印加しても十分に電流が流れず、紫外線ＬＥＤ等のデバイスの製造に用いるには不適切なものであった。これは、試料１〜７におけるバッファ層の直上の層であるＡｌ０．７５Ｇａ０．２５Ｎ層のＡｌ組成が大きすぎるため、基板との界面抵抗が大きくなったためと考えられる。すなわち、表１ではＡｌ０．７５Ｇａ０．２５Ｎ層は界面抵抗低減層として記載されているが、実際には界面抵抗低減層として機能しなかった。
また、試料３、４は、ｎ型窒化物半導体層に生じたクラックの本数が他の試料よりも多かった。これは、応力緩和層が薄すぎたためと考えられる。
また、試料５、６は、応力緩和層にクラックが生じていた。これは、応力緩和層が厚すぎたためと考えられる。
試料８は、基板とｎ型窒化物半導体層の間に電圧を印加しても十分に電流が流れず、これもデバイスの製造に用いるには不適切なものであった。これは、試料８が応力緩和層として有するＡｌ０．７５Ｇａ０．２５Ｎ層のＡｌ組成が大きいため、応力緩和層が高抵抗化されたことによると考えられる。
試料９〜１３は、界面抵抗低減層、応力緩和層、及びｎ型窒化物半導体層の化学組成式及び厚さが、第１の実施の形態に記載された条件を満たしており、電流−電圧特性、及び応力緩和層及びｎ型窒化物半導体層の表面のクラック数に問題はなかった。
図５（ａ）、（ｂ）は、試料１のｎ型窒化物半導体層の（００２）面及び（１０２）面のＸ線ロッキングカーブを示す。図６（ａ）、（ｂ）は、試料１１のｎ型窒化物半導体層の（００２）面及び（１０２）面のＸ線ロッキングカーブを示す。図７（ａ）、（ｂ）は、試料１３のｎ型窒化物半導体層の（００２）面及び（１０２）面のＸ線ロッキングカーブを示す。
図５（ａ）、（ｂ）と図６（ａ）、（ｂ）を比較すると、試料１１のｎ型窒化物半導体層のＸ線ロッキングカーブの半値幅の方が、試料１のそれよりも小さい。これは、ｎ型窒化物半導体層を三次元成長層と二次元成長層で構成することにより、結晶品質が向上したことによると考えられる。
また、図６（ａ）、（ｂ）と図７（ａ）、（ｂ）を比較すると、試料１３のｎ型窒化物半導体層のＸ線ロッキングカーブの半値幅の方が、試料１１のそれよりも小さい。これは、ｎ型窒化物半導体層の成長レートを半分にすることにより、結晶品質が向上したことによると考えられる。
上記実施の形態に係る窒化物半導体層のＡｌ組成とポテンシャルバリアとの関係を評価した。
この評価においては、バッファ層と応力緩和層の間に濃度４×１０１８／ｃｍ３のＳｉがドープされた厚さ５０ｎｍのＡｌ０．３Ｇａ０．７Ｎ界面抵抗低減層を用いた試料と用いない試料の２種類の試料を作製して検証した。また、この評価においては、濃度３×１０１８／ｃｍ３のＳｎがドープされた（−２０１）面を主面とするＧａ２Ｏ３基板と、バッファ層としての厚さ２ｎｍのＡｌＮ層と、応力緩和層としての濃度４×１０１８／ｃｍ３のＳｉがドープされた厚さ１５０ｎｍのＡｌ０．６Ｇａ０．４Ｎ層と、濃度４×１０１８／ｃｍ３のＳｉがドープされた厚さ１μｍのＡｌ０．４Ｇａ０．６Ｎ層とを用いた。これら２つの試料に対して、Ａｌ０．４Ｇａ０．６Ｎ層にＴｉＡｌの電極を、Ｇａ２Ｏ３基板にはＴｉＡｕの電極を、それぞれ直径３００μｍの円形に形成し、電極アロイをした後、電圧を印加して電圧−電流特性を測定した。
図８（ａ）は、Ａｌ０．３Ｇａ０．７Ｎ界面抵抗低減層を用いない場合の電流密度−電圧特性を示す。図８（ｂ）は、Ａｌ０．３Ｇａ０．７Ｎ界面抵抗低減層を用いた場合の電流密度−電圧を示す。
図８（ａ）と図８（ｂ）を比較すると、Ａｌ０．３Ｇａ０．７Ｎ界面抵抗低減層を用いない場合の方が、電流が流れ始める正側の電圧と負側の電圧の差（オフセットと呼ぶ）が大きい。これは、バッファ層の直上の層であるＡｌ０．６Ｇａ０．４Ｎ層のＡｌ組成が大きすぎたために基板との界面抵抗が大きくなったためと考えられる。このことから、上記実施の形態の界面抵抗低減層としてＡｌ０．６Ｇａ０．４Ｎ層を用いることは不適切であることがわかる。一方で、Ａｌ０．３Ｇａ０．７Ｎ界面抵抗低減層を用いた場合は、基板との界面抵抗を十分に低減することができた。
以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１、２…窒化物半導体テンプレート、 ３…紫外線ＬＥＤ、 １０…基板、 １１…バッファ層、 １２…界面抵抗低減層、 １３…応力緩和層、 １３ａ…第１の層、 １３ｂ…第２の層、 １４…ｎ型窒化物半導体層、 １４ａ…三次元成長層、 １４ｂ…二次元成長層

Claims (10)

  1. Ｇａ２Ｏ３を主成分とする基板と、
    前記基板上に形成された、ＡｌＮを主成分とするバッファ層と、
    前記バッファ層上に形成された、ＡｌｘＧａ１−ｘＮ（０．１≦ｘ≦０．４）を主成分とする界面抵抗低減層と、
    前記界面抵抗低減層上に形成された、ＡｌｙＧａ１−ｙＮ（０．５＜ｙ≦０．６）を主成分とする応力緩和層と、
    前記応力緩和層上に形成された、ＡｌｚＧａ１−ｚＮ（０．２≦ｚ≦０．５）を主成分とするｎ型窒化物半導体層と、
    を有する窒化物半導体テンプレート。
  2. 前記応力緩和層が前記ｙの値が異なる複数の層から構成され、前記複数の層のうちの最上層の前記ｙの値が最も低く、最下層の前記ｙの値が最も高い、
    請求項１に記載の窒化物半導体テンプレート。
  3. 前記応力緩和層の厚さが１５０ｎｍ以上３００ｎｍ以下である、
    請求項１又は２に記載の窒化物半導体テンプレート。
  4. 前記ｎ型窒化物半導体層が、結晶の三次元成長により形成された三次元成長層と、結晶の二次元成長により形成された、前記三次元成長層上の二次元成長層とを含む、
    請求項１〜３のいずれか１項に記載の窒化物半導体テンプレート。
  5. 前記応力緩和層の表面にクラックを有しない、
    請求項１〜４のいずれか１項に記載の窒化物半導体テンプレート。
  6. 前記ｎ型窒化物半導体層の表面にクラックを有しない、又は前記クラックに直交する方向の長さ１ｃｍあたりの平均本数が２本未満である、
    請求項１〜５のいずれか１項に記載の窒化物半導体テンプレート。
  7. 請求項１〜６のいずれか１項に記載の窒化物半導体テンプレートを含む、紫外線ＬＥＤ。
  8. Ｇａ２Ｏ３を主成分とする基板上に、ＡｌＮを主成分とするバッファ層を形成する工程と、
    前記バッファ層上に、ＡｌｘＧａ１−ｘＮ（０．１≦ｘ≦０．４）を主成分とする結晶を成長させて界面抵抗低減層を形成する工程と、
    前記界面抵抗低減層上に、ＡｌｙＧａ１−ｙＮ（ｘ＜ｙ、０．５＜ｙ≦０．６）を主成分とする結晶を二次元成長させて応力緩和層を形成する工程と、
    前記応力緩和層上に、ＡｌｚＧａ１−ｚＮ（０．２≦ｚ≦０．５）を主成分とする結晶を成長させてｎ型窒化物半導体層を形成する工程と、
    を含む窒化物半導体テンプレートの製造方法。
  9. 前記応力緩和層が前記ｙの値が異なる複数の層から構成され、前記複数の層のうちの最上層の前記ｙの値が最も低く、最下層の前記ｙの値が最も高い、
    請求項８に記載の窒化物半導体テンプレートの製造方法。
  10. 前記ｎ型窒化物半導体層が、結晶の三次元成長により形成された三次元成長層と、前記三次元成長層上に結晶の二次元成長により形成された二次元成長層とを含む、
    請求項９に記載の窒化物半導体テンプレートの製造方法。
JP2016040531A 2016-03-02 2016-03-02 窒化物半導体テンプレート及びその製造方法、並びに紫外線ｌｅｄ Pending JP2017157725A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016040531A JP2017157725A (ja) 2016-03-02 2016-03-02 窒化物半導体テンプレート及びその製造方法、並びに紫外線ｌｅｄ
PCT/JP2017/005162 WO2017150161A1 (ja) 2016-03-02 2017-02-13 窒化物半導体テンプレート及びその製造方法、並びに紫外線ｌｅｄ
TW106104838A TW201801345A (zh) 2016-03-02 2017-02-15 氮化物半導體模板及其製造方法、以及紫外線發光二極體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016040531A JP2017157725A (ja) 2016-03-02 2016-03-02 窒化物半導体テンプレート及びその製造方法、並びに紫外線ｌｅｄ

Publications (1)

Publication Number Publication Date
JP2017157725A true JP2017157725A (ja) 2017-09-07

Family

ID=59743833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016040531A Pending JP2017157725A (ja) 2016-03-02 2016-03-02 窒化物半導体テンプレート及びその製造方法、並びに紫外線ｌｅｄ

Country Status (3)

Country Link
JP (1) JP2017157725A (ja)
TW (1) TW201801345A (ja)
WO (1) WO2017150161A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808320A (zh) * 2019-11-12 2020-02-18 清华大学 深紫外led结构及其制作方法
US10731274B2 (en) * 2016-06-24 2020-08-04 Stanley Electric Co., Ltd. Group III nitride laminate and vertical semiconductor device having the laminate
WO2022202747A1 (ja) 2021-03-24 2022-09-29 アダマンド並木精密宝石株式会社 Ｇａ２Ｏ３系単結晶基板並びにＧａ２Ｏ３系単結晶基板の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111369759A (zh) * 2019-12-31 2020-07-03 浙江万芯集成科技有限公司 一种基于光电型薄膜芯片的电气火灾监测系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234902A (ja) * 2006-03-01 2007-09-13 Toyoda Gosei Co Ltd 発光素子およびその製造方法
KR20140030180A (ko) * 2011-04-08 2014-03-11 가부시키가이샤 다무라 세이사쿠쇼 반도체 적층체 및 그 제조 방법과 반도체 소자
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10731274B2 (en) * 2016-06-24 2020-08-04 Stanley Electric Co., Ltd. Group III nitride laminate and vertical semiconductor device having the laminate
CN110808320A (zh) * 2019-11-12 2020-02-18 清华大学 深紫外led结构及其制作方法
WO2022202747A1 (ja) 2021-03-24 2022-09-29 アダマンド並木精密宝石株式会社 Ｇａ２Ｏ３系単結晶基板並びにＧａ２Ｏ３系単結晶基板の製造方法

Also Published As

Publication number Publication date
WO2017150161A1 (ja) 2017-09-08
TW201801345A (zh) 2018-01-01

Similar Documents

Publication Publication Date Title
JP5468709B2 (ja) 窒化物半導体発光素子、光源及びその製造方法
JP5995302B2 (ja) 窒化物半導体発光素子の製造方法
JP5596222B2 (ja) 半導体積層体及びその製造方法、並びに半導体素子
JP2013026321A (ja) 窒化物系半導体層を含むエピタキシャルウエハ
JP5874495B2 (ja) Ｇａを含むＩＩＩ族窒化物半導体の製造方法
US8692287B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP2009158804A (ja) 半導体材料、半導体材料の製造方法及び半導体素子
JP2012151472A (ja) メタモルフィック基板システム、メタモルフィック基板システムの形成方法、および、第３族窒化物の半導体素子
WO2017150161A1 (ja) 窒化物半導体テンプレート及びその製造方法、並びに紫外線ｌｅｄ
TW201511257A (zh) 半導體基板及半導體基板之製造方法
TW201213239A (en) Light emitting element and method of manufacturing a semiconductor substrate
WO2011024385A1 (ja) 窒化ガリウム系化合物半導体発光素子
JP2013222746A (ja) 紫外発光素子およびその製造方法
JPWO2011058682A1 (ja) 窒化ガリウム系化合物半導体発光素子
JP2010225881A (ja) Ｉｉｉ族窒化物半導体の製造方法
JP4424680B2 (ja) ３族窒化物半導体の積層構造、及びその製造方法、並びに、半導体発光素子、及びその製造方法
JP5911727B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP6652042B2 (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハの製造方法
JP6721816B2 (ja) 窒化物半導体テンプレート及び紫外線ｌｅｄ
JP5865271B2 (ja) 結晶積層構造体及び発光素子
JP5460751B2 (ja) 半導体装置
JP4720519B2 (ja) ｐ型窒化物半導体の製造方法
JP7424841B2 (ja) 窒化物半導体積層構造、窒化物半導体発光素子および窒化物半導体積層構造の製造方法
JP2016082200A (ja) 結晶積層構造体及びその製造方法、並びに半導体素子
JP2014039034A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160311

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200721