JP5865271B2 - 結晶積層構造体及び発光素子 - Google Patents

結晶積層構造体及び発光素子 Download PDF

Info

Publication number
JP5865271B2
JP5865271B2 JP2013003941A JP2013003941A JP5865271B2 JP 5865271 B2 JP5865271 B2 JP 5865271B2 JP 2013003941 A JP2013003941 A JP 2013003941A JP 2013003941 A JP2013003941 A JP 2013003941A JP 5865271 B2 JP5865271 B2 JP 5865271B2
Authority
JP
Japan
Prior art keywords
layer
substrate
crystal
nitride semiconductor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013003941A
Other languages
English (en)
Other versions
JP2014135450A (ja
Inventor
嘉克 森島
嘉克 森島
慎九郎 佐藤
慎九郎 佐藤
後藤　健
健 後藤
飯塚　和幸
和幸 飯塚
倉又　朗人
朗人 倉又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Koha Co Ltd
Original Assignee
Tamura Corp
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013003941A priority Critical patent/JP5865271B2/ja
Application filed by Tamura Corp, Koha Co Ltd filed Critical Tamura Corp
Priority to KR1020157021449A priority patent/KR20150104199A/ko
Priority to US14/759,178 priority patent/US20150364646A1/en
Priority to EP13870949.8A priority patent/EP2945187A4/en
Priority to PCT/JP2013/084683 priority patent/WO2014109233A1/ja
Priority to CN201380068787.9A priority patent/CN104885195B/zh
Priority to TW103101008A priority patent/TW201434174A/zh
Publication of JP2014135450A publication Critical patent/JP2014135450A/ja
Application granted granted Critical
Publication of JP5865271B2 publication Critical patent/JP5865271B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Description

本発明は、結晶積層構造体及び発光素子に関する。
従来の発光素子として、透光性基板の凹凸パターンが形成された面の上に結晶膜を成長させることにより形成されるものが知られている（例えば、特許文献１参照）。特許文献１においては、サファイア基板の凹凸パターンが形成された面上にＧａＮ系半導体層を成長させる。
特許文献１のサファイア基板の凹凸パターンは、サファイア基板とＧａＮ系半導体層との界面における、サファイア基板とＧａＮ系半導体層との屈折率の違いに起因するＧａＮ系半導体層中の発光層から発せられた光の反射を抑える機能を有する。このような反射を抑えることにより、発光層による反射光の吸収や、反射光の多重反射による減衰を低減し、発光素子の光取出効率を向上させることができる。
特許第３５９５２７７号公報
本発明の目的は、光出力が高い発光素子を実現することのできる、Ｇａ２Ｏ３基板と窒化物半導体層とを有する結晶積層構造体、及びその結晶積層構造体を含む発光素子を提供することにある。
本発明の一態様は、前記目的を達成するために、［１］〜［４］の結晶の積層構造体を提供する。
［１］（１０１）、（−２０１）、及び（１００）の１つを主面とするＧａ２Ｏ３基板と、前記Ｇａ２Ｏ３基板上に、前記Ｇａ２Ｏ３基板と接触し、かつその上面を部分的に覆うように形成された、前記Ｇａ２Ｏ３基板との屈折率の差が０．１５以下である誘電体層と、前記Ｇａ２Ｏ３基板上に前記誘電体層を介して形成され、前記誘電体層に接触し、かつ前記Ｇａ２Ｏ３基板の上面の前記誘電体層に覆われていない部分に接触する窒化物半導体層と、を有し、前記誘電体層に覆われていない部分の前記Ｇａ ２ Ｏ ３ 基板と接触する前記窒化物半導体層は、前記Ｇａ ２ Ｏ ３ 基板とオーミック接合する結晶積層構造体。
［２］前記誘電体層がＳｉＮを主成分とするＳｉＮ層である、前記［１］に記載の結晶積層構造体。
［３］前記窒化物半導体層がＧａＮ層である、前記［１］又は［２］に記載の結晶積層構造体。
［４］前記誘電体層の厚さが０．５μｍ以上である、前記［１］〜［３］のいずれか１項に記載の結晶積層構造体。
また、本発明の他の形態は、上記目的を達成するために、［５］の発光素子を提供する。
［５］前記［１］〜［４］のいずれか１項に記載の結晶積層構造体を含み、前記Ｇａ ２ Ｏ ３ 基板及び前記窒化物半導体層に通電する発光素子。
本発明によれば、光出力が高い発光素子を実現することのできる、Ｇａ２Ｏ３基板と窒化物半導体層とを有する結晶積層構造体、及びその結晶積層構造体を含む発光素子を提供することができる。
図１は、第１の実施の形態に係る結晶積層構造体の垂直断面図である。 図２（ａ）〜（ｄ）は、第１の実施の形態に係る結晶積層構造体の製造工程を表す垂直断面図である。 図３（ａ）は、第１の実施の形態に係る結晶積層構造体の窒化物半導体層形成前のＳＥＭ写真であり、図３（ｂ）、（ｃ）は、窒化物半導体層形成後のＳＥＭ写真である。 図４（ａ）は、比較例に係る結晶積層構造体の窒化物半導体層形成前のＳＥＭ写真であり、図４（ｂ）、（ｃ）は、窒化物半導体層形成後のＳＥＭ写真である。 図５は、第１の実施の形態及び比較例に係る結晶積層構造体の窒化物半導体層のＸ線ロッキングカーブの半値幅を示すグラフである。 図６は、第１の実施の形態及び比較例に係る結晶積層構造体の誘電体層がＳｉＮ層である場合の縦方向の電流−電圧特性を示すグラフである。 図７は、電流−電圧特性の測定のための電極を接続した結晶積層構造体の垂直断面図である。 図８は、第２の実施の形態に係る発光素子の垂直断面図である。 図９は、第２の実施の形態及び比較例に係る発光素子の誘電体層がＳｉＮ層である場合の縦方向の電流−電圧特性を示すグラフである。 図１０は、第２の実施の形態及び比較例に係る発光素子の光出力特性を示すグラフである。 図１１は、光学シミュレーションにより求めた誘電体層の材料と発光素子の光取出効率の関係の一例を表すグラフである。
Ｇａ２Ｏ３基板と窒化物半導体層とを有する結晶積層構造体を形成する場合、Ｇａ２Ｏ３基板と窒化物半導体層との界面におけるＧａ２Ｏ３基板と窒化物半導体層の屈折率の違いによる光の反射を低減するためには、Ｇａ２Ｏ３基板の凹凸パターンが形成された面上に窒化物半導体結晶を成長させる方法が考えられる。
しかしながら、本発明者等は、Ｇａ２Ｏ３基板の凹凸パターンが形成された面上に窒化物半導体結晶を成長させた場合、結晶品質の高い窒化物半導体層が得られないという知見を得た。この理由の一つとして、品質の高い窒化物半導体結晶を成長させることのできるＧａ２Ｏ３結晶の結晶面が限られていることが考えられる。Ｇａ２Ｏ３基板の上面に凹凸パターンを形成すると、品質の高い窒化物半導体結晶の成長の下地に適さない結晶面を含む様々な結晶面が現れるため、結晶品質の高い窒化物半導体層が得られない。
そこで、この様な問題を回避するため、本発明者等は、鋭意研究の結果、下記実施の形態を一例とするような発明に至ったものである。
〔第１の実施の形態〕
（結晶積層構造体の構造）
図１は、第１の実施の形態に係る結晶積層構造体の垂直断面図である。結晶積層構造体１は、Ｇａ２Ｏ３基板２と、Ｇａ２Ｏ３基板２上の誘電体層３と、誘電体層３上の窒化物半導体層４を含む。
Ｇａ２Ｏ３基板２は、β−Ｇａ２Ｏ３単結晶からなる。Ｇａ２Ｏ３基板２の上面は、凹凸のない平坦な面であり、品質の高い窒化物半導体結晶の成長の下地となることのできる、（１０１）、（−２０１）、（１００）等の面方位を有する面である。Ｇａ２Ｏ３基板２の屈折率は、およそ１．９である。
誘電体層３は、ＳｉＮを主成分とするＳｉＮ層やＨｆＯ２を主成分とするＨｆＯ２層等の、Ｇａ２Ｏ３基板２との屈折率の差が０．１５以下である誘電体層である。例えば、Ｇａ２Ｏ３基板２の屈折率が１．９である場合は、誘電体層３の屈折率は１．７５以上かつ２．０５以下である。
誘電体層３は、Ｇａ２Ｏ３基板２上に、Ｇａ２Ｏ３基板２の上面を部分的に覆うように形成される。誘電体層３のパターン形状は限定されず、例えば、ドットパターン、ホールパターン、ラインアンドスペースパターンである。
誘電体層３の屈折率はＧａ２Ｏ３基板２の屈折率に近いため、Ｇａ２Ｏ３基板２と誘電体層３の界面の反射率が小さい。誘電体層３がＳｉＮ層である場合は、Ｏ等のＳｉ、Ｎ以外の元素を含んでもよいが、誘電体層３の屈折率とＧａ２Ｏ３基板２の屈折率の差をより小さくするためには、ほぼＳｉＮのみからなることが好ましい。
また、誘電体層３からＧａ２Ｏ３基板２へ向かう光の全反射を防ぐために、誘電体層３の屈折率は、Ｇａ２Ｏ３基板２の屈折率以下であることが好ましい。
誘電体層３の成膜温度等の形成条件を制御することにより、誘電体層３の屈折率を調整して、誘電体層３の屈折率とＧａ２Ｏ３基板２の屈折率の差をより小さくすることができる。
なお、例えば、誘電体層３の代わりにＧａ２Ｏ３基板２との屈折率の差が大きいＳｉＯ２層を形成した場合、ＳｉＯ２層とＧａ２Ｏ３基板２の界面の反射率が大きく、Ｇａ２Ｏ３基板２と窒化物半導体層４の間の光透過率が低くなる。ＳｉＯ２層の屈折率はおよそ１．５〜１．６であり、Ｇａ２Ｏ３基板２の屈折率との差が０．３以上である。
窒化物半導体層４は、窒化物半導体結晶、すなわちＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる。特に、窒化物半導体層４がＧａＮ結晶（ｙ＝１、ｘ＝ｚ＝０）からなるＧａＮ層である場合、本実施の形態の結晶積層構造体１の構成において、窒化物半導体層４の結晶品質を高くすることができる。
窒化物半導体層４は、異なる窒化物半導体結晶からなる複数の層を積層した多層構造を有してもよい。例えば、結晶積層構造体１を用いて発光素子を形成する場合、発光層及びそれを挟むクラッド層等を窒化物半導体層４により構成することができる。
なお、Ｇａ２Ｏ３基板２及び窒化物半導体層４は、Ｓｉ等の導電型不純物を含んでもよい。
窒化物半導体層４は、Ｇａ２Ｏ３基板２の上面を下地とするエピタキシャル結晶成長により形成されるため、誘電体層３がＧａ２Ｏ３基板２の上面を完全に覆うことはない。窒化物半導体層４は、誘電体層３、及びＧａ２Ｏ３基板２の上面の誘電体層３に覆われていない部分に接触する。
窒化物半導体層４を構成する窒化物半導体結晶は、Ｇａ２Ｏ３基板２の上面の誘電体層３に覆われていない領域から成長し、誘電体層３からは成長しない。このように、窒化物半導体層４は窒化物半導体結晶の選択成長により形成されるため、窒化物半導体層４中の転位密度が低減され、結晶品質が向上する。なお、このような選択成長を用いた結晶成長方法はＥＬＯ（Epitaxial Lateral Overgrowth）などと呼ばれる。
窒化物半導体層４から誘電体層３に入射する光の波長によって、透過率を向上させるための誘電体層３の厚さが決定される。誘電体層３の厚さはこの波長よりも大きいことが望ましい。例えば、誘電体層３がＳｉＮ層である結晶積層構造体１を用いて、発光波長が４００ｎｍ程度である発光層が窒化物半導体層４に含まれる発光素子を形成する場合、誘電体層３の厚さが０．５μｍ以上であることが好ましい。
結晶積層構造体１においては、窒化物半導体層４と誘電体層３の間では、誘電体層３の凹凸形状のため光が透過しやすい。また、誘電体層３とＧａ２Ｏ３基板２との間では、誘電体層３とＧａ２Ｏ３基板２の屈折率の差が小さいため光が透過しやすい。このため、結晶積層構造体１における窒化物半導体層４とＧａ２Ｏ３基板２の間の光の透過率が高い。
（結晶積層構造体の製造方法）
以下に、本実施の形態の結晶積層構造体の製造工程の一例として、誘電体層３がＳｉＮ層である場合の製造工程の例について説明する。
図２（ａ）〜（ｄ）は、第１の実施の形態に係る結晶積層構造体の製造工程を表す垂直断面図である。
まず、ＣＭＰ（Chemical Mechanical Polishing）処理されたＧａ２Ｏ３基板２に有機洗浄、ＳＰＭ（Sulfuric acid/ hydrogen peroxide mixture）洗浄、及びＨＦ液による洗浄を施す。
次に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置のチャンバー内にＧａ２Ｏ３基板２を搬送する。
次に、図２（ａ）に示されるように、Ｇａ２Ｏ３基板２上に膜状の誘電体層３を形成する。この膜状の誘電体層３は、チャンバー内の温度を３００〜３５０℃に保持した状態で、Ｓｉの原料としてのＳｉＨ４、Ｎの原料としてのＮＨ３ガス、及び雰囲気ガスとしてのＮ２ガスをチャンバー内に供給して、ＳｉＮをＧａ２Ｏ３基板２上に体積させることにより形成される。この段階では、誘電体層３はほぼ均一の１μｍ程度の厚さを有する膜である。なお、それぞれの元素の原料は上記のものに限られない。
次に、図２（ｂ）に示されるように、誘電体層３上にレジストパターン５を形成する。レジストパターン５のパターン形状は、例えば、ドットの直径が２μｍ、ピッチが３μｍのドットパターンである。また、ホールパターン、ラインアンドスペースパターン等の他のパターンであってもよい。レジストパターン５は、例えば、フォトリソグラフィにより形成される。
次に、図２（ｃ）に示されるように、レジストパターン５をマスクとして誘電体層３にＢＨＦ（バッファドフッ酸）によりエッチングを施し、レジストパターン５のパターンを誘電体層３に転写する。
次に、図２（ｄ）に示されるように、残ったレジストパターン５を除去する。その後、Ｎの原料としてのＮＨ３ガス、Ｇａの原料としてのトリメチルガリウム（ＴＭＧ）ガス、Ａｌの原料としてのトリメチルアルミニウム（ＴＭＡ）ガス、及びＩｎの原料としてのトリメチルインジウム（ＴＭＩ）ガスをチャンバー内に供給して、窒化物半導体結晶であるＡｌｘＧａｙＩｎｚＮ結晶をＧａ２Ｏ３基板２上に選択成長させ、窒化物半導体層４を形成する。これにより、結晶積層構造体１が得られる。
以下に、窒化物半導体層４がＡｌＧａＩｎＮ系結晶からなるバッファ層とその上のＧａＮ層からなる場合の具体的な製造方法の例を示す。まず、有機洗浄及びＳＰＭ洗浄によりＧａ２Ｏ３基板２及び誘電体層３からなる構造体の表面を清浄化し、ＭＯＣＶＤ装置に投入する。次に、Ｎの原料としてＮＨ３、Ｇａの原料としてトリメチルガリウム（ＴＭＧ）、Ａｌの原料としてトリメチルアルミニウム（ＴＭＡ）、Ｉｎの原料としてトリメチルインジウム（ＴＭＩ）、ｎ型不純物としてＳｉを用いて、基板表面の温度を５００℃付近に保持して、低温ＡｌＧａＮバッファ層を形成する。その後、基板表面の温度を１０００℃付近にまで上昇させて初期ｎ−ＧａＮ核の形成を行い、そのまま２μｍほど成長させる。そして基板表面を１１００℃付近まで上昇させて、厚さ２μｍのｎ−ＧａＮ層を形成し、窒化物半導体層４を得る。
（結晶積層構造体の特性）
図３（ａ）は、第１の実施の形態に係る結晶積層構造体の窒化物半導体層形成前のＳＥＭ（Scanning Electron Microscope）写真であり、図３（ｂ）、（ｃ）は、窒化物半導体層形成後のＳＥＭ写真である。
図３（ａ）はＧａ２Ｏ３基板２と誘電体層３としてのＳｉＮ層を示しており、図３（ｂ）、（ｃ）は窒化物半導体層４としての上面の面方位が（００２）であるＧａＮ層を示している。
図４（ａ）は、比較例に係る結晶積層構造体の窒化物半導体層形成前のＳＥＭ写真であり、図４（ｂ）、（ｃ）は、窒化物半導体層形成後のＳＥＭ写真である。
図４に示される比較例に係る結晶積層構造体は、誘電体層３が形成される代わりに、Ｇａ２Ｏ３基板２の上面が凹凸加工されている。図４（ａ）は上面が凹凸加工されたＧａ２Ｏ３基板２を示しており、図４（ｂ）、（ｃ）は本実施の形態の窒化物半導体層４に対応する上面の面方位が（００２）であるＧａＮ層を示している。
図３（ａ）及び図４（ａ）は、Ｇａ２Ｏ３基板２の上面を斜め上方から写した写真である。図３（ａ）の円錐台形状の物体は、誘電体層３を構成するドットパターンに形成されたＳｉＮである。図４（ａ）の円錐台形状の物体は、ドットパターンに加工されたＧａ２Ｏ３基板２の上面の凸部分である。
図３（ｂ）、（ｃ）は、本実施の形態に係る窒化物半導体層４の上面が平坦であり、窒化物半導体層４の結晶品質が高いことを示している。一方、図４（ｂ）、（ｃ）に示される色の濃い部分は結晶の異常成長した部分であり、比較例の窒化物半導体層の結晶品質が悪いことがわかる。この結果は、Ｇａ２Ｏ３基板２の上面に凹凸パターンを形成するよりも、Ｇａ２Ｏ３基板２の平坦な上面上に誘電体層３を形成した方が、異常成長することなく結晶品質の高い窒化物半導体層が得られることを表している。
図５は、第１の実施の形態及び比較例に係る結晶積層構造体の窒化物半導体層のＸ線ロッキングカーブの半値幅を示すグラフである。
図５に示される比較例に係る結晶積層構造体は、第１の実施の形態に係る結晶積層構造体１と異なり、誘電体層３を含まず、Ｇａ２Ｏ３基板２と窒化物半導体層のみから構成される。
図５に係る測定に用いられた第１の実施の形態の誘電体層３はＳｉＮ層である。また、第１の実施の形態の窒化物半導体層４、比較例の窒化物半導体層は、いずれも、ＧａＮ結晶からなり、上面の面方位が（００２）である。
図５の左側の「誘電体層あり」が第１の実施の形態に係る結晶積層構造体１の測定値であり、右側の「誘電体層なし」が比較例に係る結晶積層構造体の測定値である。
図５には、（００２）面、および（００２）面に垂直な（１０１）面のＸ線ロッキングカーブの半値幅がそれぞれマーク“□”、“◇”で示されている。（００２）面のＸ線ロッキングカーブの半値幅は、窒化物半導体層の上面に平行な面の配向を評価し、（１０１）面のＸ線ロッキングカーブの半値幅は、窒化物半導体層の上面に垂直な面の配向を評価することができる。
図５に示されるように、（００２）面のＸ線ロッキングカーブの半値幅、（１０１）面のＸ線ロッキングカーブの半値幅ともに、誘電体層３を有さない比較例に係る結晶積層構造体よりも誘電体層３を有する第１の実施の形態に係る結晶積層構造体１において狭くなり、とくに（１０１）面においては顕著である。この結果は、誘電体層３を設けることにより、窒化物半導体層の結晶品質が向上することを表している。
図６は、第１の実施の形態及び比較例に係る結晶積層構造体の誘電体層がＳｉＮ層である場合の縦方向（垂直方向）の電流−電圧特性を示すグラフである。図６の横軸は電圧（Ｖ）、縦軸は電流密度（Ａ／ｃｍ２）を示す。
図６に係る測定に用いられた第１の実施の形態の誘電体層３はＳｉＮ層である。誘電体層３がＳｉＮ層である場合に、特に優れた結晶積層構造体１の縦方向（垂直方向）の電流−電圧特性が得られることが確認されている。
図６に示される比較例に係る結晶積層構造体は、第１の実施の形態に係る結晶積層構造体１と異なり、ＳｉＮ層である誘電体層３を含まず、Ｇａ２Ｏ３基板と窒化物半導体層のみから構成される。また、第１の実施の形態の窒化物半導体層４、比較例の窒化物半導体層は、いずれも、ＧａＮ結晶からなり、上面の面方位が（００２）である。
図６の「ＳｉＮ層あり」が第１の実施の形態に係る結晶積層構造体１の測定値であり、「ＳｉＮ層なし」が比較例に係る結晶積層構造体の測定値である。
図６に示される電流−電圧特性は、Ｇａ２Ｏ３基板と窒化物半導体層の表面にそれぞれ電極を接続し、結晶積層構造体の縦方向に電圧を印加して測定した。図７に、結晶積層構造体１のＧａ２Ｏ３基板２と窒化物半導体層４に電極を接続した様子を示す。Ｇａ２Ｏ３基板２と窒化物半導体層４に、それぞれ電極６ａ、６ｂを接続した。比較例に係る結晶積層構造体へも、同様に電極を接続した。
図６は、ＳｉＮ層である誘電体層３を有さない比較例に係る結晶積層構造体においては、Ｇａ２Ｏ３基板２と窒化物半導体層との界面に電位障壁が存在し、一方、ＳｉＮ層である誘電体層３を有する第１の実施の形態に係る結晶積層構造体１においては、Ｇａ２Ｏ３基板２と窒化物半導体層４との界面に電位障壁が存在せず、Ｇａ２Ｏ３基板２と窒化物半導体層４とがオーミック接合していることを示している。この結果は、ＳｉＮ層である誘電体層３を設けることにより、結晶積層構造体１の縦方向の電気抵抗が低減することを示している。
上記の図３、図５、図６の写真又は測定に用いられた第１の実施の形態に係るＳｉＮ層である誘電体層３は、プラズマＣＶＤ装置（ＰＤ−２２０／サムコ（株）製）により、ＳｉＨ４ガス、ＮＨ３ガス、Ｎ２ガスをプロセスガスとして用いて、３００℃の成膜温度で形成され、屈折率は１．８９であった。
（第１の実施の形態の効果）
第１の実施の形態によれば、誘電体層３が形成されたＧａ２Ｏ３基板２の上面上に窒化物半導体層４を形成することにより、窒化物半導体層４とＧａ２Ｏ３基板２の間の光の透過率を向上させることができる。また、窒化物半導体層４の結晶品質を向上させ、特に誘電体層３がＳｉＮ層である場合は、Ｇａ２Ｏ３基板２と窒化物半導体層４をオーミック接合させることができる。また、窒化物半導体層４がＧａＮ層である場合は、本実施の形態により結晶品質を向上させることができる。
〔第２の実施の形態〕
（発光素子の構造）
第２の実施の形態は、第１の実施の形態の結晶積層構造体１を含む発光素子についての形態である。以下に、その発光素子の一例について説明する。
図８は、第２の実施の形態に係る発光素子の垂直断面図である。発光素子１００は、Ｇａ２Ｏ３基板１２と、Ｇａ２Ｏ３基板１２上の誘電体層１３と、誘電体層１３上のｎ型クラッド層１４と、ｎ型クラッド層１４上の発光層１５と、発光層１５上のｐ型クラッド層１６と、ｐ型クラッド層１６上のコンタクト層１７と、コンタクト層１７上のｐ型電極１８と、Ｇａ２Ｏ３基板１２の誘電体層１３と反対側の面上のｎ型電極１９とを有するＬＥＤ素子である。
Ｇａ２Ｏ３基板１２及び誘電体層１３は、それぞれ第１の実施の形態のＧａ２Ｏ３基板２、誘電体層３に相当する。また、ｎ型クラッド層１４が窒化物半導体結晶からなるため、少なくともｎ型クラッド層１４が第１の実施の形態の窒化物半導体層４に相当する。ｎ型クラッド層１４上の層が窒化物半導体結晶からなる場合は、ｎ型クラッド層１４及びその上の窒化物半導体結晶からなる層が窒化物半導体層４に相当する。例えば、ｎ型クラッド層１４、発光層１５、ｐ型クラッド層１６、及びコンタクト層１７が窒化物半導体結晶からなる場合は、これら全てが窒化物半導体層４に相当する。
発光素子１００は、垂直駆動型の発光素子であり、動作時にＧａ２Ｏ３基板１２及び窒化物半導体層４に相当する上記の層に通電する。
発光素子１００は、第１の実施の形態に係る結晶積層構造体１を用いて形成されるため、Ｇａ２Ｏ３基板２に相当するＧａ２Ｏ３基板１２と窒化物半導体層４に相当するｎ型クラッド層１４を含む層との間の光の透過率が高い。このため、発光素子１００がＧａ２Ｏ３基板１２側から光を取り出すフェイスダウン型の発光素子である場合、発光層１５から発せられてＧａ２Ｏ３基板１２に向かう光を効率よく透過させ、高い光出力を得ることができる。
また、発光素子１００がコンタクト層１７側から光を取り出すフェイスアップ型の発光素子である場合、発光層１５から発せられてＧａ２Ｏ３基板１２に向かう光がｎ型クラッド層１４とＧａ２Ｏ３基板１２との界面で反射し、発光層１５等に吸収されることを抑制できる。これにより、高い光出力を得ることができる。
（発光素子の特性）
以下に、本実施の形態に係る発光素子１００の電流−電圧特性、及び光出力特性を比較例に係る発光素子の特性と比較して説明する。
これらの電流−電圧特性、及び光出力特性の測定に用いた発光素子１００の具体的な構成を次に示す。
Ｇａ２Ｏ３基板１２は、厚さが４００μｍ、上面の面方位が（−２０１）のｎ型のβ−Ｇａ２Ｏ３基板である。誘電体層１３は、厚さが１μｍ、屈折率が１．８９、被覆率（Ｇａ２Ｏ３基板１２の上面の窒化物半導体層１４の直下の領域を誘電体層１３が被覆する割合）が１５％のＳｉＮ層である。ｎ型クラッド層１４は、厚さ６μｍのｎ型のＧａＮ結晶膜である。発光層１５は、厚さ２．８ｎｍのＧａＮ結晶膜と厚さ１２ｎｍのＩｎＧａＮ結晶膜とを交互に積層して形成される、７層のＧａＮ結晶膜と７層のＩｎＧａＮ結晶膜で構成される層である。ｐ型クラッド層１６は、厚さ０．２μｍのｐ型のＧａＮ結晶膜である。コンタクト層１７は、厚さ０．１５μｍのｐ型のＧａＮ結晶膜である。
比較例に係る発光素子の構成は、発光素子１００の構成から誘電体層１３を省いたものである。
図９は、第２の実施の形態及び比較例に係る誘電体層がＳｉＮ層である場合の発光素子の縦方向の電流−電圧特性を示すグラフである。図９の横軸は電圧（Ｖ）、縦軸は電流（ｍＡ）を示す。
図９に係る測定に用いられた第２の実施の形態の誘電体層１３はＳｉＮ層である。誘電体層１３がＳｉＮ層である場合に、特に優れた発光素子１００の縦方向（垂直方向）の電流−電圧特性が得られることが確認されている。
図９に示されるように、ＳｉＮ層である誘電体層１３を有する本実施の形態に係る発光素子１００の方が、ＳｉＮ層である誘電体層１３を有さない比較例に係る発光素子よりも、特定の電流を流すために必要な電圧が小さい。この結果は、ＳｉＮ層である誘電体層１３を設けることにより、発光素子の駆動電圧を低減できることを表している。
図１０は、第２の実施の形態及び比較例に係る発光素子の光出力特性を示すグラフである。図１０の横軸は発光波長（ｎｍ）、縦軸は光出力（任意単位）を示す。この測定では、発光素子１００のｐ型電極１８側をマウントに実装し、全光束測定を行った。
図１０は、誘電体層１３を有する本実施の形態に係る発光素子１００の方が、誘電体層１３を有さない比較例に係る発光素子よりも、光出力が大きいことを示している。この結果は、誘電体層１３を設けることにより、発光素子の光出力を向上できることを示している。
以上の結果は、誘電体層１３を設けることにより、窒化物半導体層４に相当するｎ型クラッド層１４、発光層１５、ｐ型クラッド層１６、及びコンタクト層１７の結晶品質が向上したこと、Ｇａ２Ｏ３基板１２とｎ型クラッド層１４との界面の反射率が低減したこと等によるものと考えられる。また、誘電体１３としてＳｉＮ層を用いているために、Ｇａ２Ｏ３基板１２とｎ型クラッド層１４がオーミック接合することも大きく寄与している。
図１１は、光学シミュレーションにより求めた誘電体層の材料と発光素子の光取出効率の関係の一例を表すグラフである。
この光学シミュレーションにおいては、Ｇａ２Ｏ３基板１２の屈折率が１．９であり、誘電体層１３に対応する誘電体層が直径２μｍ、ピッチ３μｍ、高さ１μｍのドットパターンから構成され、発光層から発せられた光をＧａ２Ｏ３基板１２側から取り出すものとした。ここで、誘電体層として、ＳｉＯ２層（ｎ＝１．４６）、ＳｉＮ層（ｎ＝１．９）、及びＺｎＯ層（ｎ＝２．２）を用いた。このうち、ＳｉＮ層のみが本実施の形態の誘電体層１３の屈折率の条件を満たす。
図１１の光取出効率は、本実施の形態の発光素子１００において、誘電体層１３の代わりに同じ形状の凹凸をＧａ２Ｏ３基板１２の表面に形成した場合の光取出効率を基準として規格化したものである。ただし、この基準となる光取出効率は、表面に凹凸が形成されたＧａ２Ｏ３基板１２上に結晶品質のよいｎ型クラッド層１４、発光層１５、ｐ型クラッド層１６、及びコンタクト層１７が形成されたと仮定した場合の理論値である。実際には、図４を用いて説明したように、表面に凹凸が形成されたＧａ２Ｏ３基板上に結晶品質のよい窒化物半導体層を形成することは困難であるため、結晶品質のよいｎ型クラッド層１４、発光層１５、ｐ型クラッド層１６、及びコンタクト層１７を得ることは困難である。
図１１は、誘電体層１３の屈折率の条件を満たすＳｉＮ層を誘電体層として用いた場合に、最も光取出効率が高くなることを示している。
また、光学シミュレーションによれば、誘電体層の屈折率が１．７５以上かつ２．０５以下であるとき、すなわちＧａ２Ｏ３基板１２との屈折率差が０．１５以下であるときに、光取出効率が基準値のおよそ９８．５％以上になることが求まる。
（第２の実施の形態の効果）
第２の実施の形態によれば、窒化物半導体層４の結晶品質が高く、Ｇａ２Ｏ３基板２と窒化物半導体層４がオーミック接合した第１の実施の形態の結晶積層構造体１を用いることにより、光出力が高く、かつ駆動電圧が低い発光素子１００を得ることができる。
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１…結晶積層構造体、 ２、１２…Ｇａ２Ｏ３基板、 ３、１３…誘電体層、 ４…窒化物半導体層、 １００…発光素子

Claims (5)

  1. （１０１）、（−２０１）、及び（１００）の１つを主面とするＧａ２Ｏ３基板と、
    前記Ｇａ２Ｏ３基板上に、前記Ｇａ２Ｏ３基板と接触し、かつその上面を部分的に覆うように形成された、前記Ｇａ２Ｏ３基板との屈折率の差が０．１５以下である誘電体層と、
    前記Ｇａ２Ｏ３基板上に前記誘電体層を介して形成され、前記誘電体層に接触し、かつ前記Ｇａ２Ｏ３基板の上面の前記誘電体層に覆われていない部分に接触する窒化物半導体層と、
    を有し、
    前記誘電体層に覆われていない部分の前記Ｇａ ２ Ｏ ３ 基板と接触する前記窒化物半導体層は、前記Ｇａ ２ Ｏ ３ 基板とオーミック接合する結晶積層構造体。
  2. 前記誘電体層がＳｉＮを主成分とするＳｉＮ層である、
    請求項１に記載の結晶積層構造体。
  3. 前記窒化物半導体層がＧａＮ層である、
    請求項１又は２に記載の結晶積層構造体。
  4. 前記誘電体層の厚さが０．５μｍ以上である、
    請求項１〜３のいずれか１項に記載の結晶積層構造体。
  5. 請求項１〜４のいずれか１項に記載の結晶積層構造体を含み、
    前記Ｇａ２Ｏ３基板及び前記窒化物半導体層に通電する発光素子。
JP2013003941A 2013-01-11 2013-01-11 結晶積層構造体及び発光素子 Active JP5865271B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013003941A JP5865271B2 (ja) 2013-01-11 2013-01-11 結晶積層構造体及び発光素子
US14/759,178 US20150364646A1 (en) 2013-01-11 2013-12-25 Crystal layered structure and light emitting element
EP13870949.8A EP2945187A4 (en) 2013-01-11 2013-12-25 CRYSTAL SHIELD STRUCTURE AND LIGHT-EMITTING ELEMENT
PCT/JP2013/084683 WO2014109233A1 (ja) 2013-01-11 2013-12-25 結晶積層構造体及び発光素子
KR1020157021449A KR20150104199A (ko) 2013-01-11 2013-12-25 결정 적층 구조체 및 발광 소자
CN201380068787.9A CN104885195B (zh) 2013-01-11 2013-12-25 晶体层叠结构体和发光元件
TW103101008A TW201434174A (zh) 2013-01-11 2014-01-10 結晶積層構造體及發光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013003941A JP5865271B2 (ja) 2013-01-11 2013-01-11 結晶積層構造体及び発光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014120320A Division JP2014187388A (ja) 2014-06-11 2014-06-11 結晶積層構造体及び発光素子

Publications (2)

Publication Number Publication Date
JP2014135450A JP2014135450A (ja) 2014-07-24
JP5865271B2 true JP5865271B2 (ja) 2016-02-17

Family

ID=51166890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013003941A Active JP5865271B2 (ja) 2013-01-11 2013-01-11 結晶積層構造体及び発光素子

Country Status (7)

Country Link
US (1) US20150364646A1 (ja)
EP (1) EP2945187A4 (ja)
JP (1) JP5865271B2 (ja)
KR (1) KR20150104199A (ja)
CN (1) CN104885195B (ja)
TW (1) TW201434174A (ja)
WO (1) WO2014109233A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143622A (ja) * 2015-02-04 2016-08-08 株式会社タムラ製作所 Ｌｅｄ照明装置、投光器及びヘッドライト
JP6811646B2 (ja) * 2017-02-28 2021-01-13 株式会社タムラ製作所 窒化物半導体テンプレート及びその製造方法
GB201705755D0 (en) * 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP6991503B2 (ja) * 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP2006253172A (ja) * 2005-03-08 2006-09-21 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP5060055B2 (ja) * 2006-02-09 2012-10-31 浜松ホトニクス株式会社 窒化化合物半導体基板及び半導体デバイス
KR101020958B1 (ko) * 2008-11-17 2011-03-09 엘지이노텍 주식회사 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
JP5529420B2 (ja) * 2009-02-09 2014-06-25 住友電気工業株式会社 エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
JPWO2012093601A1 (ja) * 2011-01-07 2014-06-09 三菱化学株式会社 エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス
WO2012137781A1 (ja) * 2011-04-08 2012-10-11 株式会社タムラ製作所 半導体積層体及びその製造方法、並びに半導体素子

Also Published As

Publication number Publication date
JP2014135450A (ja) 2014-07-24
TW201434174A (zh) 2014-09-01
KR20150104199A (ko) 2015-09-14
CN104885195B (zh) 2018-01-16
US20150364646A1 (en) 2015-12-17
EP2945187A1 (en) 2015-11-18
CN104885195A (zh) 2015-09-02
EP2945187A4 (en) 2016-08-24
WO2014109233A1 (ja) 2014-07-17

Similar Documents

Publication Publication Date Title
JP4307113B2 (ja) 半導体発光素子およびその製造方法
JP5468709B2 (ja) 窒化物半導体発光素子、光源及びその製造方法
KR101646064B1 (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
KR100634340B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP6121806B2 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
TWI437732B (zh) 半導體發光元件
JP4948720B2 (ja) 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。
JP2001160627A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2003152220A (ja) 半導体発光素子の製造方法および半導体発光素子
JP2001160627A5 (ja)
JP2012114277A (ja) Ｉｉｉ族窒化物半導体発光素子
WO2014038106A1 (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JP2015035536A (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
WO2013153729A1 (ja) 紫外発光素子およびその製造方法
JP2009021349A (ja) 半導体発光素子の製造方法及び半導体発光素子
JP2009117641A (ja) 半導体発光素子
JP2018513557A (ja) 紫外線発光素子
JP5865271B2 (ja) 結晶積層構造体及び発光素子
JP2009071174A (ja) 半導体発光素子
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
TW200847564A (en) Semiconductor laser diode
JP2003243702A (ja) 半導体発光素子およびその製造方法
JP4897285B2 (ja) 半導体装置用基材およびその製造方法
JP2007161525A (ja) 半導体装置用基材およびその製造方法
JP2016082200A (ja) 結晶積層構造体及びその製造方法、並びに半導体素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140611

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140618

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151225

R150 Certificate of patent or registration of utility model

Ref document number: 5865271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350