TW201434174A - 結晶積層構造體及發光元件 - Google Patents

結晶積層構造體及發光元件 Download PDF

Info

Publication number
TW201434174A
TW201434174A TW103101008A TW103101008A TW201434174A TW 201434174 A TW201434174 A TW 201434174A TW 103101008 A TW103101008 A TW 103101008A TW 103101008 A TW103101008 A TW 103101008A TW 201434174 A TW201434174 A TW 201434174A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
dielectric layer
nitride semiconductor
crystal
Prior art date
Application number
TW103101008A
Other languages
English (en)
Inventor
Yoshikatsu Morishima
Shinkuro Sato
Ken Goto
Kazuyuki Iizuka
Akito Kuramata
Original Assignee
Tamura Seisakusho Kk
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Seisakusho Kk, Koha Co Ltd filed Critical Tamura Seisakusho Kk
Publication of TW201434174A publication Critical patent/TW201434174A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Abstract

本發明的問題是要提供一種結晶積層構造體及含有該結晶積層構造體之發光元件，其中該結晶積層構造體具有Ga2O3基板與氮化物半導體層，且能夠實現光輸出較高的發光元件。作為解決上述問題的手段，本發明在一實施形態中，提供一種結晶積層構造體1，其具有：Ga2O3基板2；介電體層3，其以部分覆蓋Ga2O3基板2的上表面的方式被形成於Ga2O3基板2上，且與Ga2O3基板2的折射率的差值在0.15以下；及，氮化物半導體層4，其隔著介電體層3而被形成於Ga2O3基板2上，且接觸介電體層3和Ga2O3基板2的上表面中的未被介電體層3所覆蓋的部分。

Description

結晶積層構造體及發光元件
本發明關於結晶積層構造體及發光元件。
作為先前的發光元件，已知有一種藉由在透光性基板的形成有凹凸圖案的一面之上成長出結晶膜而被形成的發光元件(例如參照專利文獻1)。在專利文獻1中，是在藍寶石基板的形成有凹凸圖案的一面之上成長出GaN系半導體層。
專利文獻1的藍寶石基板的凹凸圖案，具有能夠抑制以下現象的功能：因藍寶石基板與GaN系半導體層的折射率的差異，導致由GaN系半導體層中的發光層所發出的光在藍寶石基板與GaN系半導體層的界面處反射。藉由抑制這種反射，便能夠減低因發光層所造成的反射光吸收、或是因反射光的多重反射所造成的衰減，而提高發光元件的光取出效率。
[先行技術文獻]
(專利文獻)
專利文獻1：日本專利第3595277號公報。
本發明的目的在於提供一種結晶積層構造體及含有該結 晶積層構造體之發光元件，其中該結晶積層構造體具有Ga2O3基板與氮化物半導體層，且能夠實現光輸出較高的發光元件。
本發明的一態樣，為了達成上述目的而提供[1]~[5]的結晶積層構造體。
[1]一種結晶積層構造體，其具有：Ga2O3基板；介電體層，其以部分覆蓋前述Ga2O3基板的上表面的方式被形成於前述Ga2O3基板上，且與Ga2O3基板的折射率的差值在0.15以下；及，氮化物半導體層，其隔著前述介電體層而被形成於前述Ga2O3基板上，且接觸前述介電體層和前述Ga2O3基板的上表面中的未被前述介電體層所覆蓋的部分。
[2]如前述[1]所述的結晶積層構造體，其中，前述介電體層是以SiN作為主成分的SiN層。
[3]如前述[1]或[2]所述的結晶積層構造體，其中，前述氮化物半導體層為GaN層。
[4]如前述[3]所述的結晶積層構造體，其中，前述氮化物半導體層的上表面的面方位為(002)。
[5]如前述[1]或[2]所述的結晶積層構造體，其中，前述介電體層的厚度在0.5μm以上。
又，本發明的其他態樣，為了達成上述目的而提供下述[6]的發光元件。
[6]一種發光元件，其含有如前述[1]~[5]中任一項所述的結晶積層構造體，且對前述Ga2O3基板和前述氮化物半導體層通電。
根據本發明，可提供一種結晶積層構造體及含有該結晶積層構造體之發光元件，其中該結晶積層構造體具有Ga2O3基板與氮化物半導體層，且能夠實現光輸出較高的發光元件。
1‧‧‧結晶積層構造體
2‧‧‧Ga2O3基板
3‧‧‧介電體層
4‧‧‧氮化物半導體層
5‧‧‧抗蝕圖案
6a‧‧‧電極
6b‧‧‧電極
12‧‧‧Ga2O3基板
13‧‧‧介電體層
14‧‧‧n型包覆層
15‧‧‧發光層
16‧‧‧p型包覆層
17‧‧‧接觸層
18‧‧‧p型電極
19‧‧‧n型電極
100‧‧‧發光元件
第1圖是第1實施形態之結晶積層構造體的垂直剖面圖。
第2A圖是表示第1實施形態之結晶積層構造體的製造步驟的垂直剖面圖。
第2B圖是表示第1實施形態之結晶積層構造體的製造步驟的垂直剖面圖。
第2C圖是表示第1實施形態之結晶積層構造體的製造步驟的垂直剖面圖。
第2D圖是表示第1實施形態之結晶積層構造體的製造步驟的垂直剖面圖。
第3A圖是第1實施形態之結晶積層構造體在氮化物半導體層形成前的掃描式電子顯微鏡照片。
第3B圖是第1實施形態之結晶積層構造體在氮化物半導體層形成後的掃描式電子顯微鏡照片。
第3C圖是第1實施形態之結晶積層構造體在氮化物半導體層形成後的掃描式電子顯微鏡照片。
第4A圖是比較例之結晶積層構造體在氮化物半導體層形成前的掃描式電子顯微鏡照片。
第4B圖是比較例之結晶積層構造體在氮化物半導體層 形成後的掃描式電子顯微鏡照片。
第4C圖是比較例之結晶積層構造體在氮化物半導體層形成後的掃描式電子顯微鏡照片。
第5圖是表示第1實施形態和比較例之結晶積層構造體的氮化物半導體層的X射線搖擺曲線的半值寬的圖表。
第6圖是表示在第1實施形態和比較例之結晶積層構造體的介電體層為SiN層的情況下，縱方向的電流-電壓特性的圖表。
第7圖是連接著用來測量電流-電壓特性的電極之結晶積層構造體的垂直剖面圖。
第8圖是第2實施形態之發光元件的垂直剖面圖。
第9圖是表示在第2實施形態和比較例之發光元件的介電體層為SiN層的情況下，縱方向的電流-電壓特性的圖表。
第10圖是表示第2實施形態和比較例之發光元件的光輸出特性的圖表。
第11圖是表示介電體層的材料與發光元件的光取出效率的關係的一例的圖表，其中上述關係是藉由光學模擬所求出。
在形成具有Ga2O3基板與氮化物半導體層之結晶積層構造體的情況下，為了減低因Ga2O3基板與氮化物半導體層的折射率的差異而導致光在Ga2O3基板與氮化物半導體層的界面處發生的反射，會考慮一種在Ga2O3基板的形成有凹凸圖案的表面上成長出氮化物半導體結晶的方法。
然而，本發明人，了解到在Ga2O3基板的形成有凹 凸圖案的表面上成長出氮化物半導體結晶的情況下，並無法得到結晶品質高的氮化物半導體層。之所以會如此的其中一項理由，被認為是因為能夠成長出高品質氮化物半導體結晶的Ga2O3結晶的結晶面有所限制。若在Ga2O3基板的上表面上形成凹凸圖案，由於會出現各種的結晶面，其中會含有不適合作為高品質氮化物半導體結晶的成長的基礎的結晶面，因此無法得到結晶品質高的氮化物半導體層。
於是，為了迴避這樣的問題，本發明人經過深入研究的結果，而完成了以下述實施形態為例的本案發明。
[第1實施形態]
(結晶積層構造體的構造)
第1圖是第1實施形態之結晶積層構造體的垂直剖面圖。結晶積層構造體1，含有：Ga2O3基板2、Ga2O3基板2上的介電體層3、及介電體層3上的氮化物半導體層4。
Ga2O3基板2，是由β-Ga2O3單晶所構成。Ga2O3基板的上表面，為不具有凹凸的平坦面，且具有(101)、(-201)、(100)等的面方位，可作為高品質氮化物半導體結晶的成長的基礎(substrate)。Ga2O3基板2的折射率，大約為1.9。
介電體層3，是與Ga2O3基板2的折射率的差異在0.15以下之介電體層，其是以SiN作為主成分的SiN層或是以HfO2作為主成分的HfO2層等。例如，當Ga2O3基板2的折射率為1.9時，介電體層3的折射率為1.75以上且2.05以下。
介電體層3，以部分覆蓋Ga2O3基板2的上表面的 方式被形成於Ga2O3基板2上。介電體層3的圖案形狀並無限定，例如為點狀圖案、洞狀圖案、線與間隔圖案。
由於介電體層3的折射率接近Ga2O3基板2的折射率，因此Ga2O3基板2與介電體層3的界面的反射率較小。在介電體層3為SiN層的情況下，亦可含有氧(O)等矽(Si)、氮(N)以外的元素，但為了使介電體層3與Ga2O3基板2的折射率的差異縮到更小，較佳為幾乎只用SiN來構成。
又，為了防止光從介電體層3朝向Ga2O3基板2的全反射，介電體層3的折射率，較佳為在Ga2O3基板2的折射率以下。
藉由控制介電體層3的成膜溫度等的形成條件，可調整介電體層3的折射率，而使介電體層3與Ga2O3基板2的折射率的差異縮到更小。
此外，在例如形成與Ga2O3基板2的折射率的差異較大的SiO2層來代替介電體層3的情況下，SiO2層與Ga2O3基板2的界面的反射率較大，而Ga2O3基板2與氮化物半導體層4之間的光透過率降低。SiO2層的折射率大約為1.5~1.6，其與Ga2O3基板2的折射率的差異在0.3以上。
氮化物半導體層4，是由氮化物半導體結晶所構成，該氮化物半導體結晶亦即為AlxGayInzN(0≦x≦1，0≦y≦1，0≦z≦1，x+y+z=1)。特別是，在氮化物半導體層4是由GaN結晶(y=1，x=z=0)所構成的GaN層的情況下，於本實施形態之結晶積層構造體1的構成中，可提高氮化物半導體層4的結晶品質。
氮化物半導體層4，亦可具有積層複數層的多層構造，其中該等複數層是由不同的氮化物半導體結晶所構成。例如，在使用結晶積層構造體1來形成發光元件的情況下，可藉由氮化物半導體層4來構成發光層和夾住該發光層之包覆層等。
此外，Ga2O3基板2和氮化物半導體層4，亦可包有Si等導電型雜質。
氮化物半導體層4，由於是藉由以Ga2O3基板2的上表面作為基礎的磊晶成長而形成，因此介電體層3不會完全覆蓋住Ga2O3基板2的上表面。氮化物半導體層4，接觸到介電體層3和Ga2O3基板2的上表面中的未被介電體層3所覆蓋到的部分。
構成氮化物半導體層4的氮化物半導體結晶，是從Ga2O3基板2的上表面中的未被介電體層3所覆蓋到的區域進行成長，而不會從介電體層3進行成長。如此一來，由於氮化物半導體層4是藉由氮化物半導體結晶的選擇成長而形成，氮化物半導體層4中的差排密度會減低，而提高結晶品質。此外，這種使用選擇成長的結晶成長方法，被稱為ELO(Epitaxial Lateral Overgrowth，側向磊晶成長)等。
用來提高透過率的介電體層3的厚度，是根據從氮化物半導體層4入射至介電體層3的光的波長而被決定。介電體層3的厚度，較佳為大於此波長。例如，在使用介電體層3為SiN層之結晶積層構造體1來形成發光元件，且其中氮化物半導體層4中含有發光波長在400nm程度的發光層的 情況下，介電體層3的厚度較佳在0.5μm以上。
在結晶積層構造體1中，於氮化物半導體層4與介電體層3之間，由於介電體層3具有凹凸形狀，光容易透過。又，在介電體層3與Ga2O3基板2之間，由於介電體層3與Ga2O3基板2的折射率的差異小，光容易透過。因此，光在結晶積層構造體1中的氮化物半導體層4與Ga2O3基板2之間的透過率較高。
(結晶積層構造體的製造方法)
以下，說明介電體層3為SiN層之情況下的製造步驟的例子，以作為本實施形態之結晶積層構造體的製造步驟的一例。
第2A~2D圖是表示第1實施形態之結晶積層構造體的製造步驟的垂直剖面圖。
首先，對於經由CMP(Chemical Mechanical Polishing，化學機械研磨)處理過的Ga2O3基板2，施加有機清洗、SPM(Sulfuric acid/hydrogen peroxide mixture，硫酸/過氧化氫混合液)清洗、及利用HF液(氫氟酸溶液)的清洗。
繼而，將Ga2O3基板2搬送至MOCVD(Metal Organic Chemical Vapor Deposition，有機金屬化學氣相沈積)裝置的腔室內。
繼而，如第2A圖所示，在Ga2O3基板2上形成膜狀的介電體層3。此膜狀的介電體層3，是藉由將腔室內的溫度保持在300~350℃的狀態下，供給作為Si的原料之SiH4、作為N的原料之NH3氣體、及作為環境氣體之N2氣體至腔室 內，然後使SiN沈積於Ga2O3基板2上而形成。在此階段中，介電體層3為具有幾乎均勻的1μm程度的厚度的膜。此外，各元素的原料並不限於上述的原料。
繼而，如第2B圖所示，在介電體層3上形成抗蝕圖案5。抗蝕圖案5的圖案形狀，例如為各點的直徑為2μm，且節距為3μm的點狀圖案。又，亦可為洞狀圖案、線與間隔圖案等的其他圖案。抗蝕圖案5，例如藉由微影法來形成。
繼而，如第2C圖所示，將抗蝕圖案5作為遮罩，藉由BHF(經緩衝過的氫氟酸)對介電體層3施加蝕刻，以將抗蝕圖案5的圖案轉錄到介電體層3上。
繼而，如第2D圖所示，除去殘留的抗蝕圖案5。之後，將作為N的原料之NH3氣體、作為Ga的原料之三甲基鎵(TMG)氣體、作為Al的原料之三甲基鋁(TMA)氣體、及作為In的原料之三甲基銦(TMI)氣體供給至腔室內，在Ga2O3基板2上選擇成長出氮化物半導體結晶即AlxGayInzN結晶，而形成氮化物半導體層4。藉此，得到結晶積層構造體1。
以下，表示氮化物半導體層4是由緩衝層與其上的GaN層所構成的情況下的具體製造方法的例子，其中該緩衝層是由AlGaInN系結晶所構成。首先，藉由有機清洗及SPM清洗，將由Ga2O3基板2和介電體層3所構成之構造體的表面清洗乾淨，然後送入MOCVD裝置。繼而，將基板表面的溫度保持在500℃附近，使用作為N的原料之NH3氣體、作為Ga的原料之三甲基鎵(TMG)、作為Al的原料之三甲基鋁(TMA)、作為In的原料之三甲基銦(TMI)、n型雜質之Si，形 成低溫AlGaN緩衝層。之後，將基板表面的溫度提升至1000℃附近，進行初期n-GaN核的形成，並且就這樣使其成長至2μm左右。然後，將基板表面提升至1100℃附近，形成厚度2μm的n-GaN層，而得到氮化物半導體層4。
(結晶積層構造體的特性)
第3A圖是第1實施形態之結晶積層構造體在氮化物半導體層形成前的SEM(Scanning Electron Microscope，掃描式電子顯微鏡)照片，第3B、3C圖是氮化物半導體層形成後的SEM照片。
第3A圖表示Ga2O3基板2與作為介電體層3的SiN層，第3B、3C圖表示作為氮化物半導體層4且上表面的面方位為(002)的GaN層。
第4A圖是比較例之結晶積層構造體在氮化物半導體層形成前的SEM照片，第4B、4C圖是氮化物半導體層形成後的SEM照片。
第4圖所示的比較例之結晶積層構造體，是在Ga2O3基板2的上表面施加凹凸加工來代替介電體層3的形成。第4A圖表示上表面施加過凹凸加工的Ga2O3基板2，第4B、4C圖表示與本實施形態的氮化物半導體層4對應且上表面的面方位為(002)的GaN層。
第3A圖和第4A圖，是從斜上方拍攝Ga2O3基板2的上表面而得的照片。第3A圖的圓錐梯狀物體，是被形成為構成介電體層3的點狀圖案的SiN。第4A圖的圓錐梯狀物體，是被加工成點狀圖案的Ga2O3基板2的上表面的凸狀部分。
第3B、3C圖，表示本實施形態之氮化物半導體層4的上表面為平坦狀，且氮化物半導體層4的結晶品質高。另一方面，第4B、4C圖所表示的色彩較濃的部分，是結晶異常成長的部分，可看出比較例的氮化物半導體層的結晶品質較差。此結果表示，與其在Ga2O3基板2的上表面上形成凹凸圖案，不如在Ga2O3基板2的平坦狀上表面上形成介電體層3，會更能夠在不產生異常成長之下得到結晶品質高的氮化物半導體層。
第5圖是表示第1實施形態和比較例之結晶積層構造體的氮化物半導體層的X射線搖擺曲線的半值寬的圖表。
第5圖所示的比較例之結晶積層構造體，與第1實施形態之結晶積層構造體1不同，其不含介電體層3，而僅由Ga2O3基板2和氮化物半導體層所構成。
用於第5圖中之測量的第1實施形態的介電體層3為SiN層。又，第1實施形態的氮化物半導體層4和比較例的氮化物半導體層，兩者皆是由GaN結晶所構成，且上表面的面方位為(002)。
第5圖左側的「有介電體層」為第1實施形態之結晶積層構造體1的測量值，而右側的「無介電體層」為比較例之結晶積層構造體的測量值。
第5圖中，分別以符號「□」、「◇」來表示(002)面及與(002)面垂直之(101)面的X射線搖擺曲線的半值寬。(002)面的X射線搖擺曲線的半值寬，可用來評價與氮化物半導體層的上表面平行的面的配向，而(101)面的X射線搖擺曲 線的半值寬，可用來評價與氮化物半導體層的上表面垂直的面的配向。
如第5圖所示，對於(002)面的X射線搖擺曲線的半值寬與(101)面的X射線搖擺曲線的半值寬，在具有介電體層3的第1實施形態之結晶積層構造體1中，均比不具有介電體層3的比較例之結晶積層構造體更窄，特別是在(101)面中更為顯著。此結果表示，藉由設置介電體層3，提高了氮化物半導體層的結晶品質。
第6圖是表示在第1實施形態和比較例之結晶積層構造體的介電體層為SiN的情況下，縱方向(垂直方向)的電流-電壓特性的圖表。第6圖的橫軸表示電壓(V)，縱軸表示電流密度(A/cm2)。
用於第6圖中之測量的第1實施形態的介電體層3為SiN層。可以確認到，在介電體層3為SiN層的情況下，能夠得到特別優異的結晶積層構造體1的縱方向(垂直方向)的電流-電壓特性。
第6圖所示的比較例之結晶積層構造體，與第1實施形態之結晶積層構造體1不同，其不含SiN層也就是介電體層3，而僅由Ga2O3基板2和氮化物半導體層所構成。又，第1實施形態的氮化物半導體層4和比較例的氮化物半導體層，兩者皆是由GaN結晶所構成，且上表面的面方位為(002)。
第6圖的「有介電體層」為第1實施形態之結晶積層構造體1的測量值，而「無介電體層」為比較例之結晶積層構造體的測量值。
第6圖所示的電流-電壓特性，是將電極分別連接到Ga2O3基板與氮化物半導體層的表面上，然後在結晶積層構造體的縱方向上施加電壓來進行測量。第7圖中，表示將電極連接到結晶積層構造體1的Ga2O3基板2和氮化物半導體層4的樣子。Ga2O3基板2和氮化物半導體層4，分別連接著電極6a、6b。對於比較例之結晶積層構造體，也同樣連接著電極。
第6圖表示下列事項：在不具有SiN層也就是介電體層3的比較例之結晶積層構造體中，於Ga2O3基板2與氮化物半導體層的界面處存在電位障壁，另一方面，在具有SiN層也就是介電體層3的第1實施形態之結晶積層構造體中，於Ga2O3基板2與氮化物半導體層4的界面處不存在電位障壁，Ga2O3基板2與氮化物半導體層4是呈現歐姆接合。此結果表示，藉由設置SiN層也就是介電體層3，減低了結晶積層構造體1的縱方向的電阻。
用於上述第3圖、第5圖、第6圖的照片或是測量的第1實施形態之SiN層也就是介電體層3，是藉由電漿CVD裝置(PD-220/Samuko股份有限公司製造)，將SiH4氣體、NH3氣體、N2氣體作為處理氣體，在300℃的成膜溫度下加以形成，其折射率為1.89。
(第1實施形態的功效)
根據第1實施形態，藉由在形成有介電體層3的Ga2O3基板2的上表面上形成氮化物半導體層4，可提高光在氮化物半導體層4與Ga2O3基板2之間的透過率。又，可提高氮化 物半導體層4的結晶品質，特別是在介電體層3為SiN層的情況下，可使Ga2O3基板2與氮化物半導體層4達成歐姆接合。又，在氮化物半導體層4為GaN層的情況下，可藉由本實施形態而提高結晶品質。
[第2實施形態]
(發光元件的構造)
第2實施形態，是關於一種含有第1實施形態之結晶積層構造體1的發光元件的形態。以下說明該發光元件的一例。
第8圖是第2實施形態之發光元件的垂直剖面圖。發光元件100是一種LED(發光二極體)元件，其具有：Ga2O3基板12、Ga2O3基板12上的介電體層13、介電體層13上的n型包覆層14、n型包覆層14上的發光層15、發光層15上的p型包覆層16、p型包覆層16上的接觸層17、接觸層17上的p型電極18、在Ga2O3基板12的與介電體層13相反側的表面上的n型電極19。
Ga2O3基板12和介電體層13，分別相當於第1實施形態的Ga2O3基板2和介電體層3。又，由於n型包覆層14是由氮化物半導體結晶所構成，因此至少n型包覆層14相當於第1實施形態的氮化物半導體層4。在n型包覆層14上的層是由氮化物半導體結晶所構成的情況下，n型包覆層14和其上的由氮化物半導體結晶所構成的層相當於氮化物半導體層4。例如，在n型包覆層14、發光層15、p型包覆層16及接觸層17是由氮化物半導體結晶所構成的情況下，這些層合起來的整體相當於氮化物半導體層4。
發光元件100，為垂直驅動型的發光元件，在運作時會對Ga2O3基板12和相當於氮化物半導體4的上述層通電。
由於發光元件100是使用第1實施形態之結晶積層構造體1來形成，光在相當於Ga2O3基板2的Ga2O3基板12與含有相當於氮化物半導體層4的n型包覆層14的層之間的透過率較高。因此，在發光元件100為從Ga2O3基板12側將光取出的倒裝(face down)型發光元件的情況下，可有效地使從發光層15發出且朝向Ga2O3基板12的光透過，而得到較高的光輸出。
又，在發光元件100為從接觸層17側將光取出的正裝(face up)型發光元件的情況下，可抑制以下情況：從發光層17發出且朝向Ga2O3基板12的光，在n型包覆層14與Ga2O3基板12的界面處反射，而被發光層15等所吸收。藉此，可得到較高的光輸出。
(發光元件的特性)
以下將本實施形態之發光元件100的電流-電壓特性和光輸出特性，與比較例之發光元件作比較，以進行說明。
用於這些電流-電壓特性和光輸出特性的測量的發光元件100的具體構成，如以下所示。
Ga2O3基板12，為厚度400μm，且上表面的面方位是(-201)的n型β-Ga2O3基板。介電體層13，為厚度1μm，折射率1.89，且披覆率(介電體層13披覆Ga2O3基板12中位於上表面的氮化物半導體層14的正下方之區域的比例)15%的SiN層。n型包覆層14，為厚度6μm的n型GaN結晶膜。 發光層15，為由7層的GaN結晶膜與7層的InGaN結晶膜所構成的層，其中GaN結晶膜的厚度為2.8nm，InGaN結晶膜的厚度為12nm，且上述兩種結晶膜為交互積層。p型包覆層16，為厚度0.2μm的p型GaN結晶膜。接觸層17，為厚度0.15μm的p型GaN結晶膜。
比較例之發光元件的構成，為從發光元件100的構成中省去介電體層13的構成。
第9圖是表示在第2實施形態和比較例的介電體層為SiN的情況下，發光元件的縱方向的電流-電壓特性的圖表。第9圖的橫軸表示電壓(V)，縱軸表示電流(mA)。
用於第9圖中之測量的第2實施形態的介電體層13為SiN層。可以確認到，在介電體層13為SiN層的情況下，能夠得到特別優異的發光元件100的縱方向(垂直方向)的電流-電壓特性。
如第9圖所示，比起不具有SiN層也就是介電體層13的比較例之發光元件，具有SiN層也就是介電體層13的本實施形態之發光元件100要流過特定電流所需的電壓較小。此結果表示，藉由設置SiN層也就是介電體層13，可減低發光元件的驅動電壓。
第10圖是表示第2實施形態和比較例之發光元件的光輸出特性的圖表。第10圖的橫軸表示發光波長(nm)，縱軸表示光輸出(任意單位)。在此測量中，將發光元件100的p型電極18側構裝至安裝座上，進行全光束測量。
第10圖表示下列事項：比起不具有介電體層13的 比較例之發光元件，具有介電體層13的本實施形態之發光元件100的光輸出較大。此結果表示，藉由設置介電體層13，可提高發光元件的光輸出。
本發明人認為以上結果是來自於以下原因：藉由設置介電體層13而提高了相當於氮化物半導體層4的n型包覆層14、發光層15、p型包覆層16和接觸層17的結晶品質，並減低Ga2O3基板12與n型包覆層14的界面的反射率等。又，因為使用SiN層作為介電體層13而使Ga2O3基板12與n型包覆層14達成歐姆接合，也對上述結果有所貢獻。
第11圖是表示介電體層的材料與發光元件的光取出效率的關係的一例的圖表，其中上述關係是利用光學模擬所求出。
此光學模擬中，Ga2O3基板12的折射率為1.9，與介電體層13對應的介電體層是由直徑2μm、節距3μm、高度1μm的點狀圖案所構成，並且從發光層發出的光是從Ga2O3基板12側取出。此處，使用SiO2(n=1.46)層、SiN(n=1.9)層、和ZnO(n=2.2)層來作為介電體層。其中，僅有SiN層滿足本實施形態之介電體層13的折射率條件。
第11圖的光取出效率，在本實施形態之發光元件100中，是將在Ga2O3基板12的表面上形成與介電體層13相同形狀的凹凸來代替介電體層13的情況下的光取出效率作為基準而標準化的數值。其中，作為此基準的光取出效率，是假設在以下情況下的理論值：在表面上形成有凹凸狀的Ga2O3基板12上形成結晶品質良好的n型包覆層14、發光層15、p 型包覆層16和接觸層17。實際上，如先前使用第4圖所說明過的，要在表面上形成有凹凸狀的Ga2O3基板上形成結晶品質良好的氮化物半導體層是很困難的，因此將難以得到結晶品質良好的n型包覆層14、發光層15、p型包覆層16和接觸層17。
第11圖表示在使用滿足介電體層13的折射率條件的SiN層來作為介電體層的情況下，具有最高的光取出效率。
又，根據光學模擬，當介電體層的折射率在1.75以上且2.05以下時，亦即與Ga2O3基板12的折射率的差異在0.15以下時，求得光取出效率約為基準值的98.5%以上。
(第2實施形態的功效)
根據第2實施形態，藉由使用氮化物半導體層4的結晶品質較高且Ga2O3基板2與氮化物半導體層4為歐姆接合的第1實施形態之結晶積層構造體1，可得到光輸出較高，且驅動電壓較低的發光元件100。
以上說明了本發明的實施形態，但本發明並不限定於上述實施形態，可在不逸脫發明的主旨的範圍內作出各種變化實施。
又，上述記載的實施形態並不限定申請專利範圍之發明。又，應注意，用於解決發明的問題的手段中並不一定需要具有實施形態中所說明過的特徵的全部組合。
1‧‧‧結晶積層構造體
2‧‧‧Ga2O3基板
3‧‧‧介電體層
4‧‧‧氮化物半導體層

Claims (6)

  1. 一種結晶積層構造體，其具有：Ga2O3基板；介電體層，其以部分覆蓋前述Ga2O3基板的上表面的方式被形成於前述Ga2O3基板上，且與前述Ga2O3基板的折射率的差值在0.15以下；及，氮化物半導體層，其隔著前述介電體層而被形成於前述Ga2O3基板上，且接觸前述介電體層和前述Ga2O3基板的上表面中的未被前述介電體層所覆蓋的部分。
  2. 如請求項1所述之結晶積層構造體，其中，前述介電體層是以SiN作為主成分的SiN層。
  3. 如請求項1或2所述之結晶積層構造體，其中，前述氮化物半導體層為GaN層。
  4. 如請求項3所述之結晶積層構造體，其中，前述氮化物半導體層的上表面的面方位為(002)。
  5. 如請求項1或2所述之結晶積層構造體，其中，前述介電體層的厚度在0.5μm以上。
  6. 一種發光元件，其含有如前述請求項1~5中任一項所述的結晶積層構造體，並且，該發光元件對前述Ga2O3基板和前述氮化物半導體層通電。
TW103101008A 2013-01-11 2014-01-10 結晶積層構造體及發光元件 TW201434174A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013003941A JP5865271B2 (ja) 2013-01-11 2013-01-11 結晶積層構造体及び発光素子

Publications (1)

Publication Number Publication Date
TW201434174A true TW201434174A (zh) 2014-09-01

Family

ID=51166890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103101008A TW201434174A (zh) 2013-01-11 2014-01-10 結晶積層構造體及發光元件

Country Status (7)

Country Link
US (1) US20150364646A1 (zh)
EP (1) EP2945187A4 (zh)
JP (1) JP5865271B2 (zh)
KR (1) KR20150104199A (zh)
CN (1) CN104885195B (zh)
TW (1) TW201434174A (zh)
WO (1) WO2014109233A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143622A (ja) * 2015-02-04 2016-08-08 株式会社タムラ製作所 Ｌｅｄ照明装置、投光器及びヘッドライト
JP6811646B2 (ja) * 2017-02-28 2021-01-13 株式会社タムラ製作所 窒化物半導体テンプレート及びその製造方法
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP6991503B2 (ja) * 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP2006253172A (ja) * 2005-03-08 2006-09-21 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP5060055B2 (ja) * 2006-02-09 2012-10-31 浜松ホトニクス株式会社 窒化化合物半導体基板及び半導体デバイス
KR101020958B1 (ko) * 2008-11-17 2011-03-09 엘지이노텍 주식회사 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
JP5529420B2 (ja) * 2009-02-09 2014-06-25 住友電気工業株式会社 エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
JPWO2012093601A1 (ja) * 2011-01-07 2014-06-09 三菱化学株式会社 エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス
US9153648B2 (en) * 2011-04-08 2015-10-06 Tamura Corporation Semiconductor stacked body, method for manufacturing same, and semiconductor element

Also Published As

Publication number Publication date
KR20150104199A (ko) 2015-09-14
JP2014135450A (ja) 2014-07-24
EP2945187A1 (en) 2015-11-18
US20150364646A1 (en) 2015-12-17
JP5865271B2 (ja) 2016-02-17
CN104885195A (zh) 2015-09-02
CN104885195B (zh) 2018-01-16
EP2945187A4 (en) 2016-08-24
WO2014109233A1 (ja) 2014-07-17

Similar Documents

Publication Publication Date Title
JP4908381B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5468709B2 (ja) 窒化物半導体発光素子、光源及びその製造方法
KR101646064B1 (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
JP5521981B2 (ja) 半導体発光素子の製造方法
TWI437732B (zh) 半導體發光元件
JP6121806B2 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2009081374A (ja) 半導体発光素子
JP6495476B2 (ja) 紫外線発光素子
JP2005268581A (ja) 窒化ガリウム系化合物半導体発光素子
JP6654069B2 (ja) 半導体発光素子及びその製造方法
JP2009071174A (ja) 半導体発光素子
JP2009117641A (ja) 半導体発光素子
JP5366518B2 (ja) 半導体発光素子およびその製造方法
TW201434174A (zh) 結晶積層構造體及發光元件
TWI509831B (zh) 三族氮化物半導體發光元件及其製造方法
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP2008235803A (ja) 窒化物半導体発光素子
JP2018511945A (ja) 紫外線発光素子
JP2011258843A (ja) 窒化物半導体発光素子及びその製造方法
Tsai et al. GaN-Based LEDs Output Power Improved by Textured GaN/Sapphire Interface Using In Situ $\hbox {SiH} _ {\bf 4} $ Treatment Process During Epitaxial Growth
WO2022255252A1 (ja) 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
WO2022145453A1 (ja) 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器
KR101072199B1 (ko) 발광소자 및 그 제조방법
JP2014187388A (ja) 結晶積層構造体及び発光素子