CN104885195A - 晶体层叠结构体和发光元件 - Google Patents

晶体层叠结构体和发光元件 Download PDF

Info

Publication number
CN104885195A
CN104885195A CN201380068787.9A CN201380068787A CN104885195A CN 104885195 A CN104885195 A CN 104885195A CN 201380068787 A CN201380068787 A CN 201380068787A CN 104885195 A CN104885195 A CN 104885195A
Authority
CN
China
Prior art keywords
layer
substrate
nitride semiconductor
crystal
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380068787.9A
Other languages
English (en)
Other versions
CN104885195B (zh
Inventor
森岛嘉克
佐藤慎九郎
俊藤健
饭冢和幸
仓又朗人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, Koha Co Ltd filed Critical Tamura Corp
Publication of CN104885195A publication Critical patent/CN104885195A/zh
Application granted granted Critical
Publication of CN104885195B publication Critical patent/CN104885195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供一种晶体层叠结构体和包含该晶体层叠结构体的发光元件，晶体层叠结构体能实现光输出较高的发光元件，具有Ga2O3基板和氮化物半导体层。在一实施方式中提供一种晶体层叠结构体(1)，其具有：Ga2O3基板(2)；介电体层(3)，其以部分地覆盖Ga2O3基板(2)的上表面的方式形成于Ga2O3基板(2)上，与Ga2O3基板(2)的折射率之差为0.15以下；以及氮化物半导体层(4)，其隔着介电体层(3)形成于Ga2O3基板(2)上，与介电体层(3)和Ga2O3基板(2)的上表面的没有被介电体层(3)覆盖的部分接触。

Description

晶体层叠结构体和发光元件
技术领域
本发明涉及晶体层叠结构体和发光元件。
背景技术
作为现有的发光元件，已知通过在透光性基板的形成有凹凸图案的面上生长出晶体膜而形成的发光元件(例如参照专利文献1)。在专利文献1中，在蓝宝石基板的形成有凹凸图案的面上生长出GaN系半导体层。
专利文献1的蓝宝石基板的凹凸图案具有如下功能：抑制由于蓝宝石基板和GaN系半导体层的折射率不同引起的从GaN系半导体层中的发光层发出的光在蓝宝石基板和GaN系半导体层的界面处的反射。通过抑制这样的反射，能减少发光层对反射光的吸收、由于反射光的多重反射导致的衰减，提高发光元件的光提取效率。
现有技术文献
专利文献
专利文献1：特许第3595277号公报
发明内容
发明要解决的问题
本发明的目的在于提供晶体层叠结构体和包含该晶体层叠结构体的发光元件，晶体层叠结构体能实现光输出较高的发光元件，具有Ga2O3基板和氮化物半导体层。
用于解决问题的方案
为了达到上述目的，本发明的一方式提供[1]～[5]的晶体层叠结构体。
[1]一种晶体层叠结构体，其具有：Ga2O3基板；介电体层，其以部分地覆盖所述Ga2O3基板的上表面的方式形成于所述Ga2O3基板上，与所述Ga2O3基板的折射率之差为0.15以下；以及氮化物半导体层，其隔着所述介电体层形成于所述Ga2O3基板上，与所述介电体层和所述Ga2O3基板的上表面的没有被所述介电体层覆盖的部分接触。
[2]上述[1]所记载的晶体层叠结构体，所述介电体层是以SiN为主成分的SiN层。
[3]上述[1]或者[2]所记载的晶体层叠结构体，所述氮化物半导体层是GaN层。
[4]上述[3]所记载的晶体层叠结构体，所述氮化物半导体层的上表面的面方位为(002)。
[5]上述[1]或[2]所记载的晶体层叠结构体，所述介电体层的厚度为0.5μm以上。
另外，为了达到上述目的，本发明的其它方式提供[6]的发光元件。
[6]一种发光元件，其包含所述[1]或[2]所记载的晶体层叠结构体，对所述Ga2O3基板和所述氮化物半导体层通电。
发明效果
根据本发明，能提供晶体层叠结构体和包含该晶体层叠结构体的发光元件，晶体层叠结构体能实现光输出较高的发光元件，具有Ga2O3基板和氮化物半导体层。
附图说明
图1是第1实施方式的晶体层叠结构体的垂直截面图。
图2A是表示第1实施方式的晶体层叠结构体的制造工序的垂直截面图。
图2B是表示第1实施方式的晶体层叠结构体的制造工序的垂直截面图。
图2C是表示第1实施方式的晶体层叠结构体的制造工序的垂直截面图。
图2D是表示第1实施方式的晶体层叠结构体的制造工序的垂直截面图。
图3A是第1实施方式的晶体层叠结构体的氮化物半导体层形成前的SEM照片。
图3B是第1实施方式的晶体层叠结构体的氮化物半导体层形成后的SEM照片。
图3C是第1实施方式的晶体层叠结构体的氮化物半导体层形成后的SEM照片。
图4A是比较例的晶体层叠结构体的氮化物半导体层形成前的SEM照片。
图4B是比较例的晶体层叠结构体的氮化物半导体层形成后的SEM照片。
图4C是比较例的晶体层叠结构体的氮化物半导体层形成后的SEM照片。
图5是表示第1实施方式以及比较例的晶体层叠结构体的氮化物半导体层的X射线摇摆曲线的半值宽度的坐标图。
图6是表示第1实施方式以及比较例的晶体层叠结构体的介电体层为SiN层的情况下的纵向的电流－电压特性的坐标图。
图7是连接有用于测定电流－电压特性的电极的晶体层叠结构体的垂直截面图。
图8是第2实施方式的发光元件的垂直截面图。
图9是表示第2实施方式以及比较例的发光元件的介电体层为SiN层的情况下的纵向的电流－电压特性的坐标图。
图10是表示第2实施方式以及比较例的发光元件的光输出特性的坐标图。
图11是表示通过光学模拟求出的介电体层的材料和发光元件的光提取效率的关系的一例的坐标图。
具体实施方式
在形成具有Ga2O3基板和氮化物半导体层的晶体层叠结构体的情况下，为了减少由于Ga2O3基板和氮化物半导体层的折射率不同引起的光在Ga2O3基板和氮化物半导体层的界面处的反射，考虑到在Ga2O3基板的形成有凹凸图案的面上生长出氮化物半导体晶体的方法。
但是，本发明人等有如下发现：在Ga2O3基板的形成有凹凸图案的面上生长出氮化物半导体晶体的情况下，得不到晶体品质高的氮化物半导体层。作为该理由之一，认为能生长出品质高的氮化物半导体晶体的Ga2O3晶体的晶体面被限制。当在Ga2O3基板的上表面形成凹凸图案时，出现包含不适合品质高的氮化物半导体晶体生长的基质的晶体面的各种晶体面，因此得不到晶体品质高的氮化物半导体层。
于是，为了避免这样的问题，本发明人等深入研究的结果，完成了以下述实施方式为一例的发明。
〔第1实施方式〕
(晶体层叠结构体的结构)
图1是第1实施方式的晶体层叠结构体的垂直截面图。晶体层叠结构体1包含Ga2O3基板2、Ga2O3基板2上的介电体层3以及介电体层3上的氮化物半导体层4。
Ga2O3基板2由β－Ga2O3单晶构成。Ga2O3基板2的上表面是没有凹凸的平坦面，是能成为品质高的氮化物半导体晶体生长的基质的具有(101)、(－201)、(100)等的面方位的面。Ga2O3基板2的折射率大约为1.9。
介电体层3是以SiN为主成分的SiN层、以HfO2为主成分的HfO2层等与Ga2O3基板2的折射率之差为0.15以下的介电体层。例如，在Ga2O3基板2的折射率为1.9的情况下，介电体层3的折射率为1.75以上且2.05以下。
介电体层3以部分地覆盖Ga2O3基板2的上表面的方式形成于Ga2O3基板2上。介电体层3的图案形状没有限定，例如为点图案、孔图案、线与空间图案。
介电体层3的折射率接近于Ga2O3基板2的折射率，因此Ga2O3基板2和介电体层3的界面的反射率较小。在介电体层3为SiN层的情况下，也可以包含O等Si、N以外的元素，但是为了更加减小介电体层3的折射率与Ga2O3基板2的折射率之差，优选基本仅由SiN构成。
另外，为了防止从介电体层3朝向Ga2O3基板2的光的全反射，优选介电体层3的折射率为Ga2O3基板2的折射率以下。
通过控制介电体层3的成膜温度等形成条件，能调整介电体层3的折射率，更加减小介电体层3的折射率与Ga2O3基板2的折射率之差。
此外，例如，在取代介电体层3而形成与Ga2O3基板2的折射率之差较大的SiO2层的情况下，SiO2层与Ga2O3基板2的界面的反射率变大，Ga2O3基板2与氮化物半导体层4之间的光透射率降低。SiO2层的折射率大约为1.5～1.6，与Ga2O3基板2的折射率之差为0.3以上。
氮化物半导体层4由氮化物半导体晶体、即AlxGayInzN(0≤x≤1、0≤y≤1、0≤z≤1、x+y+z＝1)晶体构成。特别是，在氮化物半导体层4为由GaN晶体(y＝1，x＝z＝0)构成的GaN层的情况下，在本实施方式的晶体层叠结构体1的构成中能提高氮化物半导体层4的晶体品质。
氮化物半导体层4也可以具有层叠多个层而成的多层结构，该多个层由氮化物半导体晶体构成。例如，在使用晶体层叠结构体1形成发光元件的情况下，能利用氮化物半导体层4构成发光层和夹着该发光层的包覆层等。
此外，Ga2O3基板2和氮化物半导体层4也可以包含Si等导电型杂质。
氮化物半导体层4通过以Ga2O3基板2的上表面为基质的外延晶体生长而形成，因此介电体层3不会完全覆盖Ga2O3基板2的上表面。氮化物半导体层4与介电体层3以及Ga2O3基板2的上表面的没有被介电体层3覆盖的部分接触。
构成氮化物半导体层4的氮化物半导体晶体从Ga2O3基板2的上表面的没有被介电体层3覆盖的区域开始生长，而不会从介电体层3开始生长。这样，氮化物半导体层4通过氮化物半导体晶体的选择生长而形成，因此氮化物半导体层4中的位错密度降低，晶体品质提高。此外，这样的使用选择生长的晶体生长方法被称为ELO(Epitaxial Lateral Overgrowth：侧向外延生长)等。
根据从氮化物半导体层4入射到介电体层3的光的波长，可决定用于提高透射率的介电体层3的厚度。期望介电体层3的厚度大于该波长。例如，在使用介电体层3为SiN层的晶体层叠结构体1来形成发光波长为400nm程度的发光层被包含在氮化物半导体层4的发光元件的情况下，优选介电体层3的厚度为0.5μm以上。
在晶体层叠结构体1中，在氮化物半导体层4与介电体层3之间，由于介电体层3的凹凸形状，光容易透射。另外，在介电体层3与Ga2O3基板2之间，介电体层3与Ga2O3基板2的折射率之差较小，因此光容易透射。因此，晶体层叠结构体1中的氮化物半导体层4与Ga2O3基板2之间的光的透射率较高。
(晶体层叠结构体的制造方法)
以下，作为本实施方式的晶体层叠结构体的制造工序的一例，对介电体层3为SiN层的情况下的制造工序的例子进行说明。
图2A～2D是表示第1实施方式的晶体层叠结构体的制造工序的垂直截面图。
首先，对经过CMP(Chemical Mechanical Polishing：化学机械抛光)处理的Ga2O3基板2实施有机清洗、SPM(Sulfuric acid/hydrogen peroxide mixture：硫酸/过氧化氢混合物)清洗以及利用HF液的清洗。
接着，将Ga2O3基板2搬送到MOCVD(Metal Organic ChemicalVapor Deposition：金属有机化学气相沉积)装置的腔室内。
接着，如图2A所示，在Ga2O3基板2上形成膜状的介电体层3。通过在将腔室内的温度保持在300～350℃的状态下，将作为Si的原料的SiH4、作为N的原料的NH3气体以及作为氛围气体的N2气体供应到腔室内，使SiN沉积于Ga2O3基板2上来形成该膜状的介电体层3。在该阶段，介电体层3为具有大致均匀的1μm程度的厚度的膜。此外，各个元素的原料不限于上述原料。
接着，如图2B所示，在介电体层3上形成抗蚀剂图案5。抗蚀剂图案5的图案形状例如是点的直径为2μm、间距为3μm的点图案。另外，也可以是孔图案、线与空间图案等的其它图案。抗蚀剂图案5例如通过光蚀刻来形成。
接着，如图2C所示，将抗蚀剂图案5作为掩模，利用BHF(缓冲氢氟酸)对介电体层3实施蚀刻，将抗蚀剂图案5的图案转印到介电体层3。
接着，如图2D所示，将残留的抗蚀剂图案5除去。然后，将作为N的原料的NH3气体、作为Ga的原料的三甲基镓(TMG)气体、作为Al的原料的三甲基铝(TMA)气体以及作为In的原料的三甲基铟(TMI)气体供应到腔室内，使作为氮化物半导体晶体的AlxGayInzN晶体在Ga2O3基板2上选择生长，形成氮化物半导体层4。由此，得到晶体层叠结构体1。
以下表示氮化物半导体层4由缓冲层和由其上的GaN层构成的情况下的具体的制造方法的例子，该缓冲层由AlGaInN系晶体构成。首先，利用有机清洗和SPM清洗对由Ga2O3基板2和介电体层3构成的结构体的表面进行清洗，投放到MOCVD装置。接着，使用NH3作为N的原料，使用三甲基镓(TMG)作为Ga的原料，使用三甲基铝(TMA)作为Al的原料，使用三甲基铟(TMI)作为In的原料，使用Si作为n型杂质，将基板表面的温度保持在500℃附近，形成低温AlGaN缓冲层。然后，使基板表面的温度上升到1000℃附近，进行初期n－GaN核的形成，就这样使其生长2μm左右。并且，使基板表面上升到1100℃附近，形成厚度2μm的n－GaN层，得到氮化物半导体层4。
(晶体层叠结构体的特性)
图3A是第1实施方式的晶体层叠结构体的氮化物半导体层形成前的SEM(Scanning Electron Microscope：扫描电子显微镜)照片，图3B、3C是氮化物半导体层形成后的SEM照片。
图3A表示Ga2O3基板2和作为介电体层3的SiN层，图3B、3C表示作为氮化物半导体层4的上表面的面方位为(002)的GaN层。
图4A是比较例的晶体层叠结构体的氮化物半导体层形成前的SEM照片，图4B、4C是氮化物半导体层形成后的SEM照片。
图4所示的比较例的晶体层叠结构体取代形成有介电体层3，而对Ga2O3基板2的上表面进行了凹凸加工。图4A表示上表面进行了凹凸加工的Ga2O3基板2，图4B、4C表示与本实施方式的氮化物半导体层4对应的上表面的面方位为(002)的GaN层。
图3A和图4A是从斜上方拍摄Ga2O3基板2的上表面而得的照片。图3A的截锥形状的物体是形成为构成介电体层3的点图案的SiN。图4A的截锥形状的物体是加工成点图案的Ga2O3基板2的上表面的凸部。
图3B、3C表示：本实施方式的氮化物半导体层4的上表面平坦、氮化物半导体层4的晶体品质较高。另一方面，图4B、4C所示的颜色较浓的部分是晶体的异常生长的部分，可知比较例的氮化物半导体层的晶体品质较差。其结果表示：在Ga2O3基板2的平坦的上表面上形成介电体层3与在Ga2O3基板2的上表面形成凹凸图案相比，可在没有异常生长的情况下得到晶体品质高的氮化物半导体层。
图5是表示第1实施方式以及比较例的晶体层叠结构体的氮化物半导体层的X射线摇摆曲线的半值宽度的坐标图。
图5所示的比较例的晶体层叠结构体与第1实施方式的晶体层叠结构体1不同，不包含介电体层3，仅由Ga2O3基板2和氮化物半导体层构成。
用于图5的测定的第1实施方式的介电体层3是SiN层。另外，第1实施方式的氮化物半导体层4、比较例的氮化物半导体层均由GaN晶体构成，上表面的面方位为(002)。
图5的左侧的“有介电体层”是第1实施方式的晶体层叠结构体1的测定值，右侧的“无介电体层”是比较例的晶体层叠结构体的测定值。
在图5中，(002)面以及与(002)面垂直的(101)面的X射线摇摆曲线的半值宽度分别用标识"□"、"◇"表示。(002)面的X射线摇摆曲线的半值宽度能评价与氮化物半导体层的上表面平行的面的取向，(101)面的X射线摇摆曲线的半值宽度能评价与氮化物半导体层的上表面垂直的面的取向。
如图5所示，(002)面的X射线摇摆曲线的半值宽度、(101)面的X射线摇摆曲线的半值宽度在具有介电体层3的第1实施方式的晶体层叠结构体1中，均比不具有介电体层3的比较例的晶体层叠结构体窄，特别是在(101)面中显著。其结果表示：通过设置介电体层3，氮化物半导体层的晶体品质提高。
图6是表示第1实施方式以及比较例的晶体层叠结构体的介电体层为SiN层的情况下的纵向(垂直方向)的电流－电压特性的坐标图。图6的横轴表示电压(V)，纵轴表示电流密度(A/cm2)。
用于图6的测定的第1实施方式的介电体层3是SiN层。可确认：在介电体层3是SiN层的情况下，能得到特别优良的晶体层叠结构体1的纵向(垂直方向)的电流－电压特性。
图6所示的比较例的晶体层叠结构体与第1实施方式的晶体层叠结构体1不同，不包含作为SiN层的介电体层3，仅由Ga2O3基板和氮化物半导体层构成。另外，第1实施方式的氮化物半导体层4、比较例的氮化物半导体层均由GaN晶体构成，上表面的面方位为(002)。
图6的“有SiN层”是第1实施方式的晶体层叠结构体1的测定值，“无SiN层”是比较例的晶体层叠结构体的测定值。
图6所示的电流－电压特性是通过将电极分别连接到Ga2O3基板和氮化物半导体层的表面，在晶体层叠结构体的纵向施加电压来测定的。图7中表示将电极连接到晶体层叠结构体1的Ga2O3基板2和氮化物半导体层4的情况。Ga2O3基板2和氮化物半导体层4分别连接有电极6a、6b。对比较例的晶体层叠结构体也同样地连接了电极。
图6表示：在不具有作为SiN层的介电体层3的比较例的晶体层叠结构体中，在Ga2O3基板2和氮化物半导体层的界面存在势垒，另一方面，在具有作为SiN层的介电体层3的第1实施方式的晶体层叠结构体1中，在Ga2O3基板2和氮化物半导体层4的界面不存在势垒，Ga2O3基板2和氮化物半导体层4欧姆接合。其结果表示：通过设置作为SiN层的介电体层3，晶体层叠结构体1的纵向的电阻减小。
用于上述的图3、图5、图6的照片或者测定的第1实施方式的作为SiN层的介电体层3是利用等离子体CVD装置(PD－220/samuko股份有限公司(サムコ(株))制造)，使用SiH4气体、NH3气体、N2气体作为工艺气体，以300℃的成膜温度形成的，折射率为1.89。
(第1实施方式的效果)
根据第1实施方式，通过在形成有介电体层3的Ga2O3基板2的上表面上形成氮化物半导体层4，能提高氮化物半导体层4与Ga2O3基板2之间的光的透射率。另外，在提高氮化物半导体层4的晶体品质、特别是介电体层3是SiN层的情况下，能使Ga2O3基板2和氮化物半导体层4欧姆接合。另外，在氮化物半导体层4是GaN层的情况下，通过本实施方式，能提高晶体品质。
〔第2实施方式〕
(发光元件的结构)
第2实施方式是关于包含第1实施方式的晶体层叠结构体1的发光元件的方式。以下对该发光元件的一例进行说明。
图8是第2实施方式的发光元件的垂直截面图。发光元件100是LED元件，具有：Ga2O3基板12、Ga2O3基板12上的介电体层13、介电体层13上的n型包覆层14、n型包覆层14上的发光层15、发光层15上的p型包覆层16、p型包覆层16上的接触层17、接触层17上的p型电极18以及Ga2O3基板12的与介电体层13相反的一侧的面上的n型电极19。
Ga2O3基板12和介电体层13分别相当于第1实施方式的Ga2O3基板2、介电体层3。另外，n型包覆层14由氮化物半导体晶体构成，因此至少n型包覆层14相当于第1实施方式的氮化物半导体层4。在n型包覆层14上的层由氮化物半导体晶体构成的情况下，由n型包覆层14和其上的氮化物半导体晶体构成的层相当于氮化物半导体层4。例如，在n型包覆层14、发光层15、p型包覆层16以及接触层17由氮化物半导体晶体构成的情况下，这些层全部相当于氮化物半导体层4。
发光元件100是垂直驱动型的发光元件，在动作时，对Ga2O3基板12和相当于氮化物半导体层4的上述层通电。
发光元件100使用第1实施方式的晶体层叠结构体1形成，因此相当于Ga2O3基板2的Ga2O3基板12与包含相当于氮化物半导体层4的n型包覆层14的层之间的光的透射率较高。因此，在发光元件100是从Ga2O3基板12侧提取光的倒装型的发光元件的情况下，能使从发光层15发出并朝向Ga2O3基板12的光有效地透射，能得到较高的光输出。
另外，在发光元件100是从接触层17侧提取光的正装型的发光元件的情况下，能抑制从发光层15发出并朝向Ga2O3基板12的光在n型包覆层14和Ga2O3基板12的界面发生反射而被发光层15等吸收。由此，能得到较高的光输出。
(发光元件的特性)
以下与比较例的发光元件的特性相比较来对本实施方式的发光元件100的电流－电压特性以及光输出特性进行说明。
接着表示用于这些电流－电压特性、以及光输出特性的测定的发光元件100的具体构成。
Ga2O3基板12是厚度为400μm、上表面的面方位为(－201)的n型的β－Ga2O3基板。介电体层13是厚度为1μm、折射率为1.89、被覆率(介电体层13将Ga2O3基板12的上表面的氮化物半导体层14的正下方的区域覆盖的比例)为15％的SiN层。n型包覆层14是厚度6μm的n型的GaN晶体膜。发光层15是使厚度2.8nm的GaN晶体膜和厚度12nm的InGaN晶体膜交替地层叠形成的由7层GaN晶体膜和7层InGaN晶体膜构成的层。p型包覆层16是厚度0.2μm的p型的GaN晶体膜。接触层17是厚度0.15μm的p型的GaN晶体膜。
比较例的发光元件的构成是从发光元件100的构成省去了介电体层13。
图9是表示第2实施方式以及比较例的介电体层是SiN层的情况下的发光元件的纵向的电流－电压特性的坐标图。图9的横轴表示电压(V)，纵轴表示电流(mA)。
用于图9的测定的第2实施方式的介电体层13是SiN层。可确认：在介电体层13是SiN层的情况下，可得到特别优良的发光元件100的纵向(垂直方向)的电流－电压特性。
如图9所示，具有作为SiN层的介电体层13的本实施方式的发光元件100与不具有作为SiN层的介电体层13的比较例的发光元件相比，使特定的电流流过所需的电压较小。其结果表示，通过设置作为SiN层的介电体层13，能减小发光元件的驱动电压。
图10是表示第2实施方式以及比较例的发光元件的光输出特性的坐标图。图10的横轴表示发光波长(nm)，纵轴表示光输出(任意单位)。在该测定中，将发光元件100的p型电极18侧安装到座架，进行全光束测定。
图10表示：具有介电体层13的本实施方式的发光元件100与不具有介电体层13的比较例的发光元件相比，光输出较大。其结果表示：通过设置介电体层13，能提高发光元件的光输出。
可以认为以上结果是由于如下引起的：通过设置介电体层13，相当于氮化物半导体层4的n型包覆层14、发光层15、p型包覆层16以及接触层17的晶体品质提高，Ga2O3基板12和n型包覆层14的界面的反射率降低等。另外，由于使用SiN层作为介电体13，因此Ga2O3基板12和n型包覆层14欧姆接合也非常有助于上述结果。
图11是表示通过光学模拟求出的介电体层的材料和发光元件的光提取效率的关系的一例的坐标图。
在该光学模拟中，假设Ga2O3基板12的折射率为1.9，与介电体层13对应的介电体层由直径2μm、间距3μm、高度1μm的点图案构成，从Ga2O3基板12侧提取从发光层发出的光。在此，作为介电体层，使用SiO2层(n＝1.46)、SiN层(n＝1.9)以及ZnO层(n＝2.2)。其中，仅SiN层满足本实施方式的介电体层13的折射率的条件。
图11的光提取效率是在本实施方式的发光元件100中，将在Ga2O3基板12的表面取代介电体层13而形成相同形状的凹凸的情况下的光提取效率作为基准而标准化所得的。但是，成为该基准的光提取效率是假设在表面形成有凹凸的Ga2O3基板12上形成有晶体品质良好的n型包覆层14、发光层15、p型包覆层16以及接触层17的情况下的理论值。实际上，如使用图4说明的那样，难以在表面形成有凹凸的Ga2O3基板上形成晶体品质良好的氮化物半导体层，因此难以得到晶体品质高的n型包覆层14、发光层15、p型包覆层16以及接触层17。
图11表示在使用满足介电体层13的折射率的条件的SiN层作为介电体层的情况下光提取效率最高。
另外，根据光学模拟，在介电体层的折射率为1.75以上且2.05以下时，即与Ga2O3基板12的折射率之差为0.15以下时，求出光提取效率成为基准值的大约98.5％以上。
(第2实施方式的效果)
根据第2实施方式，通过使用氮化物半导体层4的晶体品质较高、Ga2O3基板2和氮化物半导体层4欧姆接合的第1实施方式的晶体层叠结构体1，能得到光输出高且驱动电压较低的发光元件100。
以上说明了本发明的实施方式，但是本发明不限于上述实施方式，能在不脱离发明主旨的范围内作出各种变形后实施。
另外，上述记载的实施方式并不限定权利要求书所涉及的发明。另外，应注意的是：用于解决发明的课题的方案并不一定需要在实施方式中说明的特征的全部组合。
工业上的可利用性
提供晶体层叠结构体和包含该晶体层叠结构体的发光元件，晶体层叠结构体能实现光输出较高的发光元件，具有Ga2O3基板和氮化物半导体层。
附图标记说明
1：晶体层叠结构体；2、12：Ga2O3基板；3、13：介电体层；4：氮化物半导体层；100：发光元件。

Claims (6)

1.一种晶体层叠结构体，其具有：
Ga2O3基板；
介电体层，其以部分地覆盖所述Ga2O3基板的上表面的方式形成于所述Ga2O3基板上，与所述Ga2O3基板的折射率之差为0.15以下；以及
氮化物半导体层，其隔着所述介电体层形成于所述Ga2O3基板上，与所述介电体层和所述Ga2O3基板的上表面的没有被所述介电体层覆盖的部分接触。
2.根据权利要求1所述的晶体层叠结构体，其中，
所述介电体层是以SiN为主成分的SiN层。
3.根据权利要求1或2所述的晶体层叠结构体，其中，
所述氮化物半导体层是GaN层。
4.根据权利要求3所述的晶体层叠结构体，其中，
所述氮化物半导体层的上表面的面方位为(002)。
5.根据权利要求1或2所述的晶体层叠结构体，其中，
所述介电体层的厚度为0.5μm以上。
6.一种发光元件，其包含权利要求1或2所述的晶体层叠结构体，
对所述Ga2O3基板和所述氮化物半导体层通电。
CN201380068787.9A 2013-01-11 2013-12-25 晶体层叠结构体和发光元件 Active CN104885195B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013003941A JP5865271B2 (ja) 2013-01-11 2013-01-11 結晶積層構造体及び発光素子
JP2013-003941 2013-01-11
PCT/JP2013/084683 WO2014109233A1 (ja) 2013-01-11 2013-12-25 結晶積層構造体及び発光素子

Publications (2)

Publication Number Publication Date
CN104885195A true CN104885195A (zh) 2015-09-02
CN104885195B CN104885195B (zh) 2018-01-16

Family

ID=51166890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380068787.9A Active CN104885195B (zh) 2013-01-11 2013-12-25 晶体层叠结构体和发光元件

Country Status (7)

Country Link
US (1) US20150364646A1 (zh)
EP (1) EP2945187A4 (zh)
JP (1) JP5865271B2 (zh)
KR (1) KR20150104199A (zh)
CN (1) CN104885195B (zh)
TW (1) TW201434174A (zh)
WO (1) WO2014109233A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143622A (ja) * 2015-02-04 2016-08-08 株式会社タムラ製作所 Ｌｅｄ照明装置、投光器及びヘッドライト
JP6811646B2 (ja) * 2017-02-28 2021-01-13 株式会社タムラ製作所 窒化物半導体テンプレート及びその製造方法
GB201705755D0 (en) * 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP6991503B2 (ja) * 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202216A1 (en) * 2005-03-08 2006-09-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device, semiconductor light emitting apparatus, and method of manufacturing a semiconductor light emitting device
CN102308370A (zh) * 2009-02-09 2012-01-04 住友电气工业株式会社 外延晶片、氮化镓系半导体器件的制作方法、氮化镓系半导体器件及氧化镓晶片
WO2012093601A1 (ja) * 2011-01-07 2012-07-12 三菱化学株式会社 エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP5060055B2 (ja) * 2006-02-09 2012-10-31 浜松ホトニクス株式会社 窒化化合物半導体基板及び半導体デバイス
KR101020958B1 (ko) * 2008-11-17 2011-03-09 엘지이노텍 주식회사 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
WO2012137781A1 (ja) * 2011-04-08 2012-10-11 株式会社タムラ製作所 半導体積層体及びその製造方法、並びに半導体素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202216A1 (en) * 2005-03-08 2006-09-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device, semiconductor light emitting apparatus, and method of manufacturing a semiconductor light emitting device
CN102308370A (zh) * 2009-02-09 2012-01-04 住友电气工业株式会社 外延晶片、氮化镓系半导体器件的制作方法、氮化镓系半导体器件及氧化镓晶片
WO2012093601A1 (ja) * 2011-01-07 2012-07-12 三菱化学株式会社 エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス

Also Published As

Publication number Publication date
JP2014135450A (ja) 2014-07-24
JP5865271B2 (ja) 2016-02-17
TW201434174A (zh) 2014-09-01
KR20150104199A (ko) 2015-09-14
CN104885195B (zh) 2018-01-16
US20150364646A1 (en) 2015-12-17
EP2945187A1 (en) 2015-11-18
EP2945187A4 (en) 2016-08-24
WO2014109233A1 (ja) 2014-07-17

Similar Documents

Publication Publication Date Title
US8614454B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
CN104919604B (zh) 氮化物半导体发光元件
TWI487141B (zh) 提高光萃取效率之半導體光電結構及其製造方法
CN101964382B (zh) 提高光萃取效率的半导体光电结构及其制造方法
US8476670B2 (en) Light emitting devices and methods of manufacturing the same
KR20120032329A (ko) 반도체 소자
US9190268B2 (en) Method for producing Ga-containing group III nitride semiconductor
KR101071450B1 (ko) Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
CN106601882B (zh) 一种发光二极管的外延片及其制造方法
US20130075755A1 (en) Light emitting device and manufacturing method thereof
CN104885195A (zh) 晶体层叠结构体和发光元件
CN115842077A (zh) 发光二极管外延片及其制备方法、发光二极管
US8980664B2 (en) Method for fabricating stacked nitride-compound semiconductor structure and method for fabricating nitride-compound semiconductor light emitting device
KR20130122727A (ko) 광학 소자의 제조 방법
JP2016072388A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP3884969B2 (ja) 半導体発光素子およびその製造方法
JP2005085932A (ja) 発光ダイオード及びその製造方法
CN108630791A (zh) 氮化镓基发光二极管外延片及其制造方法
KR20140021746A (ko) 반도체 소자 및 그 제조 방법
WO2016002801A1 (ja) 半導体積層構造体及び半導体素子
JP5128075B2 (ja) 化合物半導体基板、その製造方法及び半導体デバイス
US20230115980A1 (en) Masking layers in led structures
JP2003158295A (ja) ＧａＮ系半導体薄膜、その製造方法、半導体発光素子
JP2014199939A (ja) 結晶積層構造体及び半導体素子
TW202226617A (zh) 紅led及製造方法

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220215

Address after: Tokyo, Japan

Patentee after: TAMURA Corp.

Address before: Tokyo, Japan

Patentee before: TAMURA Corp.

Patentee before: Light wave Co., Ltd

TR01 Transfer of patent right