JP3884969B2 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP3884969B2
JP3884969B2 JP2002038263A JP2002038263A JP3884969B2 JP 3884969 B2 JP3884969 B2 JP 3884969B2 JP 2002038263 A JP2002038263 A JP 2002038263A JP 2002038263 A JP2002038263 A JP 2002038263A JP 3884969 B2 JP3884969 B2 JP 3884969B2
Authority
JP
Japan
Prior art keywords
layer
mask
light emitting
slope
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002038263A
Other languages
English (en)
Other versions
JP2003243702A (ja
Inventor
宣彦 澤木
善央 本田
典史 亀代
雅史 山口
成泰 田中
典克 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002038263A priority Critical patent/JP3884969B2/ja
Publication of JP2003243702A publication Critical patent/JP2003243702A/ja
Application granted granted Critical
Publication of JP3884969B2 publication Critical patent/JP3884969B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、窒化物半導体を用いた半導体発光素子およびその製造方法に関する。
【0002】
【従来の技術】
GaN,InN,AINおよびそれらの混晶半導体からなる窒化物半導体材料を用いた発光素子は、従来から知られている。たとえばサファイア基板、GaN基板、SiC基板もしくはシリコン(111)基板上にInxGa1-xN結晶を発光層として形成した発光素子が作製されている。
【0003】
特にシリコン基板は他の基板と比較して大面積で品質の一定したものが安価に得られるため、これを採用することにより低コストで上記発光素子を製造できるということが期待されている。また、混晶半導体からなる窒化物半導体材料を用いて、半導体発光素子の試作も試みられている。
【0004】
【発明が解決しようとする課題】
ところがシリコン(111)基板を用いて窒化物半導体の成長を行なうとC面を成長面として有する窒化物半導体膜が得られるものの、このエピタキシャル半導体膜は、原子レベルでの平坦性があまり良くなかった。
【0005】
例えばこれらの基板上にn型のクラッド層、量子井戸型のInxGa1-xNからなる発光層、p型のクラツド層を積層して微細構造の半導体発光素子を作製した場合、膜の非平坦性のため発光層の厚みやIn組成の不均一が生じる。このことが、半導体発光素子の発光に影響を及ぼし、40nmと半値幅の広い発光スペクトルを有する半導体発光素子しか得られなかった。
【0006】
また、シリコン基板は窒化物半導体と比較して熱膨張係数が小さい。よって窒化物半導体膜の成長後、常温にその膜を戻した際に、成長した窒化物半導体膜がシリコン基板から引張応力を受ける。そのため、サファイア基板等と比べて、シリコン基板にクラックが非常に生じやすいという問題がある。このような半導体発光素子の光出力は、サファイア基板あるいはSiC基板上の素子それと比較すると劣るものであった。
【0007】
また、この様なシリコン基板上にC面を成長面として作製した窒化物系半導体発光素子においても、上記と同様、In組成の不均一からその発光における半値幅が広く、誘導放出光を得にくい。よって、発振閥値が高い半導体発光素子しか得られにくく、サファイア基板あるいはSiC基板上の発光素子と比較すると特性が劣るものであった。そのため、寿命の長い半導体発光素子を得ることが困難であった。
【0008】
そこで、上記の問題を解決するために、本願出願人と同一出願人により次のような手法が提案されている。
【0009】
例えば、シリコン基板(001)面より[01−1]軸のまわりで7.3度回転した基板もしくは、その面から任意の方向に3度以内の範囲で傾いた面に対して、図1の様に、部分的にSiO2によるマスク19を施す。そのSiO2からなるマスク19のない開口部分に対してエッチングを行なうことで、このシリコン基板1の主面に対し62度傾斜した(111)ファセット面21をもつ溝を形成する。
【0010】
このファセット面21上にさらに窒化物系半導体膜をエピタキシャル成長させることで、GaN系半導体の(1−101)ファセット面22を成長面とした成長膜を得ることが可能となる。このファセット面22は極めて平坦性の優れた面である。
【0011】
つまり、上記の基板を用いて窒化物系半導体膜の成長を行なうことで、原子レベルで平坦性の高い窒化物半導体膜を得ることができる。それにより、発光層の厚みやIn組成の均一性を上げることができ、半値幅の狭い発光スペクトルを有する半導体発光素子を作製することができる。
【0012】
また、本願出願人は、窒化物半導体膜のc軸を傾けることで、シリコン基板と窒化物半導体膜との間の熱膨張係数差が小さくなり、クラックが入りにくくなることをも知得した。
【0013】
さらに、このような(1−101)ファセット面22を窒化物系半導体発光素子への成長面として用いた場合、c軸を傾けることにより活性層内の井戸および障壁層内に、歪から生じるピエゾ効果による電界が減少する。そのため、電子正孔対のキャリア再結合確率が上がり、発光効率を上げることが可能となる。
【0014】
このように(1−101)ファセット面22を用いた場合には、窒化物半導体素子に対して多くの利点が期待される。
【0015】
ところが、この(1−101)ファセット面22を有する三角柱状構造(図1参照)を合体させて連続膜とし、その連続膜上に一般式InxGayAlzN(ただし、x+y+z=1,0≦x≦1,0≦y≦1,0≦z≦1)で表される化合物半導体層を有する半導体素子を作製し、その上面において発光層の発光状態をPL(Photo Luminescence)測定で観察したところ、周期的に光らない部分(暗部)が素子内で観察された。
【0016】
そこで、本願発明者は、この作製した発光素子内の暗部発生の原因を明らかにするため、上記のようなファセット成長を行った試料について断面TEM観察を行い、転位の観察を行なった。
【0017】
その結果、図2(a)、(b)に示す通り、成長面(ファセット面22)に向かって転位が伸びていることが判明した。この転位層23による欠陥により、半導体発光素子の発光効率が低下しているものと考えられる。
【0018】
本発明は、上記の課題を解決するためになされたものであり、転位による欠陥の発生に起因する半導体発光素子の発光効率低下を抑制することを目的とする。
【0019】
【課題を解決するための手段】
本発明に係る半導体発光素子は、(001)面から[0−1−1]方向に7.3度回転した主面を有するシリコン基板と、シリコン基板に形成され該シリコン基板の主面より62度傾斜した(111)ファセット面かもしくはこの面から任意の方向に3度以内の範囲で傾いた第1の斜面および該第1の斜面とは異なる第2の斜面を有する溝と、第1の斜面上に形成され(1−101)ファセット面を成長面とする窒化物半導体層と、シリコン基板の主面上と溝の第2の斜面上とに選択的に形成され窒化物半導体層の成長を抑制する成長抑制層と、窒化物半導体層の成長面に向かって転位が延びることを抑制する転位抑制部とを備える。なお、転位抑制部としては、たとえばシリコン酸化膜やシリコン窒化膜等の誘電体膜、あるいは誘電体膜の積層膜を使用することができる。
【0020】
上記の窒化物半導体層の成長時には、基板と窒化物半導体層との界面での熱膨張係数差や格子定数差から上述のように転位が生成される。この転位は、横方向に折れ曲がり、窒化物半導体層を貫通して窒化物半導体層の成長面にまで達し得る。そこで、上記のように転位抑制層を設けることにより、かかる転位が窒化物半導体層の成長面に向かって延びることを抑制することができ、窒化物半導体層の成長面に転位が達するのを阻止することができる。
【0021】
上記転位抑制は、好ましくは、成長面に向かって延びる転位を横断する位置に形成される。上記成長抑制層の一で前記転位抑制構成してもよい。上記転位抑制は、好ましくは、溝上に突出する。
【0022】
上記第1の斜面は、好ましくは、転位抑制部における溝上の端部から、第1の斜面に対し垂直方向に10nm以上500nm以下の位置に形成される。上記転位抑制部は、窒化物半導体層の内部に形成されてもよい。
【0023】
シリコン基板上に複数の溝が形成された場合、窒化物半導体層は複数の溝部より成長した三角柱状結晶が合体して形成されてもよい。
【0024】
上記窒化物半導体層は、第1クラッド層,活性層,第2クラッド層を含んでおり、第1および第2クラッド層は、Alを含有する窒化物半導体で構成されることが好ましい。
【0025】
上記活性層は、シリコン基板の主面に略一致した面方位をもつことが好ましい。また、上記活性層は、(1−101)面を面方位として有するものであってもよい。
【0026】
上記窒化物半導体層の<0001>方向は、好ましくは、第1の斜面に略垂直である。上記溝は、好ましくは、活性層を構成する窒化物半導体の[11−20]方向に沿って延伸する。
【0027】
本発明に係る半導体発光素子の製造方法は、1つの局面では、次の各工程を備える。(001)面から[0−1−1]方向に7.3度回転した主面を有するシリコン基板の主面上に、選択的に第1マスクを形成する。第1マスクを用いて、シリコン基板の主面から62度傾斜した(111)ファセット面もしくはこの面から任意の方向に3度以内の範囲で傾いた第1の斜面および該第1の斜面とは異なる第2の斜面を有する溝を形成する。溝の第1の斜面を後退させて第1マスクを溝上に突出させる。第2の斜面上に選択的に第2マスクを形成する。第2マスクで覆われていない第1の斜面上に窒化物半導体を結晶成長し、化合物半導体層を形成する。該化合物半導体層上に、窒化物半導体で構成される、第1クラッド層、活性層および第2クラッド層を順に積層する。なお、本発明のマスクとしては、たとえばシリコン酸化膜やシリコン窒化膜等の誘電体膜、あるいは誘電体膜の積層膜を使用することができる。
【0028】
上記のように溝の斜面を後退させてマスクを溝上に突出させることにより、窒化物半導体の成長により転位層の広がる領域の厚さだけ予め斜面を後退させることができる。それにより、溝上に突出したマスクによって、窒化物半導体の成長面に転位層が延びるのを抑制することができ、窒化物半導体層の成長面に転位が達するのを阻止することができる。
【0029】
本発明に係る半導体発光素子の製造方法は、他の局面では、次の各工程を備える。(001)面から[0−1−1]方向に7.3度回転した面もしくはこの面から任意の方向に3度以内傾けた範囲内にある面で構成される主面を有するシリコン基板の主面上に、選択的に第1マスクを形成する。該第1マスクを用いて、シリコン基板の主面に、シリコン基板の主面より62度傾斜した(111)面もしくはこの面から任意の方向に3度以内の範囲で傾いた面である第1の斜面および該第1の斜面とは異なる第2の斜面を有する溝を形成する。溝の第1の斜面を後退させて第1マスクを溝上に突出させる。第2の斜面上に選択的に第2マスクを形成する。第2マスクで覆われていない第1の斜面上に窒化物半導体を結晶成長し、化合物半導体層を形成する。該化合物半導体層上に、窒化物半導体で構成される、第1クラッド層、活性層および第2クラッド層を順に積層する。
【0030】
本局面の場合にも、溝の斜面を後退させてマスクを溝上に突出させているので、1つの局面の場合と同様に、窒化物半導体層の成長面に転位が達するのを阻止することができる。
【0031】
上記第2マスクは、好ましくは、第1の斜面以外の基板の表面の少なくとも一部に形成され、窒化物半導体の成長を抑制する。
【0032】
上記溝が基板上に複数設けられた場合、各溝の第1の斜面上に形成された化合物半導体層を合体させることが好ましい。また、上記化合物半導体層形成後に、シリコン基板を除去してもよい。
【0033】
上記化合物半導体層の<0001>方向が第1の斜面に略垂直であるように化合物半導体層が結晶成長することが好ましい。また、上記第1および第2クラッド層を、Alを含有する窒化物半導体で構成することが好ましい。
【0034】
上記活性層は、好ましくは、シリコン基板の主面に略一致した面方位をもって結晶成長する。また、上記活性層は、好ましくは、(1−101)面を面方位として有する。
【0035】
本発明に係る半導体発光素子の製造方法は、さらに他の局面では、次の各工程を備える。(001)面から[0−1−1]方向に7.3度回転した主面を有するシリコン基板の主面上に、選択的に第1マスクを形成する。第1マスクを用いて、シリコン基板の主面から62度傾斜した(111)ファセット面もしくはこの面から任意の方向に3度以内の範囲で傾いた第1の斜面および該第1の斜面とは異なる第2の斜面を有する複数の溝を形成する。各々の溝の第2の斜面上に選択的に第2マスクを形成する。第2マスクで覆われていない各々の溝の第1の斜面上に窒化物半導体を結晶成長させ、該窒化物半導体を合体させて化合物半導体層を形成する。化合物半導体層上に、該化合物半導体層表面に達する転位層を覆うように選択的に第3マスクを形成する。第3マスク形成後に化合物半導体層を成長させる。化合物半導体層上に、窒化物半導体で構成される、第1クラッド層、活性層および第2クラッド層を順に積層する。なお、本発明において「転位層」とは、窒化物半導体とシリコン基板との界面で、窒化物半導体の成長により多数発生した転位を含む層のことを称する。
【0036】
本局面の場合には、転位層を覆うように選択的に第マスクを形成し、その後に化合物半導体層を成長させているので、この第マスクよりも窒化物半導体層の成長面側に転位が延びることを抑制することができる。その結果、窒化物半導体層の成長面に転位が達するのを阻止することができる。
【0037】
本発明に係る半導体発光素子の製造方法は、さらに他の局面では、次の各工程を備える。(001)面から[0−1−1]方向に7.3度回転した面もしくはこの面から任意の方向に3度以内傾けた範囲内にある面で構成される主面を有するシリコン基板の主面上に、選択的に第1マスクを形成する。第1マスクを用いて、シリコン基板の主面に、シリコン基板の主面より62度傾斜した(111)面もしくはこの面から任意の方向に3度以内の範囲で傾いた面である第1の斜面および該第1の斜面とは異なる第2の斜面を有する複数の溝を形成する。各々の溝の第2の斜面上に選択的に第2マスクを形成する。第2マスクで覆われていない各々の溝の第1の斜面上に窒化物半導体を結晶成長させ、該窒化物半導体を合体させて化合物半導体層を形成する。化合物半導体層上に、該化合物半導体層表面に達する転位層を覆うように選択的に第3マスクを形成する。第3マスク形成後に化合物半導体層を成長させる。化合物半導体層上に、窒化物半導体で構成される、第1クラッド層、活性層および第2クラッド層を順に積層する。
【0038】
本局面の場合にも、転位層を覆うように選択的に第マスクを形成しているので、この第マスクよりも窒化物半導体層の成長面側に転位が延びることを抑制することができ、窒化物半導体層の成長面に転位が達するのを阻止することができる。
【0039】
【発明の実施の形態】
本発明について、以下に実施の形態を示しつつ説明する。
【0040】
<実施の形態1>
図3は、窒化物半導体膜の(1−101)ファセット面上に素子を形成した本実施の形態における窒化物半導体発光素子の構造例を示す概略断面図である。
【0041】
図3に示すように、[0−1−1]方向へ7.3度オフしたシリコン基板((001)Siオフ基板)1の主面に溝6を設け、該溝6の表面であるファセット面21上に窒化物半導体を成長させる。図3の例では、ファセット面21上にn−AlGaInNからなる中間層10を介してn−GaInNからなる第1のクラッド層2を形成する。
【0042】
このとき、中間層10あるいは第1のクラッド層2には転位が発生するが、溝6上に張り出すようにマスク19を設けているので、該マスク19の張出部(転位抑制層)により転位が第1のクラッド層2の表面(成長面)に達するのを阻止することができる。
【0043】
第1のクラッド層2は、図3に示す例では三角柱状の結晶形状を有する。この第1のクラッド層2上に、InxGa1-xNからなる発光層3,p−AlGaInNからなるキャリアブロック層4、p−GaInNからなる第2のクラッド層5を順に積層する。溝6は、発光層3やキャリアブロック層4等を含む活性層を構成する窒化物半導体の[11−20]方向に沿って延伸する。
【0044】
シリコン基板1下面には電極15が設けられ、第2のクラッド層5の上面には透明電極17が設けられる。透明電極17の上面の一部には、ボンディング電極16が設けられる。
【0045】
マグネシウムがドープされp型の第2のクラッド層5の抵抗は大きい。従って、第2のクラッド層5の一端へボンディング電極16のみから電流、即ち正孔を注入しても、電流密度が発光層3の全域において均一とならないおそれがある。そこで、ボンディング電極16と第2のクラッド層5との間に、第2のクラッド層5のほぼ全面にわたる薄膜の透明電極17を設ける。
【0046】
このように透明電極17を形成することにより、より多くの発光を取り出すことができる。n型のシリコン基板1に接続される電極15には金属を用いればよく、Al,Ti,Zr,Hf,V,Nbのいずれかを含むことが望ましい。p型のGaN第2のクラッド層5に接続される透明電極17には、20nm以下の膜厚の金属を用いればよく、Ta,Co,Rh,Ni,Pd,Pt,Cu,Ag,Auのいずれかを含むことが望ましい。
【0047】
本実施の形態で用いたシリコン基板1は、(001)面から7.3度[0−1−1]方向に傾けた、すなわち(001)面から[01−1]軸のまわりで7.3度回転した主面7を持つものである。しかし、該主面7から任意の方向に3度以内の範囲で傾いた主面を有するシリコン基板1を使用した場合も、(1−101)面を成長面として有する極めて平坦なGaN層が得られる。
【0048】
図3に示す半導体発光素子は、シリコン基板1上に単数の第1のクラッド層2を形成し、該第1のクラッド層2のファセット面上に半導体素子を形成したものである。
【0049】
しかし、図9に示すように、シリコン基板1上に複数の第1のクラッド層2を形成し、この第1のクラッド層2上に半導体素子をそれぞれ形成してもよい。この場合、隣合う第2のクラッド層5上に延在するように透明電極17を成膜する。
【0050】
このように隣合う第2のクラッド層5上に透明電極17を延在させることにより、それぞれの第1のクラッド層2の側面が短絡するおそれがある。そこで、図9に示すとおり、透明電極17を形成する前に、第1のクラッド層2、発光層3,キャリアブロック層4および第2のクラッド層5の側面を覆うように絶縁膜18を形成する。絶縁膜18は、100nmの厚さのシリコン酸化膜、シリコン窒化膜等からなる絶縁膜をスパッタリング等で形成し、この絶縁膜をフォトリソグラフィおよびエッチング技術を用いてパターニングすることにより形成可能である。
【0051】
InxGa1-xN発光層はGaxIn1-xNの組成xを変えることにより、バンド間発光の波長を紫外から赤色まで発光させることができる。たとえばGaの固相の組成がX=0.82の場合、青色で発光する発光素子が得られる。
【0052】
なお、本明細書において、窒化物半導体とは、主にIII族元素とN元素より構成された化合物半導体であって、AlxInyGa1-x-yN(0≦x,y≦1)の他、そのIII族元素の一部(20%程度以下)をB,Ti等の他の元素で置換した結晶や、そのN元素の一部(10%程度以下)をAs,P,Sb等の他の元素で置換した結晶を含む。
【0053】
次に、本実施の形態1における窒化物半導体発光素子の作製方法について説明する。
【0054】
まず、上述した主面を有するシリコン基板1を洗浄する。このシリコン基板1の主面上にスパッタリングもしくはCVD(Chemical Vapor Deposition)等の技術を用い、シリコン酸化膜やシリコン窒化膜等の誘電体膜を100nm程度の厚みに形成する。この誘電体膜を形成後、写真製版およびエッチングにより絶縁膜をストライプ状にパターニングする。それにより、図4に示すように、シリコン基板1の主面7上に、部分的にSiO2によるマスク(成長抑制層)19を形成する。
【0055】
ところで、シリコン基板1は青、緑、赤色と可視領域の光を吸収するので、半導体発光素子において光の取出し効率を上げるため、マスク19として誘電体多層反射膜を用いることが好ましい。それにより、可視光の光の取出し効率を向上することができる。
【0056】
たとえば460nmを中心波長とした青の発光素子を作製する場合、マスク19としてSiO2(79nm)/ZrO2(55nm)を3ペア組み合わせた膜を使用することで、取出し効率を向上することができる。
【0057】
次に、KOHからなるアルカリエッチング液によってマスク19を形成していない部分のシリコン基板1にエッチングを行なう。それにより、図5に示すように、シリコン基板1の主面7に対し62度傾斜した(111)ファセット面21をもつ複数の溝6を形成する。この溝6は、Si[01−1]方向に延在するストライプ状の溝である。
【0058】
シリコン基板1の主面7を上記のような面方位とすることにより、上記のエッチングにより主面7に対し62度傾斜した(111)ファセット面21が得られる。該(111)ファセット面21は、従来知られているアルカリエッチャントの温度を適宜調整し、エッチング速度を調整することで容易に形成できる。
【0059】
また、(111)ファセット面21のエッチングを行う際にオーバーエッチングを行い、マスク19下に位置するシリコン基板1をエッチングし、マスク19下に(111)ファセット面21を形成する。そのため、図5に示すように、マスク19の端部が溝6上に張り出した状態となる。このオーバーエッチングにより、後工程で転位が広がる領域の厚さよりも厚い領域分をエッチングする。
【0060】
このようにシリコン基板1を深くエッチングすることにより、図5に示すように(111)ファセット面21を後退させることができ、オーバーエッチング部24を形成することができる。それにより、基板界面近傍で転位が折れ曲がって成長し、窒化物半導体膜を貫通してその成長面へ転位が達することを未然に防ぐことができる。
【0061】
オーバーエッチング深さ(マスク19の端部から(111)ファセット面21までの距離)は、後工程で溝6上に形成される三角柱状結晶の大きさ、つまり溝6の大きさにより選択する。たとえば、溝6の開口幅が1〜3μmの場合、500nm程度の厚みの転位層23が素子特性に影響を及ぼす。この場合、オーバーエッチング深さは、好ましくは10nm以上500nm以下、さらに好ましくは100nm以上400nm以下程度である。このオーバーエッチング深さが800nmと深い場合、原料ガスが(111)ファセット面21に到達しにくく、三角柱状結晶の成長が起こり難かった。
【0062】
次に、図6に示すように、溝6の表面において所定の(111)ファセット面21から結晶成長を優先的に行わせるため、溝6の表面上に選択的に第2マスク20を形成する。第2マスク(成長抑制層)20は、マスク19と同様の材質で構成でき、マスク19と同様の手法で形成できる。
【0063】
図6の例では、溝6の右側の斜面上に第2マスク20を形成している。それにより、この斜面上に窒化物半導体膜が成長するのを抑制することができる。なお、図5の工程でオーバーエッチングが不充分な場合、第2マスク20を作製した後に再びアルカリエッチャント液を用いてエッチングを行い、オーバーエッチング量を適宜調整してもよい。
【0064】
次に、溝6を形成したシリコン基板1をMOCVD装置内に導入し、水素(H2)雰囲気の中で、約1100℃の高温でクリーニングを行なう。
【0065】
その後、キャリアガスとしてN2を10(l(リットル)/min.)流しながら、800℃でNH3とトリメチルアルミニウム(TMA)、トリメチルインジウム(TMI)、SiH4(シラン)ガスを、それぞれ5(1/min.)、10(μmol/min.)、17(μmol/min.)、0.1(μmol/min.)導入して、約10nmの厚みのシリコンドープAl0.85In0.15Nからなる中間層10を成長する。
【0066】
続いて、同じ温度で、TMAの供給を停止し、トリメチルガリウム(TMG)、TMI、SiH4(シラン)ガスを約20(μmol/min.)、100(μmol/min.)、0.05(μmol/min.)それぞれ導入し、図7および図8に示すように、約3ミクロンの厚さの三角形柱状結晶11であるシリコンドープGa0.92In0.08Nからなる第1のクラッド層2を成長する。
【0067】
この三角柱状結晶11である第1のクラッド層2は、中間層10を堆積した後、その成長温度を高温に上げ、GaNの膜としても構わない。しかし、Inを含みAlを含まないGaInN緩衝層を用いることで、高温に成長温度を上げることなく低温成長が可能となり、極めてクラックの発生が少なくなる。
【0068】
また、第1のクラッド層2は、シリコン基板1の主面から62度の関係を有する(111)ファセット面21に対して垂直な軸をc軸として成長し、図7および図8に示すように、第1のクラッド層2の上面に(1−101)ファセット面22が成長面(平面)として形成される。
【0069】
その後、TMA、TMI、TMGの供給を停止して、基板温度を760℃まで降温し、インジウム原料であるトリメチルインジウム(TMI)を6.5(μmol/min.)、TMGを2.8(μmol/min.)導入し、In0.18Ga0.82Nよりなる3nm厚の井戸層を成長する。その後再び、850℃まで昇温し、TMGを14(μmol/min.)導入しGaNよりなる障壁層を成長する。同様に井戸層,障壁層の成長を繰り返し、4ペアからなる多重量子井戸(MQW)からなる発光層3を成長する。
【0070】
上記発光層3の成長が終了した後、最後の障壁層と同じ温度で、TMGを11(μmol/min.)、TMAを1.1(μmol/min.)、TMIを40(μmol/min.)、p型ドーピング原料ガスであるビスシクロペンタジェニルマグネシウム(Cp2Mg)を10(nmol/min.)流し、50nm厚のp型Al0.20Ga0.75In0.05Nからなるキャリアブロック層4を成長する。
【0071】
キャリアブロック層4の成長が終了すると、同じ成長温度において、TMAの供給を停止し、100nm厚のp型Ga0.9In0.1Nからなる第2のクラッド層5の成長を行なう。それにより、発光素子構造の成長を終了する。
【0072】
上記成長が終了すると、TMG,TMIおよびCp2Mgの供給を停止した後、室温まで冷却し、基板をMOCVD装置より取り出す。その後、各半導体素子の第2のクラッド層5の上面にそれぞれ透明電極17を形成し、さらに透明電極17上の一部にボンディング電極16を形成し、シリコン基板1下面に電極15を形成する。そしてダイシング装置を用い、350μm角のチップサイズにシリコン基板1を分離することで、本実施の形態1の半導体発光素子が完成する。
【0073】
本発明に従って作製した半導体発光素子の特性を測定した結果、活性層においても極めて平坦性が高く、その層厚のゆらぎ(変動)が少ないため、発光スペクトルにおいて半値幅15nmと狭くなった。また、貫通転位が少ないため、素子面内において均一に発光効率の高い半導体発光素子を作製することが可能となった。
【0074】
<実施の形態2>
実施の形態1では、三角柱状結晶11上に窒化物半導体膜を成長し、窒化物半導体膜の(1−101)ファセット面22上に発光素子構造を形成している。この窒化物半導体膜の成長をさらに続けた場合、図8の状態からさらに結晶成長が進行し、図11に示す通りそれぞれの三角形柱状結晶11が合体し、連続膜12を形成することができる。この連続膜12の上に半導体発光素子を形成することも可能である。
【0075】
図10に、本実施の形態2における窒化物半導体発光素子の構造例を示す。図10に示すように、本実施の形態では、実施の形態1と同様のシリコン基板1上に形成した連続膜12の上に、n−GaInNからなる第1のクラッド層2,InxGa1-xNからなる発光層3,p−AlGaInNからなるキャリアブロック層4、p−GaInNからなる第2のクラッド層5を順に積層する。
【0076】
シリコン基板1下面には電極15が設けられ、第2のクラッド層5の上面には透明電極17が設けられる。透明電極17の上面の一部には、ボンディング電極16が設けられる。
【0077】
上記以外は実施の形態1と同様であるので、重複説明は省略する。本実施の形態の場合も、溝6上に張り出すように転位抑制層となるマスク19を設けているので、転位が延びて転位層23が第1のクラッド層2の表面に達するのを阻止することができる。
【0078】
なお、図10ではシリコン基板1を残した窒化物半導体発光素子の構造例を示したが、シリコン基板1を除去し、GaNの連続膜12を厚く形成して基板として使用してもよい。この場合、連続膜12の裏面に電極15を形成する必要がある。
【0079】
次に、本実施の形態2における窒化物半導体発光素子の製造方法について説明する。
【0080】
実施の形態1と同様の処理を行ったシリコン基板1に、MOCVD法を用い、溝6の(111)ファセット面21上にAlInNからなる中間層10を形成し、続いてGaNの結晶を成長させる。それにより、図8に示す場合と同様に、溝6上に三角柱状結晶11が形成され、基板主面7に平行に(1−101)ファセット面22が現れる。なお、該窒化物半導体膜の<0001>方向は、溝6の斜面に略垂直である。
【0081】
この状態からさらに三角柱状結晶11を成長させると、三角柱状結晶11の径は大きくなり、ついには隣接する三角柱状結晶11同士が接触するようになる。さらに成長を続けると、分離していた各三角柱状結晶11は合体し、図11に示すように、表面に平坦な(1−101)面25をもったGaN結晶の連続膜12が得られる。中間層10としては、AlGaNの中間層10を用いても同様の結果が得られる。
【0082】
連続膜12を有するシリコン基板1をHVPE(ハイドライドVPE)装置内に導入する。N2キャリアガスとNH3を、それぞれ5(l/min.)流しながら、シリコン基板1の温度を約1050℃まで昇温する。
【0083】
その後、GaClを0.1(l/min.)導入してGaNの厚膜の成長を開始する。GaClは約850℃に保持されたGa金属にHClガスを流すことにより生成される。
【0084】
また、シリコン基板1近傍まで単独で配管してある不純物ドーピングラインを用いて不純物ガスを流すことにより、任意にGaNの成長中に不純物のドーピングを行なうことができる。本実施の形態ではGaNにSiをドーピングする目的で、GaNの成長開始と同時に、モノシラン(SiH4)を200(nmol/min.)供給してSiドープGaN連続膜12(Si不純物濃度約3.8×1018cm-3)を成長する。
【0085】
上記方法で、8時間の成長を行ない、膜厚の合計が約350μmの厚さのGaNをシリコン基板1上に成長する。この成長後、研磨あるいはエッチングによりシリコン基板1を除去し、(1−101)面を有するGaN基板を得る。こうして、本実施の形態によれば極めて平坦な(1−101)面を表面に有するGaN基板を得ることができる。
【0086】
上記のGaN結晶の連続膜12もしくはシリコン基板1を除去したGaN基板上に、一旦、1000℃において、n型のGaInNからなる第1のクラッド層2と積層させる。
【0087】
この第1のクラッド層2は、GaN連続膜12と同じGaN層としても構わなかったが、Inを含みAlを含まないGaInNからなる第1のクラッド層2を用いることで、高温に成長温度を上げることなく低温成長が可能となり、クラックの発生を抑制することができる。
【0088】
その後、実施の形態1と同様の手法で、発光層3、キャリアブロック層4、第2のクラッド層5の成長を行ない、透明電極17、ボンディング竜極16、電極15を形成する。そして、ダイシング装置を用い、350μm角のチップサイズに素子を分離することで、図10に示す本実施の形態の半導体発光素子を作製することができる。
【0089】
上記のごとく、本実施の形態2では、シリコン基板1を出発基板として(1−101)面25を有する極めて平坦なGaN基板を作製し、GaN基板上に半導体発光素子を作製している。その結果、発光スペクトルにおいて半値幅が15nmと狭く、さらに転位が少ない故に発光効率の極めて高い半導体発光素子が得られた。
【0090】
<実施の形態3>
次に、本発明の実施の形態3について説明する。図12は、本実施の形態3における窒化物半導体発光素子の構造例を示す断面図である。
【0091】
図12に示すように、本実施の形態3では、GaNの連続膜12の内部に第3マスク26を有し、該第3マスク26で転位の成長を抑制している。よって、本実施の形態3では、転位層23が第1マスク19よりも上方の連続膜12にまで達している。それ以外の構成は図10に示す実施の形態2の場合と同様であるので、重複説明は省略する。
【0092】
次に、図13から図15を用いて本実施の形態3における窒化物半導体発光素子の製造方法について説明する。
【0093】
実施の形態1と同様のシリコン基板1の主面上にCVD等で、シリコン酸化膜等の誘電体膜を形成する。この誘電体膜を形成後、写真製版およびエッチングにより絶縁膜をストライプ状にパターニングし、シリコン基板1の主面7上に部分的にSiO2によるマスク19を形成する。
【0094】
次に、KOHからなるアルカリエッチング液によってマスク19を形成していない部分のシリコン基板1にエッチングを行なう。それにより、シリコン基板1の主面7に対し62度傾斜した(111)ファセット面21をもつ複数の溝6を形成する。。
【0095】
溝6表面を選択的に第2マスク20で覆い、この状態で溝6の(111)ファセット面21上に、実施の形態2と同様に、中間層10とGaNの連続膜12とを形成する。この場合、図13に示すように、転位を含む転位層23が連続膜12の(1−101)面25に達してしまう。
【0096】
そこで、図14に示すように、連続膜12の成長途中の段階で(1−101)面25上に第3マスク(成長抑制層)26を形成する。第3マスク26は、シリコン窒化膜やシリコン酸化膜等により形成すればよい。
【0097】
前述のようにストライプ(溝6)の幅が1〜3μmの場合、500nm程度の転位層23が素子特性に大きく影響を与える。この転位層23は、図13に示すようにストライプ状に形成されるので、転位層23のストライプに対応して第3マスク26を形成する。すなわち、溝6あるいは三角形柱状結晶の周期に対応して、第3マスク26のストライプパターンを形成する。また、第3マスク26の幅は、好ましくは500nm、さらに好ましくは300nm程度である。
【0098】
このように、第3マスク26を形成した後、再度GaNの結晶成長を行う。このとき、図14に示すように、第3マスク26により転位層23がふさがれような状態となり、連続膜12中での転位の進展を抑制することができる。それにより、転位層23が連続膜(窒化物半導体膜)12の成長面である(1−101)面25に達することを抑制することができる。したがって、成長面に貫通転位の見られない窒化物半導体膜を成長することが可能となる。
【0099】
その後、図15に示す成長面上に、実施の形態2と同様の手法で、第1のクラッド層2、発光層3、キャリアブロック層4、第2のクラッド層5の成長を行ない、透明電極17、ボンディング竜極16、電極15を形成する。そして、ダイシング装置を用い、350μm角のチップサイズに素子を分離することで、図12に示す本実施の形態の半導体発光素子を作製することができる。
【0100】
本実施の形態3の場合も、極めて平坦でかつ転位層23が達しないGaN(1−101)面25上に半導体発光素子を作製することができるので、実施の形態2と同様の効果を期待できる。
【0101】
【発明の効果】
本発明によれば、窒化物半導体層の成長面に転位が達するのを抑制することができるので、(1−10l)エピタキシャル成長面を有する極めて平坦で貫通転位の少ない高品質結晶膜を得ることが可能となる。それにより、界面が急峻であり、クラックの発生が抑制され、転位に起因する発光効率低下を抑制でき、かつ優れた光電特性を有する半導体発光素子を提供することが可能となる。
【図面の簡単な説明】
【図1】 窒化物半導体膜の(1−101)ファセット面を説明するための概念図である。
【図2】 (a),(b)は、窒化物半導体膜において転位が発生している様子を示した概念図である。
【図3】 本発明の実施の形態1における半導体発光素子を示す断面図である。
【図4】 本発明の実施の形態1における半導体発光素子の製造工程の第1工程を示す斜視図である。
【図5】 本発明の実施の形態1における半導体発光素子の製造工程の第2工程を示す斜視図である。
【図6】 本発明の実施の形態1における半導体発光素子の製造工程の第3工程を示す斜視図である。
【図7】 本発明の実施の形態1における半導体発光素子の製造工程の第4工程を示す斜視図である。
【図8】 本発明の実施の形態1における半導体発光素子の製造工程の第5工程を示す斜視図である。
【図9】 本発明の実施の形態1における半導体発光素子の変形例の断面図である。
【図10】 本発明の実施の形態2における半導体発光素子を示す断面図である。
【図11】 本発明の実施の形態2における半導体発光素子の特徴的な工程を示す斜視図である。
【図12】 本発明の実施の形態3における半導体発光素子を示す断面図である。
【図13】 本発明の実施の形態3における半導体発光素子の特徴的な第1工程を示す斜視図である。
【図14】 本発明の実施の形態3における半導体発光素子の特徴的な第2工程を示す斜視図である。
【図15】 本発明の実施の形態3における半導体発光素子の特徴的な第3工程を示す斜視図である。
【符号の説明】
1 シリコン基板、2 第1のクラッド層、3 発光層、4 キャリアブロック層、5 第2のクラッド層、6 溝、7 主面、10 中間層、11 三角柱状結晶、12 連続膜、15 電極、16 ボンディング電極、17 透明電極、18 絶縁膜、19 第1マスク、20 第2マスク、21 (111)フアセット面、22 (1−101)フアセット面、23 転位層、24 オーバーエッチング部、25 (1−101)面、26 第3マスク。

Claims (23)

  1. (001)面から[0−1−1]方向に7.3度回転した主面を有するシリコン基板と、
    前記シリコン基板に形成され、前記シリコン基板の主面より62度傾斜した(111)ファセット面かもしくはこの面から任意の方向に3度以内の範囲で傾いた第1の斜面および前記第1の斜面とは異なる第2の斜面を有する溝と、
    前記第1の斜面上に形成され、(1−101)ファセット面を成長面とする窒化物半導体層と、
    前記シリコン基板の主面上と前記溝の第2の斜面上とに選択的に形成され、前記窒化物半導体層の成長を抑制する成長抑制層と、
    前記窒化物半導体層の前記成長面に向かって転位が延びることを抑制する転位抑制部と、
    を備えることを特徴とする半導体発光素子。
  2. 前記転位抑制部は、前記成長面に向かって延びる転位を横断する位置に形成されていることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記成長抑制層の一部で前記転位抑制部を構成したことを特徴とする請求項1または2に記載の半導体発光素子。
  4. 前記転位抑制部は、前記溝上に突出していることを特徴とする請求項3に記載の半導体発光素子。
  5. 前記第1の斜面は、前記転位抑制部における前記溝上の端部から、前記第1の斜面に対し垂直方向に10nm以上500nm以下の位置に形成されていることを特徴とする請求項3または4に記載の半導体発光素子。
  6. 前記転位抑制部は、窒化物半導体層の内部に形成されていることを特徴とする請求項1または2に記載の半導体発光素子。
  7. 前記シリコン基板上に複数の前記溝が形成され、前記窒化物半導体層は前記複数の溝部より成長した三角柱状結晶が合体して形成されていることを特徴とする請求項6に記載の半導体発光素子。
  8. 前記窒化物半導体層は、第1クラッド層,活性層,第2クラッド層を含んでおり、前記第1および第2クラッド層は、Alを含有する窒化物半導体で構成されることを特徴とする請求項1から7のいずれかに記載の半導体発光素子。
  9. 前記活性層は、前記基板の主面に略一致した面方位をもつことを特徴とする請求項8に記載の半導体発光素子。
  10. 前記活性層は、(1−101)面を面方位として有することを特徴とする請求項8または9に記載の半導体発光素子。
  11. 前記窒化物半導体層の<0001>方向は、前記第1の斜面に略垂直であることを特徴とする、請求項8から10のいずれかに記載の半導体発光素子。
  12. 前記溝は、前記活性層を構成する窒化物半導体の[11−20]方向に沿って延伸することを特徴とする請求項8から11のいずれかに記載の半導体発光素子。
  13. (001)面から[0−1−1]方向に7.3度回転した主面を有するシリコン基板の前記主面上に、選択的に第1マスクを形成する工程と、
    前記第1マスクを用いて、前記シリコン基板の主面から62度傾斜した(111)ファセット面もしくはこの面から任意の方向に3度以内の範囲で傾いた第1の斜面および前記第1の斜面とは異なる第2の斜面を有する溝を形成する工程と、
    前記溝の第1の斜面を後退させて前記第1マスクを前記溝上に突出させる工程と、
    前記第2の斜面上に選択的に第2マスクを形成する工程と、
    前記第2マスクで覆われていない前記第1の斜面上に窒化物半導体を結晶成長し、化合物半導体層を形成する工程と、
    該化合物半導体層上に、窒化物半導体で構成される、第1クラッド層、活性層および第2クラッド層を順に積層する工程と、
    を備えた半導体発光素子の製造方法。
  14. (001)面から[0−1−1]方向に7.3度回転した面もしくはこの面から任意の方向に3度以内傾けた範囲内にある面で構成される主面を有するシリコン基板の前記主面上に、選択的に第1マスクを形成する工程と、
    前記第1マスクを用いて、前記シリコン基板の主面に、前記シリコン基板の主面より62度傾斜した(111)面もしくはこの面から任意の方向に3度以内の範囲で傾いた面である第1の斜面および前記第1の斜面とは異なる第2の斜面を有する溝を形成する工程と、
    前記溝の第1の斜面を後退させて前記第1マスクを前記溝上に突出させる工程と、
    前記第2の斜面上に選択的に第2マスクを形成する工程と、
    前記第2マスクで覆われていない前記第1の斜面上に窒化物半導体を結晶成長し、化合物半導体層を形成する工程と、
    該化合物半導体層上に、窒化物半導体で構成される、第1クラッド層、活性層および第2クラッド層を順に積層する工程と、
    を備えた半導体発光素子の製造方法。
  15. 前記第2マスクは、前記第1の斜面以外の前記基板の表面の少なくとも一部に形成され、窒化物半導体の成長を抑制する、請求項13または14に記載の半導体発光素子の製造方法。
  16. 前記溝は前記基板上に複数設けられ、
    前記各溝の第1の斜面上に形成された化合物半導体層を合体させる、請求項13から15のいずれかに記載の半導体発光素子の製造方法。
  17. 前記化合物半導体層形成後に、前記シリコン基板を除去する工程を備える、請求項13から16のいずれかに記載の半導体発光素子の製造方法。
  18. 前記化合物半導体層の<0001>方向が前記第1の斜面に略垂直であるように前記化合物半導体層が結晶成長する、請求項13から17のいずれかに記載の半導体発光素子の製造方法。
  19. 前記第1および第2クラッド層を、Alを含有する窒化物半導体で構成する、請求項13から18のいずれかに記載の半導体発光素子の製造方法。
  20. 前記活性層は、前記シリコン基板の主面に略一致した面方位をもって結晶成長する、請求項13から19のいずれかに記載の半導体発光素子の製造方法。
  21. 前記活性層は、(1−101)面を面方位として有する、請求項13から20のいずれかに記載の半導体発光素子の製造方法。
  22. (001)面から[0−1−1]方向に7.3度回転した主面を有するシリコン基板の前記主面上に、選択的に第1マスクを形成する工程と、
    前記第1マスクを用いて、前記シリコン基板の主面から62度傾斜した(111)ファセット面もしくはこの面から任意の方向に3度以内の範囲で傾いた第1の斜面および前記第1の斜面とは異なる第2の斜面を有する複数の溝を形成する工程と、
    各々の前記溝の第2の斜面上に選択的に第2マスクを形成する工程と、
    前記第2マスクで覆われていない各々の前記溝の第1の斜面上に窒化物半導体をそれぞれ結晶成長させ、該窒化物半導体を合体させて化合物半導体層を形成する工程と、
    前記化合物半導体層上に、該化合物半導体層表面に達する転位層を覆うように選択的に第3マスクを形成する工程と、
    前記第3マスク形成後に前記化合物半導体層を成長させる工程と、
    前記化合物半導体層上に、窒化物半導体で構成される、第1クラッド層、活性層および第2クラッド層を順に積層する工程と、
    を備えた半導体発光素子の製造方法。
  23. (001)面から[0−1−1]方向に7.3度回転した面もしくはこの面から任意の方向に3度以内傾けた範囲内にある面で構成される主面を有するシリコン基板の前記主面上に、選択的に第1マスクを形成する工程と、
    前記第1マスクを用いて、前記シリコン基板の主面に、前記シリコン基板の主面より6 2度傾斜した(111)面もしくはこの面から任意の方向に3度以内の範囲で傾いた面である第1の斜面および前記第1の斜面とは異なる第2の斜面を有する複数の溝を形成する工程と、
    各々の前記溝の前記第2の斜面上に選択的に第2マスクを形成する工程と、
    前記第2マスクで覆われていない各々の前記溝の前記第1の斜面上に窒化物半導体を結晶成長させ、該窒化物半導体を合体させて化合物半導体層を形成する工程と、
    前記化合物半導体層上に、該化合物半導体層表面に達する転位層を覆うように選択的に第3マスクを形成する工程と、
    前記第3マスク形成後に前記化合物半導体層を成長させる工程と、
    前記化合物半導体層上に、窒化物半導体で構成される、第1クラッド層、活性層および第2クラッド層を順に積層する工程と、
    を備えた半導体発光素子の製造方法。
JP2002038263A 2002-02-15 2002-02-15 半導体発光素子およびその製造方法 Expired - Fee Related JP3884969B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002038263A JP3884969B2 (ja) 2002-02-15 2002-02-15 半導体発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002038263A JP3884969B2 (ja) 2002-02-15 2002-02-15 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003243702A JP2003243702A (ja) 2003-08-29
JP3884969B2 true JP3884969B2 (ja) 2007-02-21

Family

ID=27779620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002038263A Expired - Fee Related JP3884969B2 (ja) 2002-02-15 2002-02-15 半導体発光素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP3884969B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347585A (ja) * 2002-03-19 2003-12-05 Nobuhiko Sawaki 半導体発光素子およびその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007056164A (ja) 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
US8013320B2 (en) 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
KR101146819B1 (ko) * 2008-09-23 2012-05-21 일진머티리얼즈 주식회사 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법
JP6573154B2 (ja) * 2014-06-05 2019-09-11 パナソニックIpマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法
KR102237137B1 (ko) * 2014-11-06 2021-04-07 엘지이노텍 주식회사 발광소자 및 이를 구비한 발광소자 패키지
FR3048002B1 (fr) * 2016-02-22 2021-07-02 Commissariat Energie Atomique Procede permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure
TWI728364B (zh) 2019-05-21 2021-05-21 國立陽明交通大學 氮化鎵異質整合於矽基板之半導體結構及其製造方法
WO2024000542A1 (zh) * 2022-06-30 2024-01-04 苏州晶湛半导体有限公司 发光器件及其制作方法
CN114990692B (zh) * 2022-07-18 2023-01-10 广州沃泰芯电子技术有限公司 一种纳米图案化硅衬底、半导体薄膜及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347585A (ja) * 2002-03-19 2003-12-05 Nobuhiko Sawaki 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
JP2003243702A (ja) 2003-08-29

Similar Documents

Publication Publication Date Title
JP4307113B2 (ja) 半導体発光素子およびその製造方法
US6635901B2 (en) Semiconductor device including an InGaAIN layer
JP3987660B2 (ja) 窒化物半導体構造とその製法および発光素子
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP2003152220A (ja) 半導体発光素子の製造方法および半導体発光素子
JP2001160627A (ja) Iii族窒化物系化合物半導体発光素子
JP2001313259A (ja) Iii族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2003142728A (ja) 半導体発光素子の製造方法
JPWO2003025263A1 (ja) 窒化物半導体基板、その製造方法、およびそれを用いた半導体光素子
JP2001160627A5 (ja)
JPH11135832A (ja) 窒化ガリウム系化合物半導体及びその製造方法
JP2001135892A (ja) 窒化物半導体発光装置
JP3733008B2 (ja) Iii−n系化合物半導体装置
US6888867B2 (en) Semiconductor laser device and fabrication method thereof
JP3843245B2 (ja) 半導体発光素子および半導体発光装置
JP4406999B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP3884969B2 (ja) 半導体発光素子およびその製造方法
JP4424840B2 (ja) Iii−n系化合物半導体装置
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
JP4211358B2 (ja) 窒化物半導体、窒化物半導体素子及びそれらの製造方法
JP2005142415A (ja) GaN系III−V族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法
JPH0955536A (ja) Iii族窒化物系化合物半導体発光素子およびその製造方法
JP3753369B2 (ja) 窒化物系半導体発光素子
JP4712241B2 (ja) 半導体レーザ素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees