JP2012114277A - Ｉｉｉ族窒化物半導体発光素子 - Google Patents

Ｉｉｉ族窒化物半導体発光素子 Download PDF

Info

Publication number
JP2012114277A
JP2012114277A JP2010262571A JP2010262571A JP2012114277A JP 2012114277 A JP2012114277 A JP 2012114277A JP 2010262571 A JP2010262571 A JP 2010262571A JP 2010262571 A JP2010262571 A JP 2010262571A JP 2012114277 A JP2012114277 A JP 2012114277A
Authority
JP
Japan
Prior art keywords
sapphire substrate
plane
group iii
iii nitride
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010262571A
Other languages
English (en)
Other versions
JP5573632B2 (ja
Inventor
Koji Okuno
浩司 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2010262571A priority Critical patent/JP5573632B2/ja
Priority to TW100141455A priority patent/TWI458128B/zh
Priority to US13/304,050 priority patent/US8367445B2/en
Priority to CN201110375547.6A priority patent/CN102479900B/zh
Publication of JP2012114277A publication Critical patent/JP2012114277A/ja
Application granted granted Critical
Publication of JP5573632B2 publication Critical patent/JP5573632B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Abstract

【課題】非極性面を主面とするIII 族窒化物半導体の結晶性を悪化させることなく光取り出し効率を向上させること。
【解決手段】サファイア基板１０表面に、ｘ軸方向（サファイアｃ軸方向）に平行な第１の溝１００ａが所定の間隔で周期的に配列された第１のストライプ形状１００を形成する。次に、第１のストライプ形状１００の凹凸に沿ってサファイア基板１０表面の全面に、絶縁膜１７を形成する。次に、ｘ軸方向に直交するｙ軸方向に平行で底面が平坦な第２の溝１０１ａが所定の間隔で周期的に配列された第２のストライプ形状１０１を形成する。このサファイア基板１０を用いて、第２の溝１０１ａの側面１０１ａａから、ＭＯＣＶＤ法によってＧａＮ結晶を成長させて、サファイア基板１０上にｍ面ＧａＮからなる基底層１８を形成し、基底層１８上にＬＥＤ素子構造を形成して発光素子を製造する。
【選択図】図３

Description

本発明は、ｃ面以外の面を主面とするIII 族窒化物半導体発光素子の製造方法において、結晶性を悪化させることなく光取り出し効率を向上させることである。
サファイア基板に凹凸加工し、凹凸側面からＧａＮを結晶成長させることで、主面がｍ面やａ面などの非極性面や、（１１−２２）面などの半極性面のＧａＮ結晶を得る方法が知られている（特許文献１）。このような無極性面や半極性面を主面とするIII 族窒化物半導体発光素子は、内部電界が小さいため電子とホールの再結合率が高まり、内部量子効率を向上させることが期待できるので、現在盛んに開発が進められている。サファイア基板に設ける凹凸形状は、凹部ないし凸部を周期的に配列したドット状よりも、ストライプ形状とするのがよい。ＧａＮ結晶の面方位のばらつきを小さくし、結晶性を向上させるためである。
特開２００９−２０３１５１
しかし、サファイア基板に設ける凹凸形状をストライプ形状とした場合、ストライプ方向に沿った方向には凹凸がないため、サファイア基板面上においてストライプ方向に伝搬する光は散乱を受けることがなく、外部へ光を取り出すことができない。
サファイア基板に設ける凹凸形状を周期的にドット状の凹部ないし凸部が配列されたドット形状とすれば、ストライプ形状とした場合よりも光取り出し効率を向上させることができるが、上述のように結晶の面方位のばらつきが大きくなり、結晶性を悪化させてしまう。
そこで本発明の目的は、ストライプ状の凹凸加工を施した基板上に非極性面または半極性面を主面とするIII 族窒化物半導体からなる積層構造を形成したIII 族窒化物半導体発光素子の製造方法において、III 族窒化物半導体の結晶性を悪化させずに光取り出し効率の向上を図ることである。
第１の発明は、サファイア基板表面にストライプ形状を形成し、ストライプ形状による凹凸側面からIII 族窒化物半導体を結晶成長させることにより、サファイア基板上に非極性面または半極性面を主面とするIII 族窒化物半導体からなる積層構造を形成するIII 族窒化物半導体発光素子の製造方法において、サファイア基板の表面に、サファイア基板の主面に平行な方向である第１方向に平行にストライプ状に配列された複数の第１の溝によって構成されたストライプ形状を形成する第１工程と、サファイア基板表面の第１のストライプ形状に沿って全面に絶縁膜を形成する第２工程と、絶縁膜上に、第１方向に角度を成す第２方向をストライプ方向とするストライプ状にレジストマスクを形成する第３工程と、レジストマスクに覆われていない領域の絶縁膜をドライエッチングし、続いてそれにより露出したサファイア基板を、そのエッチング底面が平坦となるまでドライエッチングして、第２のストライプ形状を形成する第４工程と、レジストマスクを除去し、第４工程により露出したサファイア基板の主面に垂直な露出面から、ＭＯＣＶＤ法によってIII 族窒化物半導体を露出面に垂直な方向に結晶成長させ、主面を非極性面または半極性面とするIII 族窒化物半導体からなる半導体層を形成する第５工程と、を有することを特徴とするIII 族窒化物半導体発光素子の製造方法である。
ここでIII 族窒化物半導体とは、一般式Ａｌx Ｇａy Ｉｎz Ｎ（ｘ＋ｙ＋ｚ＝１、０≦ｘ、ｙ、ｚ≦１）で表される半導体であり、Ａｌ、Ｇａ、Ｉｎの一部を他の第１３族元素であるＢやＴｌで置換したもの、Ｎの一部を他の第１５族元素であるＰ、Ａｓ、Ｓｂ、Ｂｉで置換したものをも含むものとする。より一般的には、Ｇａを少なくとも含むＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮを示す。ｎ型不純物としてはＳｉ、ｐ型不純物としてはＭｇが通常用いられる。
また、非極性面または半極性面とは、ｃ面の場合の内部電界に対して１０％以下の内部電界を有する面とする。たとえば、ｃ面に対して９０°を成すｍ面、ａ面、（１１−２４）面などの非極性面や、ｃ面に対して約６０°を成す（１１−２２）面、（２０−２１）面、（１０−１１）面、（１０−１２）面などの半極性面である。
第４工程において、エッチング底面が平坦となるまでとは、完全に平坦となることのみを言うのではなく、後の第６工程においてサファイア基板の主面に垂直な露出面からの結晶成長が支配的となる程度に平坦であればよい。なお、サファイア基板の凸部をドライエッチングすると、エッチングの進行と共に凸部の角が丸くなり、凸部の高さ低くなってなだらかになっていく。第４工程はこれを利用してエッチング底面を平坦とするものである。
絶縁膜の材料には、ＳｉＯ2 、Ｓｉ3 Ｎ4 、ＺｎＯ、ＴｉＯ2 、ＺｒＯ2 、などを用いることができる。絶縁膜の厚さは、第４工程における絶縁膜のドライエッチングの容易さなどから５〜１００Åが望ましい。
第１方向と第２方向との成す角度は、光取り出し効率向上のために３０〜１５０°とすることが望ましく、９０°とすることが最も望ましい。また、同じく光取り出し効率向上のために、第１の溝側面がサファイア基板主面に対して成す角度は、４０〜８０°とすることが望ましい。
第２の発明は、第１の発明において、第１方向と第２方向は直交することを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第３の発明は、第１の発明から第２の発明において、非極性面は、ｍ面、ａ面、（１１−２４）面、半極性面は、（１１−２２）面、（２０−２１）面、（１０−１１）面、（１０−１２）面であることを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第４の発明は、第１の発明から第３の発明において、サファイア基板はａ面を主面とし、第１方向は、サファイア基板のｃ軸方向である、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
本発明のIII 族窒化物半導体発光素子の製造方法によれば、非極性面または半極性面を主面とするIII 族窒化物半導体の結晶性を悪化させることなく、光取り出し効率を向上させることができる。
実施例１のIII 族窒化物半導体発光素子の構成を示した図。 サファイア基板１０表面の凹凸形状を示した図。 サファイア基板１０表面への凹凸形状の形成工程を示した図。 実施例１のIII 族窒化物半導体発光素子の製造工程を示した図。
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
図１は、実施例１のIII 族窒化物半導体発光素子の構成を示した図である。実施例１のIII 族窒化物半導体発光素子は、凹凸形状が形成されたａ面を主面とするサファイア基板１０と、サファイア基板１０の凹凸形状側表面上に、バッファ層（図示しない）を介して、ｍ面を主面とするIII 族窒化物半導体からなる、基底層１８、ｎ型層１１、発光層１２、ｐ型層１３が順に積層された構造を有している。これらｎ型層１１、発光層１２、ｐ型層１３は、本発明における積層構造に相当する。発光層１２、ｐ型層１３の一部領域は除去されてｎ型層１１が露出している。その露出したｎ型層１１上にはｎ電極１４が形成されている。また、ｐ型層１３表面のほぼ全面にはＩＴＯからなる透明電極１５が形成され、透明電極１５上にはｐ電極１６が形成されている。この実施例１のIII 族窒化物半導体発光素子は、フェイスアップ型の素子である。
ｎ型層１１、発光層１２、ｐ型層１３は、従来より知られる任意の構造でよい。たとえばｎ型層１１は、サファイア基板１０側から順に、ＧａＮからなる高濃度にＳｉがドープされたｎ型コンタクト層、ＧａＮからなるｎクラッド層が順に積層された構造である。また、たとえば発光層１２は、ＧａＮからなる障壁層とＩｎＧａＮからなる井戸層が繰り返し積層されたＭＱＷ構造である。また、たとえばｐ型層１３は、発光層１２側から順に、ＡｌＧａＮからなるＭｇがドープされたｐクラッド層、ＧａＮからなるＭｇがドープされたｐコンタクト層が積層された構造である。
図２（ａ）は、サファイア基板１０表面に施された凹凸形状を示した斜視図であり、図２（ｂ）は上面から見た図である。図２のように、凹凸形状は、サファイア基板１０表面上に第１のストライプ形状１００が形成され、さらに第１のストライプ形状１００に直交するように第２のストライプ形状１０１が形成された形状である。
第１のストライプ形状１００は、所定の方向（図２中のｘ軸方向、本発明の第１方向に相当）に平行に複数の第１の溝１００ａが等間隔で配列されている。ｘ軸方向はサファイア基板１０のｃ軸方向である。第１の溝１００ａの側面１００ａａにはサファイア基板１０のｍ面が露出し、底面１００ａｂにはａ面が露出している。第１の溝１００ａの幅Ｌ１は０．１〜２０μｍ、第１の溝１００ａの間隔Ｌ２は０．１〜２０μｍとすることが望ましい。光取り出し効率をより向上させることができるためである。幅Ｌ１を０．１〜５μｍ、間隔Ｌ２を０．１〜５μｍとするとさらに望ましい。第１の溝１００ａの側面１００ａａのサファイア基板１０主面に対する角度θ１は、４０〜８０°とすることが望ましい。同じく光取り出し効率をより向上させることができるためである。より望ましくは５０〜７０°である。溝１００ａの深さＤ１は、０．１〜５μｍとすることが望ましい。同じく光取り出し効率をより向上させることができるためである。より望ましくは０．１〜５μｍである。
第２のストライプ形状１０１は、ｘ軸方向に直交する方向（図２中のｙ軸方向、本発明の第２方向に相当）に平行に複数の第２の溝１０１ａが等間隔で配列されている。ｙ軸方向はサファイア基板１０のｍ軸方向である。第２の溝１０１ａの底面１０１ａｂは平坦であり、第１のストライプ形状１００に沿った凹凸はない。第２の溝１０１ａのｚｘ平面での断面は矩形であり、第２の溝１０１ａの側面１０１ａａにはサファイア基板１０のｃ面が露出し、底面１０１ａｂにはａ面が露出している。第２の溝１０１ａの幅Ｌ３は０．１〜２０μｍ、第２の溝１０１ａの間隔Ｌ４は０．１〜２０μｍとすることが望ましい。光取り出し効率をより向上させることができるためである。幅Ｌ３を０．１〜５μｍ、間隔Ｌ４を０．１〜５μｍとするとさらに望ましい。第２の溝１０１ａの深さＤ２（サファイア基板１０の最上面から第２の溝１０１ａの底面１０１ａｂまでの深さ）は、第２の溝１０１ａの底面１０１ａｂが平坦となる深さであれば任意であるが、第２の溝１０１ａの深さＤ２と第１の溝１００ａの深さＤ１との差による光取り出し効率の向上のために、Ｄ２はＤ１の０．１〜２倍とすることが望ましい。
サファイア基板１０表面上であって、第２のストライプ形状１０１の溝１０１ａ側面１０１ａａおよび底面１０１ａｂ以外の領域は、ＳｉＯ2 からなる絶縁膜１７によって覆われている。絶縁膜１７の厚さは５〜１００Åである。絶縁膜１７には、ＳｉＯ2 以外にもＳｉ3 Ｎ4 、ＺｎＯ、ＴｉＯ2 、ＺｒＯ2 、などを用いることができる。
実施例１のIII 族窒化物半導体発光素子は、サファイア基板１０上に設けた第１のストライプ形状１００が、図２に示すように、その第１のストライプ形状のストライプ方向であるｘ軸方向に直交するｙ軸方向をストライプ方向とする第２のストライプ形状１０１によって分断されており、ｘ軸方向に伝搬する光を反射させて取り出すことができる。そのため、従来の第１のストライプ形状１００のみを設けたIII 族窒化物半導体発光素子に比べて、光取り出し効率が向上されている。また、実施例１のIII 族窒化物半導体発光素子は、ｍ面を主面とするため内部量子効率が向上している。
次に、実施例１のIII 族窒化物半導体発光素子の製造方法について、図３、４を参照に説明する。
まず、サファイア基板１０への凹凸加工について説明する。まず、図３（ａ）のように、ａ面を主面とするサファイア基板１０表面に、フォトリソグラフィとドライエッチングによって、ｘ軸方向に平行な第１の溝１００ａが所定の間隔で周期的に配列された第１のストライプ形状１００を形成する。第１の溝１００ａの側面１００ａａにはサファイアのｍ面が露出し、底面１００ａｂにはサファイアのａ面が露出する。
次に、図３（ｂ）のように、第１のストライプ形状１００の凹凸に沿ってサファイア基板１０表面の全面に、蒸着によってＳｉＯ2 からなる絶縁膜１７を形成する。絶縁膜１７は、蒸着の他に、スパッタ、ＣＶＤ法などによって形成してもよい。
次に、図３（ｃ）のように、フォトリソグラフィによって、サファイア基板１０表面の第１のストライプ形状１００の上に、その第１のストライプ形状の凹凸に沿って、ｘ軸方向に直交するｙ軸方向に平行な所定の間隔で周期的に配列されたストライプ形状のフォトマスク１０３を形成する。
次に、図３（ｄ）のように、フォトマスク１０３に覆われていない絶縁膜１７をドライエッチングし、続いて絶縁膜１７の除去により露出したサファイア基板１０表面をドライエッチングする。ここで、サファイア基板１０の凸状の部分は、ドライエッチングの進行と共に凸部の角が取れ、次第に凸部の高さが低くなってなだらかになっていく。そのため、エッチング時間を十分に取れば、エッチング底面を平坦とすることができる。また、第１の溝１００ａの深さＤ１よりも深くエッチングすることができる。その結果、ｙ軸方向に平行で底面が平坦な第２の溝１０１ａが、所定の間隔で周期的に配列された第２のストライプ形状１０１が形成される。この第２の溝１０１ａ側面１０１ａａには、サファイア基板１０のｃ面が露出し、第２の溝１０１ａの底面１０１ａｂには、サファイア基板１０のａ面が露出する。
次に、フォトマスク１０３を除去する。以上によって、図２に示す凹凸形状が施されたサファイア基板１０を形成することができる。
次に、上記によって得られた凹凸形状が施されたサファイア基板１０を用いて、ｍ面を主面とする実施例１のIII 族窒化物半導体発光素子を製造する工程について説明する。
まず、エッチングによるサファイア基板１０のダメージを回復させるために通常行うサーマルクリーニングを行わずに、マグネトロンスパッタによってＡｌＮからなるバッファ層（図示しない）を形成する。バッファ層の形成は、Ａｌの薄膜を形成した後、アンモニアなどの窒素源を供給して窒化することによって形成してもよい。他にもマグネトロンスパッタ以外のスパッタ法や、ＭＯＣＶＤ法などによってバッファ層を形成してもよい。また、バッファ層にはＡｌＮ以外にもＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮなどを用いてもよい。ただし、サファイアとの格子整合性などの点から、バッファ層材料のＡｌ組成比は高いことが望ましく、ＡｌＮが最も望ましい。
次に、バッファ層を形成したサファイア基板１０をＭＯＣＶＤ装置に搬入し、水素とアンモニアを含む雰囲気中で、次工程の結晶成長温度まで昇温する。
そして、そのバッファ層を介して、第２の溝１０１ａの側面１０１ａａから、ＭＯＣＶＤ法によってＧａＮ結晶１０４を成長させる。ＧａＮ結晶１０４は、サファイア基板１０のｃ軸方向と、ＧａＮ結晶のｃ軸方向が一致するように成長する。ここで、ＭＯＣＶＤ法において用いる原料ガスは、窒素源として、アンモニア（ＮＨ3 ）、Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ）、キャリアガスとしてＨ2 またはＮ2 である。
サファイア基板１０表面のうち、第２の溝１０１ａの側面１０１ａａおよび底面１０１ａｂ以外は絶縁膜１７に覆われているため、それらの面からはＧａＮ結晶は成長しない。そこで、ＧａＮ結晶１０４が底面１０１ａｂからは成長しないようにし、かつ、第２の溝１０１ａの側面１０１ａａから成長するＧａＮ結晶の成長方向としてｃ軸方向の成長が支配的となるように、ＡｌＮからなるバッファ層の厚さと、ＧａＮ結晶１０４の成長温度を調整する。たとえば、ＡｌＮバッファ層の厚さを、ＧａＮをサファイア基板の主面に垂直な方向をＧａＮのｃ軸方向として、そのｃ軸方向へ平坦にエピタキシャル成長させる際にサファイア基板とＧａＮとの間に設けるＡｌＮのバッファ層の最小厚さよりも薄くし、ＧａＮ結晶１０４の成長温度は、通常ＧａＮをサファイア基板の主面に垂直な方向をｃ軸方向としてエピタキシャル成長させる際の成長温度よりも低い温度とすればよい。このような最小厚さのＡｌＮのバッファ層は、通常スパッタ時間を４０秒として形成しており、これは厚さにして１５０〜２００Åである。また、通常ＧａＮをサファイア基板の主面に垂直な方向をｃ軸方向としてエピタキシャル成長させる際の成長温度は、１１００℃よりも高い温度である。よって、ＡｌＮのバッファ層の厚さを１５０Å以下、ＧａＮの成長温度を１１００℃以下とすることで、ＧａＮ結晶１０４が底面１０１ａｂからは成長しないようにし、かつ、第２の溝１０１ａの側面１０１ａａから成長するＧａＮ結晶の成長方向としてｃ軸方向の成長が支配的となるようにすることができる。
このようにしてＧａＮ結晶１０４を結晶成長させると、ＧａＮ結晶１０４はｃ軸方向（−ｃ方向）、すなわちサファイア基板１０に対して水平に第２の溝１０１ａの内側方向へ早く成長していき、サファイア基板１０に垂直な方向へも少しずつ成長していく（図４（ａ））。そしてさらに成長が進むと、第２の溝１０１ａはＧａＮ結晶１０４によって埋められ、サファイア基板１０に水平な方向（−ｃ方向と＋ｃ方向の双方）への成長によってサファイア基板１０表面も次第にＧａＮに覆われていき、最後にはサファイア基板１０上に平坦なＧａＮ結晶（基底層１８）が形成される（図４（ｂ））。この基底層１８のＧａＮ結晶の主面は、ｍ面となる。これは、サファイア基板１０の主面がａ面であり、第２の溝１０１ａの側面１０１ａａがｃ面であるためであり、ＧａＮとサファイアとの格子定数の違いなどに起因するものである。
上記のようにして形成した基底層１８は、サファイアのｃ面である第２の溝１０１ａ側面１０１ａａからのみ成長したＧａＮ結晶で構成される。そのため、基底層１８はＧａＮ結晶の面方位のばらつきが小さく、ＧａＮの結晶性を良好とすることができる。
次に、基底層１８上に、ＭＯＣＶＤ法によってｎ型層１１、発光層１２、ｐ型層１３を順に積層する（図４（ｃ））。ＭＯＣＶＤ法において用いる原料ガスは、窒素源およびＧａ源は基底層１８形成時と同様であり、Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ）、Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ）、ｎ型ドーピングガスとして、シラン（ＳｉＨ4 ）、ｐ型ドーピングガスとしてシクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）、キャリアガスとしてＨ2 またはＮ2 である。
次に、ドライエッチングによってｐ型層１３、発光層１２の一部領域を除去してｎ型層１１表面を露出させ、ｐ型層１３表面のほぼ全面に透明電極１５を形成し、露出させたｎ電極１１表面上にｎ電極１４、透明電極１５上にｐ電極１６を形成する。以上によって図１に示した実施例１のIII 族窒化物半導体発光素子が製造される。
以上に示したように、凹凸形状が施されたサファイア基板１０を用い、凹凸側面からＧａＮを成長させることでｍ面を主面とするIII 族窒化物半導体発光素子を製造する際に、図３のようにして形成したサファイア基板１０を用いている。このサファイア基板１０では、第１のストライプ形状１００が第２のストライプ形状１０１によって分断されており、任意のｘ軸方向において段差が生じている。そのため、ｘ軸方向に伝搬する光を反射させて外部に光を取り出すことができる。また、絶縁膜１７によって覆われることにより、サファイア基板１０表面において露出しているのは、第２の溝１０１ａの側面１０１ａａと底面１０１ａｂのみである。側面１０１ａａはすべてサファイアのｃ面であるから、側面１０１ａａからＧａＮを結晶成長させて基底層１８を形成した場合、結晶の面方位が揃うので、基底層１８の結晶品質を高めることができる。
なお、実施例１のIII 族窒化物半導体発光素子の製造方法は、ｍ面を主面とするIII 族窒化物半導体で構成するものであったが、本発明はそれに限るものではなく、任意の面を主面とするIII 族窒化物半導体発光素子の製造に適用することができる。特に本発明は、ａ面や（１１−２２）面など、ｃ面の場合の内部電界に対して１０％以下の内部電界を有する面を主面とするIII 族窒化物半導体発光素子の製造に好適である。
また、第１のストライプ形状１００のストライプ方向（第１方向）と、第２のストライプ形状１０１のストライプ形状１０１（第２方向）は、実施例１では直交するようにしたが、得たいIII 族窒化物半導体の主面の面方位に応じて、すなわち、サファイア基板の主面の面方位と第２の溝１０１ａの側面１０１ａａの面方位に応じて、任意に設定することができる。ただし、光取り出し効率向上のため３０〜１５０°とすることが望ましい。
また、実施例１のIII 族窒化物半導体発光素子はフェイスアップ型であったが、本発明はこれに限るものではなく、フリップチップ型にも適用することができる。
本発明のIII 族窒化物半導体発光素子は、照明装置などに利用することができる。
１０：サファイア基板
１１：ｎ型層
１２：発光層
１３：ｐ型層
１４：ｎ電極
１５：透明電極
１６：ｐ電極
１７：絶縁膜
１８：基底層
１００：第１のストライプ形状
１０１：第２のストライプ形状
１００ａ：第１の溝
１０１ａ：第２の溝

Claims (4)

  1. サファイア基板表面にストライプ形状を形成し、前記ストライプ形状による凹凸側面からIII 族窒化物半導体を結晶成長させることにより、前記サファイア基板上に非極性面または半極性面を主面とするIII 族窒化物半導体からなる積層構造を形成するIII 族窒化物半導体発光素子の製造方法において、
    前記サファイア基板の表面に、前記サファイア基板の主面に平行な方向である第１方向に平行にストライプ状に配列された複数の第１の溝によって構成された前記ストライプ形状を形成する第１工程と、
    前記サファイア基板表面の前記第１のストライプ形状に沿って全面に絶縁膜を形成する第２工程と、
    前記絶縁膜上に、前記第１方向に角度を成す第２方向をストライプ方向とするストライプ状にレジストマスクを形成する第３工程と、
    前記レジストマスクに覆われていない領域の前記絶縁膜をドライエッチングし、続いてそれにより露出した前記サファイア基板を、そのエッチング底面が平坦となるまでドライエッチングして、第２のストライプ形状を形成する第４工程と、
    前記レジストマスクを除去し、前記第４工程により露出した前記サファイア基板の主面に垂直な露出面から、ＭＯＣＶＤ法によってIII 族窒化物半導体を露出面に垂直な方向に結晶成長させ、主面を非極性面または半極性面とするIII 族窒化物半導体からなる半導体層を形成する第５工程と、
    を有することを特徴とするIII 族窒化物半導体発光素子の製造方法。
  2. 前記第１方向と前記第２方向は直交することを特徴とする請求項１に記載のIII 族窒化物半導体発光素子の製造方法。
  3. 前記非極性面は、ｍ面、ａ面、または（１１−２４）面、前記半極性面は、（１１−２２）面、（２０−２１）面、（１０−１１）面、（１０−１２）面であることを特徴とする請求項１または請求項２に記載のIII 族窒化物半導体発光素子の製造方法。
  4. 前記サファイア基板はａ面を主面とし、前記第１方向は、前記サファイア基板のｃ軸方向である、ことを特徴とする請求項１ないし請求項３のいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法。
JP2010262571A 2010-11-25 2010-11-25 Ｉｉｉ族窒化物半導体発光素子 Active JP5573632B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010262571A JP5573632B2 (ja) 2010-11-25 2010-11-25 Ｉｉｉ族窒化物半導体発光素子
TW100141455A TWI458128B (zh) 2010-11-25 2011-11-14 三族氮化物半導體發光元件的製造方法
US13/304,050 US8367445B2 (en) 2010-11-25 2011-11-23 Group III nitride semiconductor light-emitting device
CN201110375547.6A CN102479900B (zh) 2010-11-25 2011-11-23 第iii族氮化物半导体发光器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010262571A JP5573632B2 (ja) 2010-11-25 2010-11-25 Ｉｉｉ族窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
JP2012114277A true JP2012114277A (ja) 2012-06-14
JP5573632B2 JP5573632B2 (ja) 2014-08-20

Family

ID=46092451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010262571A Active JP5573632B2 (ja) 2010-11-25 2010-11-25 Ｉｉｉ族窒化物半導体発光素子

Country Status (4)

Country Link
US (1) US8367445B2 (ja)
JP (1) JP5573632B2 (ja)
CN (1) CN102479900B (ja)
TW (1) TWI458128B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014234324A (ja) * 2013-05-31 2014-12-15 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
US9515146B2 (en) 2014-06-25 2016-12-06 Kabushiki Kaisha Toshiba Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer
JP2019067832A (ja) * 2017-09-28 2019-04-25 豊田合成株式会社 発光素子の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5811009B2 (ja) * 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
CN103811614B (zh) * 2012-11-14 2020-03-03 韩国光技术院 具有异质材料结构的发光元件及其制造方法
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
CN103337574B (zh) * 2013-07-02 2016-07-06 青岛杰生电气有限公司 一种半导体紫外光源器件
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
CN105449058A (zh) * 2014-09-02 2016-03-30 展晶科技(深圳)有限公司 磊晶基板、磊晶基板的制造方法及发光二极管
JP6135751B2 (ja) * 2015-02-18 2017-05-31 日亜化学工業株式会社 発光素子
FR3037711A1 (fr) * 2015-06-18 2016-12-23 Commissariat Energie Atomique Procede permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure obtenu avec l'un au moins parmi les materiaux suivants : gallium (ga), indium (in) et aluminium (al)
KR102382440B1 (ko) 2015-06-22 2022-04-05 삼성전자주식회사 반도체 발광소자
JP6306677B1 (ja) * 2016-12-19 2018-04-04 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
CN106920872A (zh) * 2017-03-15 2017-07-04 海迪科（南通）光电科技有限公司 一种新型偏振发光二极管
US10892159B2 (en) 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
US20190198709A1 (en) 2017-12-22 2019-06-27 Lumileds Llc Iii-nitride multi-color on wafer micro-led enabled by tunnel junctions
US11211527B2 (en) * 2019-12-19 2021-12-28 Lumileds Llc Light emitting diode (LED) devices with high density textures
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197961A (ja) * 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2003318441A (ja) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd 半導体発光素子
JP2007311784A (ja) * 2006-05-15 2007-11-29 Samsung Electro Mech Co Ltd 多重パターン構造を有する半導体発光素子
JP2009526397A (ja) * 2006-02-09 2009-07-16 ソウル オプト デバイス カンパニー リミテッド パターニングされた発光ダイオード用基板及びそれを採用する発光ダイオード
JP2009203151A (ja) * 2008-01-29 2009-09-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体の形成されたウエハ及びｉｉｉ族窒化物系化合物半導体素子
WO2010023846A1 (ja) * 2008-08-25 2010-03-04 国立大学法人山口大学 半導体基板及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005015648A1 (en) * 2003-08-12 2005-02-17 Epivalley Co., Ltd. Method of forming grating on substrate and iii-nitride semiconductor light emitting device using the substrate
KR20060131327A (ko) * 2005-06-16 2006-12-20 엘지전자 주식회사 발광 다이오드의 제조 방법
KR101262226B1 (ko) * 2006-10-31 2013-05-15 삼성전자주식회사 반도체 발광 소자의 제조방법
JP2012114204A (ja) * 2010-11-24 2012-06-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318441A (ja) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd 半導体発光素子
JP2003197961A (ja) * 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2009526397A (ja) * 2006-02-09 2009-07-16 ソウル オプト デバイス カンパニー リミテッド パターニングされた発光ダイオード用基板及びそれを採用する発光ダイオード
JP2007311784A (ja) * 2006-05-15 2007-11-29 Samsung Electro Mech Co Ltd 多重パターン構造を有する半導体発光素子
JP2009203151A (ja) * 2008-01-29 2009-09-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体の形成されたウエハ及びｉｉｉ族窒化物系化合物半導体素子
WO2010023846A1 (ja) * 2008-08-25 2010-03-04 国立大学法人山口大学 半導体基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014234324A (ja) * 2013-05-31 2014-12-15 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
US9515146B2 (en) 2014-06-25 2016-12-06 Kabushiki Kaisha Toshiba Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer
JP2019067832A (ja) * 2017-09-28 2019-04-25 豊田合成株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
US20120135557A1 (en) 2012-05-31
JP5573632B2 (ja) 2014-08-20
TWI458128B (zh) 2014-10-21
CN102479900A (zh) 2012-05-30
TW201230395A (en) 2012-07-16
US8367445B2 (en) 2013-02-05
CN102479900B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
JP5573632B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP5468709B2 (ja) 窒化物半導体発光素子、光源及びその製造方法
JP5533791B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2014038106A1 (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JP6020357B2 (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
US20170373218A1 (en) Method for producing group iii nitride semiconductor light-emitting device
JP2008235706A (ja) 窒化物半導体基板
JP2001267691A (ja) 半導体素子およびその製造方法
JP2011046544A5 (ja)
JP4406999B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP5865271B2 (ja) 結晶積層構造体及び発光素子
TW201310701A (zh) 三族氮化物半導體發光元件之製造方法
JP5557180B2 (ja) 半導体発光素子の製造方法
JP2009141085A (ja) 窒化物半導体素子
JP4051892B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP5723341B2 (ja) 半導体装置の製造方法
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
JP4897285B2 (ja) 半導体装置用基材およびその製造方法
JP4055763B2 (ja) 窒化ガリウム系化合物半導体及び半導体基板
KR100972974B1 (ko) Ⅲ족 질화물 기판의 표면개선방법, 이로부터 제조된 ⅲ족질화물 기판 및 이러한 ⅲ족 질화물 기판을 이용한 질화물반도체 발광 소자
JP2007251168A (ja) 発光素子及びその製造方法
JP5128075B2 (ja) 化合物半導体基板、その製造方法及び半導体デバイス
JP2005020027A (ja) 窒化ガリウム系化合物半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5573632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150