JP2008235706A - 窒化物半導体基板 - Google Patents

窒化物半導体基板 Download PDF

Info

Publication number
JP2008235706A
JP2008235706A JP2007075421A JP2007075421A JP2008235706A JP 2008235706 A JP2008235706 A JP 2008235706A JP 2007075421 A JP2007075421 A JP 2007075421A JP 2007075421 A JP2007075421 A JP 2007075421A JP 2008235706 A JP2008235706 A JP 2008235706A
Authority
JP
Japan
Prior art keywords
layer
gan
stripe
algan
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007075421A
Other languages
English (en)
Other versions
JP5165264B2 (ja
Inventor
Harumasa Yoshida
治正 吉田
Yasufumi Takagi
康文 高木
Masakazu Kuwabara
正和 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2007075421A priority Critical patent/JP5165264B2/ja
Priority to CN201210300925.9A priority patent/CN102856455B/zh
Priority to US12/530,067 priority patent/US8237194B2/en
Priority to PCT/JP2008/054864 priority patent/WO2008114772A1/ja
Priority to CN2008800057962A priority patent/CN101617388B/zh
Publication of JP2008235706A publication Critical patent/JP2008235706A/ja
Priority to US13/425,887 priority patent/US8759837B2/en
Application granted granted Critical
Publication of JP5165264B2 publication Critical patent/JP5165264B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

【課題】クラック発生を防止し、転位密度も低減することのできる窒化物半導体基板を提供する。
【解決手段】窒化物半導体基板１は、下地層４上に成長し、厚み方向に沿った断面が略三角形状であって、かつ周期的なストライプ状をなし、ストライプの斜面６１上に凹凸面６２を設けられたＧａＮ系半導体層６と、ＧａＮ系半導体層６上に形成されたＡｌＧａＮ又はＩｎＡｌＧａＮからなる埋め込み層７とを備える。凹凸面６２は、水平断面における斜面の垂線方向が多方向にわたる多数の細斜面からなる。
【選択図】図１

Description

本発明は、窒化物半導体基板に関するものである。
近年、窒化物半導体（ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ系）を用いた発光ダイオード（LED）や半導体レーザ（LD）が多く使用されている。ところで、発光波長の短波長化を図るためには、クラッド層に活性層とのバンドギャップ差の大きいＡｌＮモル分率の高いＡｌＧａＮ等を用いる必要がある。さらに、ＬＤの場合では、光の閉じ込めを行なうためにも、一層ＡｌＮモル分率が高く厚みも大きなクラッド層が必要となる。しかし、このようなデバイスを形成するための窒化物半導体基板において、ＡｌＮモル分率の高いＡｌＧａＮは格子間隔が小さく、相対的に格子間隔の大きなＧａＮとの格子間隔の相違がより大きくなる。そのため、ＡｌＧａＮ層を平坦なＧａＮ層上に直接結晶成長させると、ＡｌＧａＮ層とＧａＮ層との格子不整合によって、ＡｌＧａＮ層内に引っ張り応力が生じ、ある臨界膜厚を超えるとクラックが発生してしまう。また、下地層となるＧａＮ層は格子欠陥が多いため、ＧａＮ層上に結晶成長されるＡｌＧａＮ層に多くの結晶欠陥（転位）が発生するといった問題も生じる。
上記問題を解決するために、図１５に示すような、特許文献１に記載の技術が開発されている。図１５（Ｂ）は、窒化物半導体基板１’の断面を示す概念図であり、図１５（Ａ）は、その上面図である。窒化物半導体基板１’は、基板２’、ＡｌＮバッファ層３’、第１ＧａＮ層４’、第２ＧａＮ層６’、ＡｌＧａＮ埋め込み層７’から構成されている。第１ＧａＮ層４’の上面にストライプ状のＳｉＯ２マスク５’を形成した上で、第２ＧａＮ層６’を選択成長（ＥＬＯ）させることで、第２ＧａＮ層６’は、厚み方向に沿った断面が略三角形のもの（三角ファセット）となる。そして、結晶欠陥の転位は成長方向に沿うことから、第２ＧａＮ層６’における転位は、マスク５’の存在しない部分からマスク上にＧａＮが横方向成長する際に、横方向に沿ったものとなる。この第２ＧａＮ層６’の上に埋め込み成長されたＡｌＧａＮ層７’の上面では、第２ＧａＮ層６’の山の頂部と谷部に対応する部分に転位ａ’が残るものの、他の部分は低欠陥（低転位）領域となり、また、クラックも防止できるとされている。
特開２００５−２３５９１１号公報
しかしながら、特許文献１の技術では、なおも、クラックの防止が十分ではなかった。また、第２ＧａＮ層６’の上面に低温成長させたＡｌＮ等の中間層を形成することも検討されているが、やはり、クラック防止は十分ではない。本発明者は、鋭意検討の結果、これらの技術では、図１６に示すように、ストライプ状でかつ断面略三角形の第２ＧａＮ層６’（三角ファセット）における斜面６１’が、ストライプの延びる方向（Ｙ方向）に沿っていることから、そこに埋め込み成長されるＡｌＮモル分率の高いＡｌＧａＮ層７’の結晶の横方向成長ベクトルは、ストライプが延びる方向に直交する方向（Ｘ方向）のみとなり、その方向には圧縮応力が作用して、第２のＧａＮ層６’とＡｌＧａＮ層７’の格子定数の違いに基づきＡｌＧａＮ層７’内で発生する引張り応力は緩和されるが、Ｙ方向では緩和されないことから、Ｘ方向に沿ったクラックが発生するという知見を得た。
本発明者は、このような知見に基づき、さらに研究開発の結果、三角ファセットの斜面に凹凸面を構成し、埋め込み層の横方向成長ベクトルが、ストライプの延びる方向（Ｙ方向）の成分も有するようにすることで、いずれの方向のクラックも抑制することができるという更なる知見を得て、前記課題を解決する本発明をなし得たものである。
このように、本発明は、クラック発生を防止し、転位密度も低減することのできる窒化物半導体基板を提供することを目的とする。
本発明に係る窒化物半導体基板は、下地層上に成長し、厚み方向に沿った断面が略三角形状であって、かつ周期的なストライプ状をなし、ストライプの斜面上に凹凸面を設けられたＧａＮ系半導体層と、ＧａＮ系半導体層上に形成されたＡｌＧａＮ又はＩｎＡｌＧａＮからなる埋め込み層とを備えることを特徴とする。
本発明によれば、下地層の上面に形成されたＧａＮ系半導体層は、厚み方向に沿った断面が略三角形状であって、かつ周期的なストライプ状をなし、ストライプの斜面上に凹凸面を設けている。この凹凸面によって、ストライプの斜面は、ストライプの延びる方向以外の面も備えることになる。そのため、ＧａＮ系半導体層上に成長形成される、ＡｌＧａＮ又はＩｎＡｌＧａＮからなる埋め込み層の横方向成長ベクトルは、ストライプが延びる方向と直交する成分のみならず、ストライプが延びる方向の成分も有することとなる。それによって、埋め込み層内におけるクラックの原因となる応力はいずれの方向においても緩和され、クラック発生を抑制することができる。また、ＧａＮ系半導体層は厚み方向に沿った断面が略三角形であることから、ＧａＮ系半導体層及び埋め込み層では横方向成長に基づいて、転位が埋め込み層上面において低減されたものとなる。
また、本発明において、ＧａＮ系半導体層のストライプ斜面における凹凸面を、ストライプの斜面の傾斜に略沿った斜面であって、水平断面における当該斜面の垂線方向が多方向にわたる多数の細斜面からなることとする場合は、ＡｌＧａＮ又はＩｎＡｌＧａＮからなる埋め込み層の横方向成長ベクトルは、水平方向のほぼ全方位にわたることから、埋め込み層内における応力緩和はより一層均一になされ、クラック発生を十分に抑制することができる。
また、本発明において、ストライプのピッチをLとしたとき、ＧａＮ系半導体層の略三角形状頂部における当該頂部からのピッチ方向での凹凸面の凹凸サイズの平均値Ｈave及び標準偏差Hsdを、０．００４８Ｌ／４≦Hsd、Have≦Ｌ／１０ とする場合、ＡｌＧａＮ又はＩｎＡｌＧａＮからなる埋め込み層のＡｌＮモル分率が２０％以上のものであっても、十分に応力緩和を行なえるとともに、ＧａＮ系半導体層の三角ファセット頂面の平坦部の影響を少ないものとして、埋め込み層でのクラックの発生抑制と転位の低減をさらに十分なものとできる。
本発明によれば、窒化物半導体基板はほぼ全面にわたって転位密度を低減し、クラック発生を防止することができ、これを用いた半導体デバイスは光学特性、電気伝導特性等に優れることとなる。
以下、実施の形態に係る窒化物半導体基板について、添付の図面に基づいて説明する。なお、説明において、同一要素には同一符号を用い、重複する説明は省略する。
図１（Ｂ）は、本実施形態に係る窒化物半導体基板１の断面の一部を示す概念図である。図１（Ａ）は、その上面図である。サファイアからなる基板２の上面には、低温成長された膜厚２５ｎｍのＧａＮがバッファ層３として形成されている。その上層に、下地層となる第１ＧａＮ系半導体層としての第１ＧａＮ層４が形成されている。第１ＧａＮ層４の膜厚は、バッファ層３よりも厚い２．５μｍである。第１ＧａＮ層４の上面に、複数のストライプ状のマスク５が設けられている。マスク５は、膜厚３００ｎｍで幅３μｍのＳｉＯ２膜からなり、紙面に垂直な方向に延びている。また、マスク５のストライプのピッチは６μｍとされている。
ストライプ状のマスク５を備えた第１ＧａＮ層４の上に、本発明における三角ファセットを構成するＧａＮ系半導体層である、第２ＧａＮ系半導体層としての第２ＧａＮ層６が形成されている。第２ＧａＮ層６の成長においては、下地となる第１ＧａＮ層４の上面から成長することになる。ストライプ状にマスク５が設けられているために、マスク５の間の第１ＧａＮ層４の箇所から成長を始めたＧａＮは、マスク５の上では横方向（水平方向）に成長がなされ、マスク５の幅方向中央部で合体する。また、第２ＧａＮ層６の厚み方向（図１（Ｂ）での上方向）の成長速度はマスク５間の中央部が大きいことから、厚み方向に沿った断面が略三角形のもの（三角ファセット）となっている。このストライプのピッチは、マスク５と同じ６μｍとなっている。
第２ＧａＮ層６の上層には、直接、埋め込み層としてのＡｌＧａＮ層７が形成されている。ＡｌＧａＮ層７は、第２ＧａＮ層６が斜面となっていることから、その斜面を基点として横方向成長を行い、厚みを増すとともに上面は平坦となって、第２ＧａＮ層６の三角ファセットを埋めてしまう。ＡｌＧａＮ層７の膜厚は、約８．４μｍ（下部を平坦とした換算置）であり、その上面においては、図１（Ａ）のとおり、結晶欠陥の転位ａは、従来技術に関して説明した図１５の場合と同様に、第２ＧａＮ層６の山の頂部と谷部に対応する部分に多少残るものの、他の部分は低欠陥（低転位）領域となっている。なお、本実施形態における各層の厚みは、上記の値に限るものではない。
ここで、第２ＧａＮ層６の三角ファセットの斜面６１には、凹凸面６２が形成されていることで、図１６に示した従来技術と大きく相違している。図２は、第２ＧａＮ層６の斜視図である。図２（Ａ）のように、ストライプ状の三角ファセットの斜面６１には、多数の凹凸面６２が形成されている。凹凸面６２は、ストライプの斜面の傾斜に略沿った多数の細斜面から構成されている。図においては、右側斜面のみを示しているが、同様に、左側斜面にも凹凸面６２が形成されている。三角ファセットは、図２（Ａ）のように、頂部が尖って平坦面がほとんど形成されていないものと、図２（Ｂ）のように、頂部に平坦面６３が形成されているものとがある。
図２（Ａ）（図（Ｂ）の場合も同様）における頂部近傍のIII−III水平断面図を図３（Ａ）に示し、従来技術の図１６における頂部近傍のIII−III水平断面図を図３（Ｂ）に示す。図３（Ｂ）の従来技術においては、斜面６１’はストライプの延びる方向（Ｙ方向）に沿った平坦面であることから、水平断面における斜面の垂線はストライプの延びる方向と直交する方向（Ｘ方向）となる。そのため、第２ＧａＮ層６’の上に横方向成長によって形成されるＡｌＧａＮ層７’の横方向（水平方向）の成長ベクトルｂ’は、全てＸ方向に沿ったものとなっている。したがって、ＡｌＧａＮ層７’内では、Ｘ方向に圧縮応力が作用して、第２ＧａＮ層６’とＡｌＮモル分率の高いＡｌＧａＮ層７’の格子定数の違いによって発生する引張り応力は緩和されているが、Ｙ方向では緩和されないことから、Ｘ方向に沿ったクラックが発生することになる。
それに対し、図３（Ａ）に示す本実施形態においては、ストライプの斜面６１に沿って多数の細斜面６２が設けられており、この細斜面６２の水平断面における垂線方向は、多方向にわたっていて、ほぼ全方位をカバーしている。そのため、第２ＧａＮ層６の上に横方向成長によって形成されるＡｌＧａＮ層７の横方向成長ベクトルｂは、多方向にわたるものとなっている。したがって、ＡｌＧａＮ層７内では、ほぼ全方位にわたって圧縮応力が作用して、第２ＧａＮ層６とＡｌＮモル分率の高いＡｌＧａＮ層７の格子定数の違いによって発生する引張り応力は緩和され、いずれの方向のクラックについても発生を抑制できている。
ＡｌＧａＮ層７の横方向成長ベクトルについて、図４〜６によって、さらに詳細に説明する。水平面内における横方向成長ベクトルｂについて、図４のように、Ｘ方向の成分ｂxとY方向成分ｂyを取る。図５は、ストライプの延びる方向と直交する面における断面図である。従来技術においては、図５（Ｂ）に示すように、横方向成長ベクトルｂ’はストライプの延びる方向と直交する方向（Ｘ方向）のみの成分しかないのに対し、本実施形態においては、図５（Ａ）のとおり、第２ＧａＮ層６の細斜面６２によって、Ｘ方向成分ｂxとY方向成分ｂyの両者が存在している。図５におけるVI方向から見た側面図においは、図６に示すとおりであり、図６（Ｂ）のように、従来技術では、横方向成長ベクトルは紙面に垂直な手前方向のベクトル成分しか存在しないのに対し、本実施形態においては、紙面の両横方向へのベクトル成分も存在している。
また、図５（Ａ）及び図６（Ａ）においては、三角ファセットの斜面６１における凹凸構造が、三角ファセットの頂部から底部に至るまでほぼ同じ形状である場合を示しているが、凹凸構造の形状が種々に変化し、１つの細斜面６２においてその斜面の垂線方向が変化するものであってもよい。
次に、図７、８によって、第２ＧａＮ層６のストライプピッチＬと凹凸サイズについて説明する。図７（Ａ）は、第２ＧａＮ層６の三角ファセットの頂部における凹凸面６２を示す上面図である。図７（Ｂ）は、そのａ−ｂ断面図である。なお、凹凸面６２は斜面状であるから、凹凸の襞は、三角ファセットが底部で合体する部分までほぼ連続しているが、図７（Ａ）では、頂部上面における凹凸面６２の線のみを記載している。
ストライプ状の三角ファセットのストライプピッチＬについては、本実施形態では６μｍとしているが、この数値に限るものではない。ただし、０．５〜５０μｍの範囲であることが好ましい。０．５μｍよりも小さいと、三角ファセットの三角形状のサイズが小さなものとなり、その上に形成される埋め込み層の横方向成長によるクラック発生の抑制と欠陥の低減が十分されない。また、５０μｍよりも大きいと、三角ファセットの三角形状のサイズが大きくなって、膜厚も厚くなることから、結晶の成長に要する時間が長くなりすぎて、基板の製造上実用的ではない。このような点からいうと、さらには、２〜１０μｍの範囲が好ましい。
図８は、凹凸面の前記ストライプピッチL方向（水平方向でかつストライプの延びる方向に直交する方向）における凹凸サイズについて説明するためのもので、図７（Ａ）における頂部上面における凹凸面６２の右辺を模式的に示したものである。図のように、三角ファセットの中心線（ストライプの中心線）から少し隔たったところに凹凸面の山と谷が存在する。なお、この図は、図２（Ｂ）において説明したように頂部に平坦部６３が明確に存在する場合であり、図２（Ａ）のように平坦部がほとんど存在しない場合は、図７、図８において、凹凸面の谷の多くが三角ファセットの中心線の位置にほぼ一致することになる。
図８において、中心線からの各々の山と谷までの長さをＨ1、Ｈ2・・・Ｈn・・・HNとすれば、その平均値Have及び標準偏差Hsdは、次の式のとおりとなる。
Have＝Hnの平均値＝（１／N）・ΣHn
Hsd＝Hnの標準偏差＝{（１／N）・Σ（Hn−Have）２｝−２
そして、Haveは、凹凸面をならして考えた統計的な平坦面のストライプ中心線からの幅に相当する。また、Hsdは、前記平坦面の位置を表すHaveからの凹凸の山又は谷の統計的な幅に相当し、Ｈsdを２倍したものが凹凸の平均的な幅に相当する。
ストライプピッチL方向における凹凸のサイズに関して、その上限としては、Have≦L／１０であること、下限としては、０．００４８L／４≦Hsdであることが好ましい。
Haveが大きいということは、図２（Ｂ）に示す頂部の平坦面６３の幅が大きいということで、第２ＧａＮ層６の三角ファセットは略三角形状ながら、台形状も呈することになる。この平坦面６３には結晶欠陥（転位）が存在しており、その上面に成長される埋め込み層７は平坦面６３からは横方向成長せずに上方に成長することから、結晶欠陥が上方に伝達され、また平坦面６３の面積割合の増加とともに応力の緩和がされない割合も増加する。そのため、このような観点からは平坦面６３の面積が第２ＧａＮ層の水平面の全面積に占める割合が小さいことが望ましく、埋め込み層７における転位の低減とクラック抑制の効果を十分なものとするためには、２０％以下とすることが好ましい。そして、平坦面６３の全面積に占める割合は、ＨaveのＬ／２に対する割合になることから、ＨaveはＬ／１０以下であることが好ましいことになる。
次に、下限について検討する。ＧａＮに対するＡｌＮの格子不整合は、例えば結晶軸のＡ軸方向で、−２．４％である。そのため、第２ＧａＮ層６の三角ファセット上にＡｌＧａＮ層７を横方向成長する場合に、格子不整合は、モル分率に応じて、ＡｌＮモル分率が２０％では−０．４８％、３０％では−０．７２％となる。凹凸面からの横方向成長において、図７に示すようなＬ／２の幅の領域を応力緩和するには、少なくとも不整合割合に相当する平均的凹凸幅が必要である。そして、前記のとおり、Hsdが凹凸の山又は谷の統計的な幅に相当し、平均的な凹凸面の幅は、Ｈsdの２倍で与えられる。また、各種のデバイスに対応するための基板としては、少なくともＡｌＮモル分率が２０％以上の埋め込み層について応力緩和の効果が十分に達成されていることが好ましい。
そのため、２Ｈsd≧（Ｌ／２）・０．００４８、すなわち、Hsdが０．００４８Ｌ／４以上であることが好ましい。
以下、図９を参照して、本実施形態における窒化物半導体基板１の製造方法を説明する。
工程（１）第１ＧａＮ層成長工程
先ず、有機金属気相成長（MOCVD)による結晶成長可能な空間（MOCVD室）に、サファイア基板２を導入、固定し、MOCVD室内を水素雰囲気にする。そして、サファイア基板２に対して１０５０℃で５分間の熱処理を行い、基板２表面を清浄化する。このように適切な条件で熱処理を行うことで、サファイア基板２の表面の汚染物質が取り除かれる。
次に、サファイア基板２の温度を４７５℃まで降温し、トリメチルガリウム（TMG)を含むIII族原料ガス、及びアンモニア（NH3)を含む窒素原料ガス等を供給して、サファイア基板２上に膜厚が２５ｎｍのバッファー層３としての低温成長ＧａＮ層を成長させる。そして、１０７５℃まで昇温し、トリメチルガリウムを含むIII族原料ガス、及びアンモニアを含む窒素原料ガス等を供給して、バッファー層３上に膜厚がバッファー層３より厚い２．５μｍのＧａＮ層４を成長させる。
工程（２）ＳｉＯ２ストライプのマスク形成
工程（１）で得られた基板をＭＯＣＶＤ室から取り出し、プラズマＣＶＤによる成膜が可能な空間（プラズマＣＶＤ室）に導入して固定する。そして、基板上に、膜厚が３００ｎｍのＳｉＯ２膜を堆積させる。次に、通常のフォトリソグラフィー技術及びエッチング技術によりＳｉＯ２膜を加工して、幅３μｍでピッチ６μｍのＳｉＯ２の周期ストライプパターンを形成して、マスク５とする。また、ストライプの方向は、ＧａＮ［１−１００］方向とするが、別の結晶方向に沿ってもよい。
次に、ＳｉＯ２ストライプによるマスク５を形成した基板を、再度、ＭＯＣＶＤ成長室に導入して固定し、ＭＯＣＶＤ室をアンモニア雰囲気にして、１０７５℃で５分間の熱処理を行う。
工程（３）第２ＧａＮ層三角ファセット形成
その後、第１ＧａＮ層４の形成時と同様の原料ガスによって、第２ＧａＮ層６の三角ファセット構造を形成する。ＧａＮ結晶は、マスク５の間の第１ＧａＮ層が露出した部分から成長を始め、マスク５上には横方向（紙面左右方向）に屈曲して成長を続けて、マスク５の幅方向中央部で互いに合体する。そして、マスク５間の中央部の厚み方向（紙面上方向）の成長速度が大きいことから、断面略三角形状の三角ファセットになる。なお、この略三角形状の三角ファセットとは、前記のとおり、頂部に平坦部を備える台形状も含むものである。また、結晶欠陥（転位）は、結晶の成長方向に屈曲することから、図９におけるａのように三角ファセットの頂部と谷部に主に存在している。
この時、成長圧力の範囲を７６〜７６０Torr、基板温度を８５０〜１０００℃の範囲に設定し、各ガス流量を制御することにより、側面に凹凸面構造を伴った三角ファセット構造が形成できる。
図１０，１１は、本実施形態において、上記の各条件に基づいて実際に形成した第２ＧａＮ層６の写真である。第２ＧａＮ層６には、ストライプ状の略三角形状の三角ファセットが形成されており、その各斜面６１には、細斜面である凹凸面６２が形成されている。図１０（Ａ）においては、頂部の平坦面６３も観察できる。
ここで、ストライプのピッチは６μｍであることから、上記の好ましい範囲の凹凸サイズは、７ｎｍ≦Ｈsd、Ｈave≦６００ｎｍであるが、写真からみて、Haveが１００nm程度でHsdが８〜３３nmとなっている。
工程（４）埋め込み層成長工程
工程（３）で得られた基板を１１２５℃まで昇温し、膜厚が８．４μｍのＡｌ０．２Ｇａ０．８Ｎ層７（ＡｌＸ１ＧａＹ１Ｎ系化合物層）を成長させる。これにより、ＧａＮ層６の三角ファセット構造が埋め込まれ、基板の表面が平坦化されて、窒化物半導体基板１が得られる。なお、この膜厚は、平坦な基板上に成長させた場合の膜厚に換算した値である。また、成長圧力は５４Torrとしている。このＡｌＧａＮ層７の上面においては、結晶欠陥（転位）ａは、図９のとおり、三角ファセットの山と谷の部分に存在するものの、他の領域は、低転位となっている。また、上記のとおり、ＡｌＧａＮの横方向成長過程においては、横方向成長ベクトルは、ストライプが延びる方向と直交する成分のみならず、ストライプが延びる方向の成分も有することとなり、クラックの原因となる応力はいずれの方向においても緩和され、クラック発生を抑制することができている。
工程（５）半導体構造物製造工程
窒化物半導体基板１の製造工程は、以上のとおりであるが、得られた基板１上に、半導体構造物を製造する工程の一例を述べる。図１２は、それによって製造された発光素子の断面図である。工程（４）で得られた基板の上に、ＳｉをドープしたＡｌ０．２Ｇａ０．８Ｎ層（Ｓｉドープコンタクト層）８を３μｍ、Ａｌ０．２Ｇａ０．８Ｎ層（第１クラッド層）９を２５０ｎｍ、ＡｌＧａＮ量子井戸構造（活性層）１０、Ａｌ０．３５Ｇａ０．６５Ｎ層（キャリアブロック層）１１を２０ｎｍ、ＭｇをドープしたＡｌ０．２Ｇａ０．８Ｎ層（Ｍｇドープクラッド層）１２を２５０ｎｍ、ＭｇをドープしたＧａＮ層（コンタクト層）１３を５０ｎｍと順に成長させている。さらに、Ｐ透明電極１４、Ｐ電極１５、ｎ電極１６を設けて、半導体構造物を構成している。
本実施形態では、結晶を成長させる方法として有機金属気相成長（ＭＯＣＶＤ）法を用いているが、本発明はこれに限定されず、分子線成長（ＭＢＥ）法、ハイドライド気相成長（ＨＶＰＥ）法等、他の成長方法を用いてもよい。
また、本実施形態においては、窒素原料ガスとしてアンモニア（ＮＨ３）を含むガスが、III族原料ガスとしてトリメチルガリウム（ＴＭＧ）やトリメチルアルミニウム（ＴＭＡ）を含むガスが用いられるが、本発明はこれに限定されない。また、上記半導体構造物の製造工程においては、ｎ型ドーピング原料ガスとしてシラン（ＳｉＨ４）を含むガスが、ｐ型ドーピング原料ガスとしてジシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を含むガスが用いられるが、これ以外のものも採用できる。
また、本実施形態では、ＧａＮ系半導体層４，６はＧａＮからなり、埋め込み層７としてのＡｌＧａＮ系半導体層はＡｌＸ１ＧａＹ１Ｎからなるとしたが、それぞれＩｎＺ２ＡｌＸ２ＧａＹ２ＮとＩｎＺ３ＡｌＸ３ＧａＹ３Ｎとからなるとしてもよい。さらに、基板２もサファイアに限るものでなく、バッファ層３も低温ＧａＮ層に限らず、マスク５もＳｉＯ２に限るものではない。このような各材料の選択肢を図１３に記載する。なお、ここで、基板２、第２ＧａＮ系半導体層６、埋め込み層７以外は、その組み合わせや使用回数に制限がない。
図１４は、その一例を示すもので、ＧａＮからなる基板２にＳｉＯ２のマスク５を直接形成し、その上に本発明における三角ファセットを構成するＧａＮ系半導体層である第２ＧａＮ系半導体層としてのＧａＮ層６を形成し、その上にＡｌＧａＮ層７を形成したものである。これは、図１３において、基板２としてＧａＮ、バッファ層３として「挿入無し」、マスク５としてＳｉＯ２、第１ＧａＮ系半導体層４として「挿入なし」及び第２ＧａＮ系半導体層６としてＧａＮ、埋め込み層７としてＡｌＧａＮを選択した場合である。この場合、ＧａＮ系半導体層であるＧａＮ層６の下地層はＧａＮ基板２となる。
また、本実施形態では、第１ＧａＮ層４と第２ＧａＮ層６の間にはバッファ層は形成していないが、この間にバッファ層を設けてもよい。すなわち、工程（２）において得られたマスク５の形成された基板上に、基板温度４７５℃にて、膜厚が２５ｎｍのバッファ層を成長させる。その後、ＧａＮの三角ファセット構造を形成する。この時、上記実施形態と同様に、成長圧力、基板温度、各ガス流量の制御により、側面に凹凸を伴った三角ファセット構造が形成できる。
また、本実施形態の他の例として、サファイア基板２上にＳｉＯ２のストライプマスク５を直接形成後、低温ＧａＮバッファ層を成長させ、その上に本発明における三角ファセットを構成するＧａＮ系半導体層である第２ＧａＮ系半導体層としてのＧａＮ層６を形成し、さらにＡｌＧａＮ層７の埋め込み層を形成してもよい。これは、図１３において、基板２としてサファイア、バッファ層３として「低温ＧａＮ緩衝層」、マスク５としてＳｉＯ２、第１ＧａＮ系半導体層４として「挿入なし」及び第２ＧａＮ系半導体層６としてＧａＮ、埋め込み層７としてＡｌＧａＮを選択した場合である。この場合、ＧａＮ系半導体層であるＧａＮ層６の下地層はサファイア基板２とその上に形成された低温ＧａＮバッファ層となる。
また、本実施形態においては、断面が略三角形状の第２ＧａＮ系半導体層６の上面に、直接、ＡｌＧａＮ層又はＩｎＡｌＧａＮ層７を成長させており、この間に他の中間層を介していないことから、製造工程が簡略化できるとともに、中間層に起因する新たな結晶欠陥を生じる可能性も減少できる。しかし、例えば、埋め込み層７におけるＡｌＮモル分率が５０％以上であったりして、第２ＧａＮ系半導体層６との間の格子定数の相違がさらに大きいときには、三角ファセットの凹凸面によるクラック抑制に加えて、第２ＧａＮ系半導体層６の上面に、クラック抑制のための中間層を形成してもよい。そのような中間層としては、例えば、３００〜８００℃で堆積させたＡｌＮ中間層（一般式InｂAlaGa１-a-bＮ）や、同じく低温成長させたＡｌＮ中間層の上部にＡｌＧａＮ歪み抑制層を積層したものが用いられてもよい。
本発明の実施形態における窒化物半導体基板１を示す概念図である。 本発明の実施形態における第2ＧａＮ系半導体層６の斜視図である。 本発明の実施形態における横方向成長ベクトルと従来技術における横方向成長ベクトルを説明するための図２及び図１６におけるIII−III断面図である。 本発明の実施形態における横方向成長ベクトルの説明図である。 本発明の実施形態における横方向成長ベクトルと従来技術における横方向成長ベクトルの説明図である。 本発明の実施形態における横方向成長ベクトルと従来技術における横方向成長ベクトルの説明図である。 本発明の実施形態における凹凸面６２の凹凸平均サイズHaveの説明図である。 本発明の実施形態における凹凸面６２の凹凸平均サイズHaveの説明図である。 本発明の実施形態における窒化物半導体基板１を示す概念図である。 本発明の実施形態における第2ＧａＮ系半導体層６を撮影した写真である。 本発明の実施形態における第2ＧａＮ系半導体層６を撮影した写真である。 本発明の窒化物半導体基板１を用いた発光素子の例を示す概念図である。 本発明における各層の材料に関する説明図である。 本発明の他の実施形態における窒化物半導体基板１を示す概念図である。 従来技術における窒化物半導体基板を示す概念図である。 従来技術における第2ＧａＮ系半導体層の斜視図である。
符号の説明
１‥窒化物半導体基板、２‥基板、３‥バッファ層、４‥第１ＧａＮ系半導体層、５‥マスク、６‥第２ＧａＮ系半導体層、６１‥斜面、６２‥凹凸面（細斜面）、６３‥平坦面、７‥埋め込み層、ａ‥転位、ｂ‥横方向成長ベクトル、Have‥ピッチ方向での頂部からの凹凸サイズの平均値、Hsd‥ピッチ方向での頂部からの凹凸サイズの標準偏差、Ｌ‥第２ＧａＮ系半導体層のストライプのピッチ

Claims (3)

  1. 下地層上に成長し、厚み方向に沿った断面が略三角形状であって、かつ周期的なストライプ状をなし、当該ストライプの斜面上に凹凸面を設けられたＧａＮ系半導体層と、
    前記ＧａＮ系半導体層上に形成されたＡｌＧａＮ又はＩｎＡｌＧａＮからなる埋め込み層と、を備えることを特徴とする窒化物半導体基板。
  2. 前記凹凸面は、前記ストライプの斜面の傾斜に略沿った斜面であって、水平断面における当該斜面の垂線方向が多方向にわたる多数の細斜面からなることを特徴とする請求項１に記載の窒化物半導体基板。
  3. 前記ストライプのピッチをLとしたとき、前記ＧａＮ系半導体層の略三角形状頂部における当該頂部からの前記ピッチ方向での前記凹凸面の凹凸サイズの平均値Ｈave及び標準偏差Hsdが、０．００４８Ｌ／４≦Hsd、Have≦Ｌ／１０ であることを特徴とする請求項１又は２に記載の窒化物半導体基板。
JP2007075421A 2007-03-22 2007-03-22 窒化物半導体基板 Expired - Fee Related JP5165264B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007075421A JP5165264B2 (ja) 2007-03-22 2007-03-22 窒化物半導体基板
CN201210300925.9A CN102856455B (zh) 2007-03-22 2008-03-17 氮化物半导体基板
US12/530,067 US8237194B2 (en) 2007-03-22 2008-03-17 Nitride semiconductor substrate
PCT/JP2008/054864 WO2008114772A1 (ja) 2007-03-22 2008-03-17 窒化物半導体基板
CN2008800057962A CN101617388B (zh) 2007-03-22 2008-03-17 氮化物半导体基板
US13/425,887 US8759837B2 (en) 2007-03-22 2012-03-21 Nitride semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007075421A JP5165264B2 (ja) 2007-03-22 2007-03-22 窒化物半導体基板

Publications (2)

Publication Number Publication Date
JP2008235706A true JP2008235706A (ja) 2008-10-02
JP5165264B2 JP5165264B2 (ja) 2013-03-21

Family

ID=39765879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007075421A Expired - Fee Related JP5165264B2 (ja) 2007-03-22 2007-03-22 窒化物半導体基板

Country Status (4)

Country Link
US (2) US8237194B2 (ja)
JP (1) JP5165264B2 (ja)
CN (2) CN102856455B (ja)
WO (1) WO2008114772A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011105557A1 (ja) * 2010-02-26 2013-06-20 京セラ株式会社 半導体成長用基板および発光素子
US9048385B2 (en) 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
KR101082788B1 (ko) * 2009-10-16 2011-11-14 한국산업기술대학교산학협력단 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
CN102237454A (zh) * 2010-04-29 2011-11-09 展晶科技(深圳)有限公司 半导体光电元件及其制造方法
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
US20120204957A1 (en) * 2011-02-10 2012-08-16 David Nicholls METHOD FOR GROWING AlInGaN LAYER
CN202917531U (zh) * 2012-09-29 2013-05-01 海迪科（苏州）光电科技有限公司 高效高压led芯片
CN102903813B (zh) * 2012-09-29 2014-04-02 海迪科（南通）光电科技有限公司 集成图形阵列高压led器件的制备方法
JP6181661B2 (ja) * 2012-10-22 2017-08-16 シャープ株式会社 窒化物半導体発光素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335051A (ja) * 2001-05-11 2002-11-22 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2005235911A (ja) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd ＧａＮ系化合物半導体受光素子

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
AU7844100A (en) * 1999-10-01 2001-05-10 Cornell Research Foundation Inc. Single step process for epitaxial lateral overgrowth of nitride based materials
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP3384782B2 (ja) * 2000-03-16 2003-03-10 三洋電機株式会社 窒化物系半導体素子およびその製造方法
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP2002261392A (ja) * 2001-02-27 2002-09-13 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002353134A (ja) 2001-05-23 2002-12-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
US6967359B2 (en) * 2001-09-13 2005-11-22 Japan Science And Technology Agency Nitride semiconductor substrate production method thereof and semiconductor optical device using the same
JP3802424B2 (ja) * 2002-01-15 2006-07-26 株式会社東芝 半導体発光素子及びその製造方法
EP1625612B1 (en) * 2003-05-21 2015-10-21 Saint-Gobain Cristaux & Détecteurs Manufacturing gallium nitride substrates by lateral overgrowth through masks
JP2005011944A (ja) * 2003-06-18 2005-01-13 Sumitomo Electric Ind Ltd 発光装置
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2005209803A (ja) * 2004-01-21 2005-08-04 Sumitomo Electric Ind Ltd ＧａＮ結晶基板の製造方法
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US7528681B2 (en) * 2005-12-20 2009-05-05 Palo Alto Research Center Incorporated Acoustic devices using an AlGaN piezoelectric region

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335051A (ja) * 2001-05-11 2002-11-22 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2005235911A (ja) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd ＧａＮ系化合物半導体受光素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6012041927; Ｈａｉｌｏｎｇ Ｚｈｏｕ， Ｓｏｏ Ｊｉｎ Ｃｈｕａ， Ｃｈｅｎ Ｐｅｎｇ: 'Ａｌ ｉｎｃｏｒｐｏｒａｔｉｏｎ ｉｎ ＡｌＧａＮ ｏｎ （１ １ ２ ２） ａｎｄ （０ ０ ０ １） ｓｕｒｆａｃｅ ｏｒｉｅｎｔａｔｉｏｎ' Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ Ｖｏｌｕｍｅ ２９２， Ｉｓｓｕｅ １, 20060615, Ｐａｇｅｓ ５-９ *
JPN7012003261; Ｖ．　Ｗａｇｎｅｒ，　Ｏ．　Ｐａｒｉｌｌａｕｄ，　Ｈ．　Ｊ．　Ｂｕｈｌｍａｎｎ，　Ｍ．　Ｉｌｅｇｅｍｓ，　Ｓ．　Ｇｒａｄｅｃａｋ，　Ｐ．　Ｓｔａｄｅｌｍａｎｎ，　Ｔ．　Ｒｉｅｍａｎｎ，　ａｎｄ　Ｊ．: 'Ｉｎｆｌｕｅｎｃｅ　ｏｆ　ｔｈｅ　ｃａｒｒｉｅｒ　ｇａｓ　ｃｏｍｐｏｓｉｔｉｏｎ　ｏｎ　ｍｏｒｐｈｏｌｏｇｙ，　ｄｉｓｌｏｃａｔｉｏｎｓ，　ａｎｄ　ｍｉｃｒｏｓｃｏｐｉｃ　ｌｕｍｉｎｅｓｃｅｎｃｅ　ｐ' Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ． Ｖｏｌ．９２，　Ｎｏ．３, 20020801, ｐｐ．１３０７-１３１６ *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048385B2 (en) 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode
JPWO2011105557A1 (ja) * 2010-02-26 2013-06-20 京セラ株式会社 半導体成長用基板および発光素子

Also Published As

Publication number Publication date
US20100102328A1 (en) 2010-04-29
JP5165264B2 (ja) 2013-03-21
CN102856455B (zh) 2015-10-21
US8237194B2 (en) 2012-08-07
US20120175633A1 (en) 2012-07-12
US8759837B2 (en) 2014-06-24
CN101617388B (zh) 2012-11-21
CN102856455A (zh) 2013-01-02
CN101617388A (zh) 2009-12-30
WO2008114772A1 (ja) 2008-09-25

Similar Documents

Publication Publication Date Title
JP5165264B2 (ja) 窒化物半導体基板
JP3770014B2 (ja) 窒化物半導体素子
US8367445B2 (en) Group III nitride semiconductor light-emitting device
JP5813448B2 (ja) 窒化物半導体素子の製造方法
US8330144B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
KR20020071787A (ko) Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법
JP2008060375A (ja) 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
JP5060055B2 (ja) 窒化化合物半導体基板及び半導体デバイス
US8513684B2 (en) Nitride semiconductor light emitting device
JP2006080497A (ja) 化合物半導体デバイス、及び化合物半導体デバイスの製造方法
JP4406999B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2007036174A (ja) 窒化ガリウム系発光ダイオード
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP3696003B2 (ja) 窒化物系半導体層の形成方法
JP5557180B2 (ja) 半導体発光素子の製造方法
JP4381397B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP4051892B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4924498B2 (ja) 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4897285B2 (ja) 半導体装置用基材およびその製造方法
JP5027743B2 (ja) 半導体デバイス、窒化物半導体基板及びその製造方法
JP4416761B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP5128075B2 (ja) 化合物半導体基板、その製造方法及び半導体デバイス
JP5160828B2 (ja) 窒化物系半導体素子の製造方法
JP2005229134A (ja) 窒化物系半導体層の形成方法、窒化物系半導体、窒化物系半導体素子の製造方法および窒化物系半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5165264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees