CN101617388B - 氮化物半导体基板 - Google Patents

氮化物半导体基板 Download PDF

Info

Publication number
CN101617388B
CN101617388B CN2008800057962A CN200880005796A CN101617388B CN 101617388 B CN101617388 B CN 101617388B CN 2008800057962 A CN2008800057962 A CN 2008800057962A CN 200880005796 A CN200880005796 A CN 200880005796A CN 101617388 B CN101617388 B CN 101617388B
Authority
CN
China
Prior art keywords
layer
based semiconductor
semiconductor layer
gan
gan based
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800057962A
Other languages
English (en)
Other versions
CN101617388A (zh
Inventor
吉田治正
高木康文
桑原正和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to CN201210300925.9A priority Critical patent/CN102856455B/zh
Publication of CN101617388A publication Critical patent/CN101617388A/zh
Application granted granted Critical
Publication of CN101617388B publication Critical patent/CN101617388B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明涉及一种氮化物半导体基板(1)，其具有GaN系半导体层(6)和在GaN系半导体层6上形成的由AlGaN或InAlGaN形成的埋入层(7)，其中，GaN系半导体层(6)是在基底层(4)上生长、沿厚度方向的截面基本上为三角形状、且GaN系半导体层(6)呈周期性的条纹状、在条纹的斜面上设置有凹凸面(62)的层。

Description

氮化物半导体基板
技术领域
本发明涉及氮化物半导体基板。
背景技术
近年来，使用氮化物半导体(GaN、AlGaN、InAlGaN系)的发光二极管(LED)以及半导体激光器(LD)等被广泛使用。然而，为了谋求发光波长的短波长化，有必要在包层中使用与活性层的带间隙差较大的AlN摩尔分数较高的AlGaN等。此外，在LD的情况下，为了进行光的约束，需要AlN摩尔分数更高且厚度更大的包层。
然而，在用于形成这样的器件的氮化物半导体基板上，AlN摩尔分数较高的AlGaN的晶格间距较小，与晶格间距相对较大的GaN相比，晶格间距的差异变大。为此，若在平坦的GaN层上直接使AlGaN层结晶生长，则由于AlGaN层与GaN层的晶格不匹配，使得在AlGaN层内产生拉伸应力，当超过某一临界膜厚时，则产生裂纹。此外，由于作为基底层的GaN层的晶格缺陷较多，因此也会产生诸如在GaN层上结晶生长的AlGaN层中产生较多结晶缺陷(位错)的问题。
为了解决上述问题，开发了如图23及图24所示的专利文献1所记载的技术。图23为氮化物半导体基板1′的平面图，图24为图23所示的氮化物半导体基板1′的XXIV-XXIV箭头方向上的截面图。氮化物半导体基板1′由基板2′、AlN缓冲层3′、第一GaN层4′、第二GaN层6′、AlGaN埋入层7′构成。在第一GaN层4′的上面形成条纹的SiO2掩模5′的基础上，通过使第二GaN层6′选择性地生长(ELO)，第二GaN层6′成为沿厚度方向的截面基本上为三角形状的刻面(facet)。另外，由于结晶缺陷(位错，dislocation)沿着生长方向，因此当GaN从不存在掩模5′的部分在掩模上进行横向生长时，第二GaN层6′中的位错也成为沿横向的位错。在埋入生长于该第二GaN层6′上的AlGaN层7′的上面，虽然在与第二GaN层6′的凹凸的顶部以及凹部相对应的部分残留有位错a′，但其它部分成为低缺陷(低位错)区域R，且可以防止产生裂纹。
专利文献1：日本特开2005-235911号公报
发明内容
然而，在专利文献1中，抑制裂纹的防止效果依然不充分。此外，虽然探讨了在第二GaN层6′的上面形成低温生长的AlN等中间层的结构，然而终究不能充分防止裂纹。本发明者们经过潜心的研究发现，在这些技术中，如图25所示，由于呈条纹状且截面基本上为三角形状的第二GaN层6′(条纹图案)的斜面61′沿条纹延伸的方向(Y方向)设置，因此在这里埋入生长的AlN摩尔分数高的AlGaN层7′的结晶的横向生长向量只有与条纹延伸的方向垂直的方向(X方向)，压缩应力作用在该方向上，从而基于第二GaN层6′和AlGaN层7′的晶格常数的差异在AlGaN层7′内产生的伸缩应力得到缓和，然而在Y方向上则没有得到缓和，由此在X方向上产生裂纹。
本发明者基于这样的见解，进一步深入研究的结果发现：通过在截面为三角形状的条纹图案的斜面上形成凹凸面，使得埋入层的横向生长向量还具有在条纹的延伸方向(Y方向)上的分量，就可以抑制在任意方向上的裂纹，从而得到解决上述问题的本发明。即本发明的目的在于提供一种可以防止裂纹的产生且位错密度也有能减少的氮化物半导体基板。
本发明的氮化物半导体基板的特征在于，具备GaN系半导体层和在GaN系半导体层上形成的由AlGaN或InGaN形成的埋入层，GaN系半导体层具有多个突出的条纹，在条纹的两个侧面分别具有凹凸面。
换言之，该氮化物半导体基板的特征在于，具备GaN系半导体层和埋入层，其中，GaN系半导体层在基底层上生长，沿厚度方向的截面基本上为三角形状，且该GaN系半导体层呈周期性的条纹状，在条纹的斜面上设置有凹凸面；埋入层形成在GaN系半导体层上且由AlGaN或InGaN形成。其中，“基本上为三角形状”是指具有三个角部的图形，这些角部也可以为曲线，也可以通过切掉这些角部当中的一个角部而形成五边形的梯形。此外，如果含有基本上为三角形状的图形，只要是将生长的前端部作为上述角部含有且具有2个边的图形，则通过将相邻的多个三角形状在横向相连，隐藏剩下的一边的轮廓即可。即，只要GaN系半导体的表面基本上为三角波状即可。
根据本发明，在基底层的上面形成的GaN系半导体层，其沿厚度方向的截面基本上为三角形状，且该GaN系半导体层呈周期性的条纹状，在条纹的斜面上设置有凹凸面。该凹凸面使得条纹的斜面也具有条纹的延伸方向以外的面。为此，在GaN系半导体层上生长且由AlGaN或InAlGaN形成的埋入层的横向生长向量，不仅具有与条纹延伸的方向相垂直的分量，也具有在条纹延伸方向上的分量。由此，引起埋入层内裂纹的应力在任意方向上都得到缓和，从而可以抑制裂纹的产生。此外，由于GaN系半导体层的沿厚度方向的截面基本上为三角形状，因此在GaN系半导体层以及埋入层中，基于横向生长而减少了在埋入层上面的位错。
此外，在本发明中，在GaN系半导体层的条纹斜面上的凹凸面是基本上沿着条纹斜面的倾斜度的斜面，且由多个小斜面形成，该小斜面的垂线方向在水平截面上遍及多个方向的情况下，由于由AlGaN或InAlGaN形成的埋入层的横向生长向量几乎遍布水平方向上的所有方位，因此使埋入层内的应力缓和进一步均匀，可以充分抑制裂纹的产生。
此外，在本发明中，若将条纹的间距设为L、将在GaN系半导体层的大致三角形状顶部的凹凸面的凹凸尺寸的平均值Have以及标准差Hsd设为0.0048L/4≤Hsd、Have≤L/10的情况下(其中，凹凸尺寸为从该顶部的在间距方向上的凹凸尺寸)，即使由AlGaN或InAlGaN形成的埋入层的AlN摩尔分数在20％以上的材料，也可以充分缓和应力，且作为GaN系半导体层的三角刻面的顶面的平坦部的影响小的材料，可以在埋入层中充分抑制裂纹的产生并减少位错。
利用本发明，氮化物半导体基板可以在几乎整个面上降低位错密度，防止裂纹的产生，使用该基板的半导体器件具有优异的光学特性和导电性等。
附图说明
图1为氮化物半导体基板的平面图。
图2为图1所示的氮化物半导体基板的纵截面图。
图3为第二GaN系半导体层的立体图。
图4为第二GaN系半导体层的立体图。
图5为实施方式所涉及的第二GaN系半导体层顶面附近的水平截面图。
图6为比较例所涉及的第二GaN系半导体层顶面附近的水平截面图。
图7为实施方式所涉及的第二GaN系半导体层的一部分顶面附近的水平截面图。
图8为用于说明实施方式所涉及的横向生长向量的图。
图9为用于说明比较例所涉及的横向生长向量的图。
图10为用于说明实施方式所涉及的横向生长向量的图。
图11为用于说明比较例所涉及的横向生长向量的图。
图12为第二GaN系半导体层的平面图。
图13为第二GaN系半导体层的XIII-XIII箭头方向上的断面图。
图14为实施方式所涉及的凹凸面62的凹凸平均尺寸Have的说明图。
图15为实施方式所涉及的氮化物半导体基板的纵截面图。
图16为拍摄实施方式所涉及的第二GaN系半导体层的照片。
图17为拍摄实施方式所涉及的第二GaN系半导体层的照片。
图18为拍摄实施方式所涉及的第二GaN系半导体层的照片。
图19为使用氮化物半导体基板的发光元件的纵截面图。
图20为示意实施方式所涉及的各层的材料的表。
图21为其它实施方式所涉及的氮化物半导体基板的平面图。
图22为图21所示的氮化物半导体基板的纵截面图。
图23为比较例所涉及的氮化物半导体基板的平面图。
图24为图31所示的氮化物半导体基板的纵截面图。
图25为比较例所涉及的第二GaN系半导体层的立体图。
符号说明
1：氮化物半导体基板    2：基板    3：缓冲层
4：第一GaN系半导体层    5：掩模    6：第二GaN系半导体层
61：斜面    62：凹凸面(小斜面)    63：平坦面    7：埋入层
a：位错    b：横向生长向量
Have：间距方向上的始于顶部的凹凸尺寸的平均值
Hsd：间距方向上的始于顶部的凹凸尺寸的标准差
L：第二GaN系半导体层的条纹的间距
具体实施方式
以下，基于附图说明实施方式所涉及的氮化物半导体基板。在说明中，对同一要素使用相同的符号并省略重复的说明。
图1为实施方式所涉及的氮化物半导体基板1的平面图。图2为图1所示的氮化物半导体基板1的II-II箭头方向上的截面图。
在由蓝宝石形成的基板2的上面，作为缓冲层3，形成有低温生长的膜厚25nm的GaN。在其上层，作为第一GaN系半导体层，形成有成为基底层的第一GaN层4。第一GaN层4的膜厚比缓冲层3厚，为2.5μm。在第一GaN层4的上面，设置有多个条纹状的掩模5。掩模5由膜厚300nm、宽3μm的SiO2膜形成，在垂直于纸面的方向上延伸。掩模5的条纹的间距为6μm。
在具有条纹状的掩模5的第一GaN层4上，形成有第二GaN层6。第二GaN层6为截面具有基本上为三角形状的小平面(刻面，facet)的第二GaN系半导体层(条纹图案)。第二GaN层6从作为基底层的第一GaN层4的上面开始生长。在此，由于在第一GaN层4的表面上设置有条纹状的掩模5，因此从掩模5之间的第一GaN层4的部位开始生长的GaN在掩模5的上方朝向横向(水平方向)生长，在掩模5的宽度方向(X轴方向)的中央部合为一体。
此外，由于第二GaN层6在厚度方向(图2的Z轴正方向)上的生长速度大于在掩模5之间的中央部分的生长速度，因此沿厚度方向(Z轴)的XZ截面(垂直于条纹的长度方向(Y轴)的截面)成为大致三角形状的刻面。该条文的的间距与掩模5相同，为6μm。
在第二GaN层6的上层直接形成有作为埋入层的AlGaN层7。由于第二GaN层6具有斜面，因此AlGaN层7以该斜面为基点发生横向生长，在其厚度增加的同时，上表面变得平坦，从而埋住第二GaN层6的三角刻面。AlGaN层7的膜厚约为8.4μm(将下部视为平坦时的换算值)，在其上面，如图1所示，与针对比较例说明的图23以及图24的情况相同，虽然在与第二GaN层6的顶部和谷部相对应的部分多少残留有结晶缺陷的位错a，然而其它部分为低缺陷(低位错)区域。此外，本实施方式中各层的厚度不限于上述的值。
在此，在第二GaN层6的三角刻面的斜边(斜面)61上形成有凹凸面62，因此与图25所示的比较例大不相同。
图3为第二GaN层6的立体图。
如图3所示，在构成条纹图案的1个三棱柱图案的斜面61上，形成有多个由凹凸形成的凹凸面62。凹凸面62由大致沿着条纹的斜面的倾斜度的多个小斜面构成。在图中仅示意了右侧斜面，但是在左侧斜面上也同样形成有凹凸面62。三棱柱图案具有如图3所示的顶部尖且几乎未形成有平坦面的情形以及如图4所示的在顶部形成有平坦面63的情形。
图5表示沿图3(图4的情况也同样)中的虚线的顶部附近的V-V水平截面图，图6表示比较例的沿图25中的虚线的顶部附近的VI-VI水平截面图。
在图6的比较例中，由于斜面61′为沿着条纹的延伸方向(Y轴方向)的平坦面，因此在水平截面中与斜面垂直的直线成为与条纹的延伸方向垂直的方向(X轴方向)。为此，由在第二GaN层6′上进行横向生长而形成的AlGaN层7′的横向(水平方向)上的生长向量b′全部沿X轴方向。因此，在AlGaN层7′内，压缩应力作用在X轴方向上，由此，因第二GaN层6′与AlN摩尔分数高的AlGaN层7′的晶格常数的不同而导致的拉伸应力得到缓和，而在Y轴方向上未得到缓和，从而沿X轴方向产生裂纹。
相对于此，在图5所示的本实施方式中，沿图3及图4所示的条纹的斜面61设置有多个小斜面62，在水平截面(XY截面)中垂直于小斜面62的直线遍及多个方向，以几乎覆盖全方位的方式延伸。为此，由在第二GaN层6上进行横向生长而形成的AlGaN层7的横向生长向量b朝向多个方向。因此，在AlGaN层7内，压缩应力的作用方向几乎遍及全方位，因第二GaN层6与AlN摩尔分数高的AlGaN层7的晶格常数的不同而导致的拉伸应力得到缓和，可以抑制在任意方向上的裂纹的产生。
利用图7～图12进一步说明AlGaN层7的横向生长向量。
图7为实施方式所涉及的第二GaN系半导体层的一部分顶面附近的水平截面图。如图7所示，对水平面内横向生长向量b，取向量b的X方向分量bx和Y方向分量by。
图8为用于说明实施方式所涉及的横向生长向量的图。在本实施方式中，如图8所示，由于第二GaN层6的小斜面62，存在X方向分量bx和Y方向分量by两者。
图9为比较例所涉及的与条纹的延伸方向垂直的面(XZ平面)中的截面图。而如图9所示，在比较例中，横向生长向量b′只有与条纹的延伸方向垂直的方向(X方向)的分量。
图10为从图8中的X方向看到的条纹图案的侧面图。在本实施方式中，如图10所示，还存在朝向纸面的两个横向方向的向量分量by。在图8及图10所示的实施方式中，表示三角刻面的斜面61上的凹凸结构从三角刻面的顶部直至底部均为大致相同形状的情况，然而，凹凸结构的形状可以有各种变化，也可以为在1个小斜面62上该斜面的法线方向发生变化的结构。
图11为从图9中的XI方向看到的条纹图案的侧面图。如图11所示，在比较例中，横向生长向量b′只有垂直于纸面的向外方向(X轴负方向)的向量分量，因此不能充分缓和Y方向的变形。
以下，利用图12以及图13说明第二GaN层6的条纹间距L和凹凸尺寸。
图12为示意第二GaN层6的顶部的凹凸面62的第二GaN层6的平面图。图13为图12所示第二GaN层6的XIII-XIII箭头方向上的断面图。
其中，由于凹凸面62为斜面状，因此凹凸的褶皱几乎连续至三角刻面在底部合为一体的部分为止，而在图12中，仅仅记载了顶部上面的凹凸面62的线。此外，中心线C1、C2为位于三角刻面的Z轴正方向的前端的顶点(顶面)的中心线。
在本实施方式中，条纹状的三角刻面的条纹间距L为6μm，然而不局限于该数值。在此，优选为0.5～50μm的范围。若小于0.5μm，则三角刻面的三角形状的尺寸也变小，不能充分抑制由在其上形成的埋入层的横向生长所导致的裂纹的产生，也不能充分减少缺陷。而若L大于50μm，则三角刻面的三角形状的尺寸变大，膜厚也增大，因此结晶生长所需要的时间过长，基板的制造不具有实用性。从这样的观点出发，进一步优选L为2～10μm的范围。
图14为用于说明凹凸面的所述条纹间距L方向(水平方向且与条纹的延伸方向(Y轴)垂直的方向(X轴))上的凹凸尺寸的图，为模式地示意图12的顶部上面的凹凸面62的右侧边的图。如图所示，在从三角刻面的中心线C1稍微离开的地方存在凹凸面62的顶和谷。另外，该图为如图4所示，在顶部明确地存在平坦部63的情况，而在如图3所示的几乎不存在平坦部的情况下，在图12～14中，多数凹凸面62的谷基本上与三角刻面的中心线的位置一致。
在图14中，若设从中心线C1至各个顶和谷的长度为H1、H2、…Hn、…HN(N为顶和谷的总数，为自然数)，则其平均值Have和标准差Hsd如下式所示。
Have＝Hn的平均值＝(1/N)·∑Hn
Hsd＝Hn的标准差＝{(1/N)·∑(Hn-Have)2}-2
于是，平均值Have相当于，将凹凸面弄平而得到的平坦面(以图14的虚线示意)距离条纹中心线C1的宽度。标准差Hsd相当于，从表示上述平坦面的位置的Have计算的凹凸的顶或谷的统计学上的宽度，标准差Hsd的2倍相当于凹凸的平均宽度。就条纹间距L方向上的凹凸尺寸而言，优选其上限为Have≤L/10，优选其下限为0.0048L/4≤Hsd。
平均值Have大意味着图4所示的顶部的平坦面63的X轴方向的宽度大，虽然第二GaN层6的三角刻面基本上为三角形状，然而也可以为五边形的梯形。在该平坦面63上存在结晶缺陷(位错)，在其上面生长的埋入层7从平坦面63开始不在进行横向生长而向上方生长，因此结晶缺陷向上方传递，且随着平坦面63的面积比例的增加，未被缓和的应力的比例也增加。
为此，从这样的观点出发，希望平坦面63的面积在第二GaN层6的水平面的总面积(第二GaN层6的在XY平面上的截面面积的最大值)中所占比例较小，为了使埋入层7中的位错充分减少和得到充分的抑制裂纹的效果，优选为所占比例为20％以下。另外，由于平坦面63占总面积的比例为相对于平均值Have的L/2的比例，因此优选平均值Have为L/10以下。
以下讨论下限值。AlN相对于GaN的晶格不匹配的比例，例如在结晶轴A轴的方向上为-2.4％。为此，当AlGaN层7在第二GaN层6上横向生长的情况下，晶格不匹配的比例与摩尔分数相应，当AlN摩尔分数为20％的情况下晶格不匹配的比例为-0.48％，当AlN摩尔分数为30％的情况下晶格不匹配的比例为-0.72％。在始于凹凸面的横向生长中，为了如图12～图13所示缓和L/2宽度区域的应力，需要至少与不匹配比例相当的平均凹凸宽度。这样，如上所述，标准差Hsd相当于凹凸的顶或谷的统计学上的宽度，平均的凹凸面的宽度为Hsd的2倍。此外，作为用于与各种器件相对应的基板，优选对至少AlN摩尔分数为20％以上的埋入层得到足够的应力缓和的效果。为此，优选2Hsd≥(L/2)·0.0048，即Hsd为0.0048L/4以上。
如上所述，上述的氮化物半导体基板具有GaN系半导体层6和在GaN系半导体层6上形成的由AlGaN或InAlGaN形成的埋入层7，GaN系半导体层6具有多个突出的条纹，在条纹的两个侧面61分别具有凹凸面62。
此外，在设定XYZ直角坐标系的情况下，GaN系半导体层6的厚度方向为Z轴方向，GaN系半导体层6的条纹沿Y轴延伸，设通过邻接的条纹的X轴方向的中心点且沿Y轴延伸的中心线C1、C2之间的距离为L，则1个凹凸面62与XY平面的相交线距中心线C1的距离的平均值Have以及标准差Hsd满足上述不等式关系，在这种情况下，可以充分抑制埋入层7中的位错和裂纹的产生。
以下，参照图15说明本实施方式的氮化物半导体基板1的制造方法。依次进行以下的(1)～(5)的工序。
(1)第一GaN层生长工序
首先，利用有机金属气相沉积(MOCVD)法在可以结晶生长的空间(MOCVD室)内导入蓝宝石基板2，使MOCVD室内成为氢气气氛。然后，对蓝宝石基板2在1050℃进行5分钟的热处理，净化基板2的表面。这样，通过在适宜的条件下进行热处理，除去蓝宝石基板2表面的污染物质。
此后，将蓝宝石基板2的温度降低至475℃，提供含三甲基镓(TMG)的III族原料气体以及含氨气(NH3)的氮原料气体等，在蓝宝石基板2上使作为膜厚为25nm的缓冲层3的低温生长GaN层生长。然后，将基板温度升温至1075℃，提供含三甲基镓的III族原料气体以及含氨气(NH3)的氮原料气体等，在缓冲层3上使膜厚比缓冲层3厚的GaN层4(膜厚为2.5μm)生长。
(2)掩模形成工序
从MOCVD室取出在(1)中得到的基板，导入到可以利用等离子体CVD实施成膜的空间(等离子体CVD室)内并予以固定。然后，将膜厚为300nm的SiO2膜沉积在基板上。接着，利用常用的光刻(Photolithography)技术以及蚀刻技术加工SiO2膜，形成具有X轴方向的宽度为3μm、间距为6μm的周期的绝缘性条纹图案，并将该SiO2的条纹图案作为掩模5。另外，虽然以GaN[1-100]方向作为条纹的方向，然而条纹的方向也可以沿其它的结晶方向。此后，再次将形成有SiO2条纹的掩模5的基板导入到MOCVD生长室内并予以固定，使MOCVD室成为氨气气氛，在1075℃进行5分钟的热处理。
(3)第二GaN层形成工序
此后，利用与形成第一GaN层4时同样的原料气体，形成第二GaN层6的三角刻面结构。GaN结晶从掩模5之间的露出第一GaN层的部分开始生长，在掩模5上向横向(纸的左右方向)弯曲并持续生长，在掩模5的宽度方向的中央部分彼此合为一体。这样，由于掩模5之间的中央部分的厚度方向(纸面向上的方向)的生长速度较大，因此形成具有条纹图案的第二GaN层6，其中该条纹图案具有XZ截面形状基本上为三角形状的刻面。此外，如前所述，该基本上为三角形状的三角刻面还包括顶部具有平坦部分的梯形状的刻面。此外，由于结晶缺陷(位错)向结晶的生长方向弯曲，因此如图15所示，结晶缺陷(位错)a主要存在于三角刻面的顶部与谷部。此时，将生长压力的范围设定为76～760Torr(1×105～1×106Pa)、将基板温度设定在850～1000℃的范围内，并且控制各气体流量，从而可以形成在侧面具有凹凸面结构的三角刻面结构。
图16、17以及18为在本实施方式中利用上述各条件实际形成的第二GaN层6的照片。在第二GaN层6上，形成有具有基本上为三角形状的刻面的条纹图案，在各斜面61上形成有凹凸面62(小斜面)。在图16中，也可以观察顶部的平坦面63。在此，由于条纹的间距为6μm，因此虽然上述优选范围的凹凸尺寸为7nm≤Hsd、Have≤600nm，但从照片上看，平均值Have为100nm左右，标准偏差Hsd为8～33nm。
(4)埋入层生长工序
将由工序(3)得到的基板升温至1125℃，使膜厚为8.4μm的Al0.2Ga0.8N层7(AlX1GaY1N系化合物层)生长。由此，GaN层6的三角刻面结构被埋入到AlGaN层7内，基板的表面被平坦化，从而得到氮化物半导体基板1。在此，该膜厚是换算为在平坦的基板上生长的情况下的膜厚的值。此外，将生长压力设为54Torr(7.2×103Pa)。
在该AlGaN层7的上面，如图15所示，结晶缺陷(位错)a存在于三角刻面的顶和谷的部分，而在其它区域则为低位错。此外，如上所述，在AlGaN的横向生长过程中，横向生长向量不仅有与条纹延伸方向垂直的分量，也具有沿条纹延伸方向的分量，因此成为开裂原因的应力在任一方向上都得到缓和，从而可以抑制裂纹的产生。
(5)半导体结构物制造工序
氮化物半导体基板1的制造工序如上所述，以下叙述在所得到的基板1上制造半导体结构物的工序的一个例子。
图19为由此制造的发光元件的截面图。在由工序(4)所得到的基板上，依次使如下所述的层进行生长：厚度为3μm的掺杂了Si的Al0.2Ga0.8N层(Si掺杂传导层)8；厚度为250nm的Al0.2Ga0.8N层(第一包层)9、AlGaN量子阱结构(活性层)10；厚度为20nm的Al0.35Ga0.65N层(载流子区块层)11；厚度为250nm的掺杂了Mg的Al0.2Ga0.8N层(Mg掺杂包层)12；以及厚度为50nm的掺杂Mg的GaN层(传导层)13。
此外，在传导层13上形成P型透明电极14，在透明电极14上形成P型电极15，在传导层8的露出面上形成n型电极16，从而构成半导体结构物。
在本实施方式中，作为使结晶生长的方法采用有机金属气相沉积(MOCVD)法，然而本发明不局限于此，也可以利用分子束外延生长(MBE)法、氢化物气相外延生长(HVPE)法等的其它生长方法。此外，在本实施方式中，作为氮原料气体使用了含氨气(NH3)的气体，作为III族原料气体使用了含三甲基镓(TMG)或三甲基铝(TMA)的气体，然而本发明并不局限于此。此外，在上述半导体结构物的制造工序中，作为n型掺杂原料气体使用含硅烷(SiH4)的气体，作为P型掺杂原料气体使用了含二茂镁(Cp2Mg)的气体，然而也可以使用此外的气体。
此外，在本实施方式中，GaN系半导体层4、6由GaN形成，作为埋入层7的AlGaN系半导体层由AlX1GaY1N形成，然而也可以分别由InZ2AlX2GaY2N和InZ3AlX3GaY3N形成。其中，X1、Y1、X2、Y2、Z2、X3、Y3、Z3为组分比。此外，基板2也不局限于蓝宝石，缓冲层3也不局限于低温GaN层，掩模5也不局限于SiO2。这些各种材料的选择方式记载在图20中。此外，在此，除基板2、第二GaN系半导体层6、埋入层7之外，对其组合与使用次数没有限制。
图21为这样的氮化物半导体基板的平面图，图22为图21所示的氮化物半导体基板的XXII-XXII箭头方向上的截面图。在由GaN形成的基板2上不经由缓冲层而直接形成SiO2的掩模5，在其上形成截面具有三角刻面的作为第二GaN系半导体层的GaN层6，在其上形成AlGaN层7。这是在图20中作如下选择的情况：作为基板选择GaN、作为缓冲层选择“无插入”、作为掩模5选择SiO2、作为第一GaN系半导体层4选择“无插入”、作为第二GaN系半导体层6选择GaN、以及作为埋入层7选择AlGaN。在该情况下，作为GaN系半导体层的GaN层6的基底变为GaN基板2。
此外，在本实施方式中，在第一GaN层4和第二GaN层6之间未形成有缓冲层，然而也可以在其间设置缓冲层。即，在工序(2)中得到的形成有掩模5的基板上，在基板温度为475℃的条件下使膜厚为25nm的缓冲层生长。此后，形成GaN的三角刻面结构。此时，与上述实施方式同样，通过控制生长压力、基板温度、各气体流量，可以形成在侧面具有凹凸的三角刻面结构。
此外，作为本实施方式的其它例子，也可以在蓝宝石基板2上直接形成SiO2的条纹掩模5之后，使低温GaN缓冲层生长，在其上形成截面具有三角刻面的作为第二GaN系半导体层的GaN层6，再形成AlGaN层7的埋入层。这是在图20中作如下选择的情况：作为基板2选择蓝宝石、作为缓冲层3选择“低温GaN缓冲层”、作为掩模5选择SiO2、作为第一GaN系半导体层4选择“无插入”、作为第二GaN系半导体层6选择GaN、以及作为埋入层7选择AlGaN。在该情况下，GaN系半导体层即GaN层6的基底层是蓝宝石基板2和在其上形成的低温GaN缓冲层。
此外，在本实施方式中，在截面基本上为三角形状的第二GaN系半导体层6的上面，直接使AlGaN层或InAlGaN层7生长，由于在其间没有其它的中间层，不仅可以简化制造工序，而且可以减少因中间层导致而产生新的结晶缺陷的可能性。然而，当例如埋入层7中的AlN摩尔分数为50％以上，与第二GaN系半导体层6之间的晶格常数的差异更大时，除了利用三角刻面的凹凸面来抑制裂纹的之外，也可以在第二GaN系半导体层6的上面形成用于抑制裂纹的中间层。作为这样的中间层，可以使用例如在300～800℃下沉积的AlN中间层(通式为InbAlaGa1-a-bN)、在同样低温生长的AlN中间层的上部层叠AlGaN变形抑制层的材料。

Claims (3)

1.氮化物半导体基板，其特征在于，
具有：
GaN系半导体层，该GaN系半导体层在基底层上生长，沿厚度方向的截面基本上为三角形状，且所述GaN系半导体层呈周期性的条纹状，在该条纹的斜面上设置有凹凸面；以及
在所述GaN系半导体层上形成的由AlGaN或InAlGaN形成的上表面平坦的埋入层；
当设所述条纹的间距为L时，在所述GaN系半导体层的大致三角形状顶部的所述凹凸面的凹凸尺寸的平均值Have以及标准差Hsd满足：
0.0048L/4≤Hsd，
Have≤L/10，
其中，所述凹凸尺寸为从所述顶部计算的在所述间距方向上的尺寸。
2.如权利要求1所述的氮化物半导体基板，其特征在于，
所述凹凸面为基本上沿着所述条纹的斜面的倾斜度的斜面，且由多个小斜面形成，所述小斜面的垂线方向在水平截面上遍及多个方向。
3.氮化物半导体基板，其特征在于，
具有：
GaN系半导体层；以及
在所述GaN系半导体层上形成的由AlGaN或InAlGaN形成的上表面平坦的埋入层，
所述GaN系半导体层具有多个突出的条纹，
在所述条纹的两侧面分别具有凹凸面；
在设定XYZ直角坐标系的情况下，
所述GaN系半导体层的厚度方向为Z轴方向，
所述GaN系半导体层的条纹沿Y轴延伸，
设通过邻接的所述条纹的X轴方向的中心点且沿Y轴延伸的中心线之间的距离为L，
1个所述凹凸面与XY平面的相交线离所述中心线的距离的平均值Have以及标准差Hsd满足：
0.048L/4≤Hsd，
Have≤L/10。
CN2008800057962A 2007-03-22 2008-03-17 氮化物半导体基板 Expired - Fee Related CN101617388B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210300925.9A CN102856455B (zh) 2007-03-22 2008-03-17 氮化物半导体基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP075421/2007 2007-03-22
JP2007075421A JP5165264B2 (ja) 2007-03-22 2007-03-22 窒化物半導体基板
PCT/JP2008/054864 WO2008114772A1 (ja) 2007-03-22 2008-03-17 窒化物半導体基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210300925.9A Division CN102856455B (zh) 2007-03-22 2008-03-17 氮化物半导体基板

Publications (2)

Publication Number Publication Date
CN101617388A CN101617388A (zh) 2009-12-30
CN101617388B true CN101617388B (zh) 2012-11-21

Family

ID=39765879

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210300925.9A Expired - Fee Related CN102856455B (zh) 2007-03-22 2008-03-17 氮化物半导体基板
CN2008800057962A Expired - Fee Related CN101617388B (zh) 2007-03-22 2008-03-17 氮化物半导体基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210300925.9A Expired - Fee Related CN102856455B (zh) 2007-03-22 2008-03-17 氮化物半导体基板

Country Status (4)

Country Link
US (2) US8237194B2 (zh)
JP (1) JP5165264B2 (zh)
CN (2) CN102856455B (zh)
WO (1) WO2008114772A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5758293B2 (ja) 2009-06-24 2015-08-05 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
KR101082788B1 (ko) * 2009-10-16 2011-11-14 한국산업기술대학교산학협력단 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2011105557A1 (ja) * 2010-02-26 2011-09-01 京セラ株式会社 半導体成長用基板および発光素子
CN102237454A (zh) * 2010-04-29 2011-11-09 展晶科技(深圳)有限公司 半导体光电元件及其制造方法
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
US20120204957A1 (en) * 2011-02-10 2012-08-16 David Nicholls METHOD FOR GROWING AlInGaN LAYER
CN102903813B (zh) * 2012-09-29 2014-04-02 海迪科（南通）光电科技有限公司 集成图形阵列高压led器件的制备方法
CN202917531U (zh) * 2012-09-29 2013-05-01 海迪科（苏州）光电科技有限公司 高效高压led芯片
US9450150B2 (en) * 2012-10-22 2016-09-20 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
WO2001025511A1 (en) * 1999-10-01 2001-04-12 Cornell Research Foundation, Inc. Single step process for epitaxial lateral overgrowth of nitride based materials
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP3384782B2 (ja) * 2000-03-16 2003-03-10 三洋電機株式会社 窒化物系半導体素子およびその製造方法
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP2002261392A (ja) * 2001-02-27 2002-09-13 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP3819730B2 (ja) * 2001-05-11 2006-09-13 三洋電機株式会社 窒化物系半導体素子および窒化物半導体の形成方法
JP2002353134A (ja) * 2001-05-23 2002-12-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
US6967359B2 (en) * 2001-09-13 2005-11-22 Japan Science And Technology Agency Nitride semiconductor substrate production method thereof and semiconductor optical device using the same
JP3802424B2 (ja) * 2002-01-15 2006-07-26 株式会社東芝 半導体発光素子及びその製造方法
EP1625612B1 (en) * 2003-05-21 2015-10-21 Saint-Gobain Cristaux & Détecteurs Manufacturing gallium nitride substrates by lateral overgrowth through masks
JP2005011944A (ja) * 2003-06-18 2005-01-13 Sumitomo Electric Ind Ltd 発光装置
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2005209803A (ja) * 2004-01-21 2005-08-04 Sumitomo Electric Ind Ltd ＧａＮ結晶基板の製造方法
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
JP2005235911A (ja) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd ＧａＮ系化合物半導体受光素子
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US7528681B2 (en) * 2005-12-20 2009-05-05 Palo Alto Research Center Incorporated Acoustic devices using an AlGaN piezoelectric region

Also Published As

Publication number Publication date
US20100102328A1 (en) 2010-04-29
JP5165264B2 (ja) 2013-03-21
CN102856455A (zh) 2013-01-02
US8759837B2 (en) 2014-06-24
CN102856455B (zh) 2015-10-21
US8237194B2 (en) 2012-08-07
WO2008114772A1 (ja) 2008-09-25
US20120175633A1 (en) 2012-07-12
CN101617388A (zh) 2009-12-30
JP2008235706A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
CN101617388B (zh) 氮化物半导体基板
KR100500863B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자
JP5635013B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
TW518767B (en) Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP5573632B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP3876518B2 (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
JP4865047B2 (ja) 結晶成長方法
CN103098216A (zh) 具有用于定向纳米线生长的缓冲层的衬底
JP2009238772A (ja) エピタキシャル基板及びエピタキシャル基板の製造方法
KR101087899B1 (ko) 질화갈륨계 에피택셜 웨이퍼 및 질화갈륨계 반도체 발광 소자를 제작하는 방법
WO2019149095A1 (zh) 一种GaN基LED外延结构及其制备方法
CN106229397B (zh) 一种发光二极管外延片的生长方法
TWI528587B (zh) 三族氮化物半導體發光元件之製造方法
KR20070097640A (ko) 반도체 구조물의 제조 방법
JP2013084832A (ja) 窒化物半導体構造の製造方法
JP4692602B2 (ja) 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
JP2006186005A (ja) 窒化物系化合物半導体、その製造方法及びその用途
CN106206869A (zh) 一种GaN基发光二极管外延片的生长方法
JP2008303136A (ja) 化合物半導体基板の製造方法
KR100304733B1 (ko) 질화물 반도체의 구조 및 그 결정성장방법
JP5238867B2 (ja) 半導体発光素子の製造方法
KR20050061994A (ko) Ｉｎ 도핑을 통한 ＧａＮ 측면 성장 방법
Zhou et al. Epitaxial Growth of III-Nitride LEDs
JP5869064B2 (ja) エピタキシャル成長用テンプレート及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121121

Termination date: 20190317