JP2017209839A - 積層膜、電子デバイス基板、電子デバイス及び積層膜の製造方法 - Google Patents

積層膜、電子デバイス基板、電子デバイス及び積層膜の製造方法 Download PDF

Info

Publication number
JP2017209839A
JP2017209839A JP2016103587A JP2016103587A JP2017209839A JP 2017209839 A JP2017209839 A JP 2017209839A JP 2016103587 A JP2016103587 A JP 2016103587A JP 2016103587 A JP2016103587 A JP 2016103587A JP 2017209839 A JP2017209839 A JP 2017209839A
Authority
JP
Japan
Prior art keywords
film
metal
zro
axis
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016103587A
Other languages
English (en)
Other versions
JP6677076B2 (ja
Inventor
野口　隆男
Takao Noguchi
隆男 野口
矢野　義彦
Yoshihiko Yano
義彦 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016103587A priority Critical patent/JP6677076B2/ja
Priority to US15/599,930 priority patent/US10211043B2/en
Publication of JP2017209839A publication Critical patent/JP2017209839A/ja
Application granted granted Critical
Publication of JP6677076B2 publication Critical patent/JP6677076B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H10N30/708—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H57/00—Electrostrictive relays; Piezo-electric relays
    • H01H2057/006—Micromechanical piezoelectric relay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

【課題】単一配向性を有する金属膜を備えた積層膜、これを用いた電子デバイス基板及び電子デバイス及び積層膜の製造方法の提供。【解決手段】酸化物膜１と、酸化物膜上に設けられた金属膜３とを備える積層膜において、酸化物膜は、主表面が（００１）面であるＺｒＯ２膜１Ａを含み、金属膜３は、単一配向性を有し、主表面が（００１）面であるＰｔ膜又はＰｄ膜を含み、ＺｒＯ２膜１Ａの[００１]軸から約９．２度ずれた軸と金属膜の[００１]軸とは平行であり、ＺｒＯ２膜の[１００]軸と金属膜３の[１００]軸とは、酸化物膜と金属膜３との間の界面（ＸＹ平面）に平行であり、且つ、双方の軸は、平行である、ことを特徴とする積層膜。【選択図】図２

Description

本発明は、積層膜、電子デバイス基板、電子デバイス及び積層膜の製造方法に関する。
磁気ヘッドやＭＥＭＳスイッチ用のアクチュエータ等の用途として、圧電素子が注目されている。その中でも、薄膜圧電素子は、位置精度が高く、高速なアクチュエータとして動作することが可能である。（特許文献１）。このような薄膜圧電素子に用いられる積層膜として、Ｓｉ基板上に、ＺｒＯ２膜を堆積し、その上にＰｔ膜を堆積した構造が提案されている（特許文献１）。また、Ｓｉ基板上に、ＺｒＯ２膜、Ｙ２Ｏ３膜を堆積し、更に、ＰｔＯ２膜を介して、Ｐｔ膜を堆積した構造も提案されている（特許文献２）。
特開平０９−１１０５９２号公報 特開２０１５−１５４０１５号公報
しかしながら、この場合に得られるＰｔ膜等の金属膜は、結晶の配向性及び均一性（以降、「結晶性」とする）が低く、その上に圧電膜を形成した場合においても、圧電膜の結晶性が低く圧電特性が十分ではない。単一配向でかつ広い面積で均一性を有する金属膜を用いることができれば、この上に、結晶性の高い圧電膜を効率よく形成することができる。
本発明は、このような課題に鑑みてなされたものであり、単一配向性を有する金属膜を備えた積層膜、これを用いた電子デバイス基板及び電子デバイス及び積層膜の製造方法を提供することを目的とする。
上述の課題を解決するため、第１の態様に係る積層膜は、酸化物膜と、前記酸化物膜上に設けられた金属膜と、を備える積層膜において、前記酸化物膜は、主表面が（００１）面であるＺｒＯ２膜を含み、前記金属膜は、単一配向性を有し、主表面が（００１）面であるＰｔ膜又はＰｄ膜を含み、前記ＺｒＯ２膜の[００１]軸から約９．２度ずれた軸と前記金属膜の[００１]軸とは平行であり、前記ＺｒＯ２膜の[１００]軸と前記金属膜の[１００]軸とは、前記酸化物膜と前記金属膜との間の界面に平行であり、且つ、双方の軸は、平行である、ことを特徴とする。
この積層膜の場合、金属膜の結晶性が向上した構造となる。
第２の態様に係る積層膜においては、前記酸化物膜は、前記ＺｒＯ２膜を含む第１の酸化物膜と、前記金属膜に含まれる金属を含み、前記第１の酸化物膜と前記金属膜との間に介在する金属酸化物膜からなる第２の酸化物膜とを備えることを特徴とする。
この積層膜の場合、第２の酸化物膜（金属酸化物膜）により、第２の酸化物膜は結晶成長におけるバッファとして機能し、金属膜の結晶性が向上した構造となる。
第３の態様に係る積層膜においては、前記第１の酸化物膜は、前記ＺｒＯ２膜と、前記ＺｒＯ２膜と前記第２の酸化物膜との間に介在するＹ２Ｏ３膜とを備えることを特徴とする。
第３の態様に係る積層膜においては、前記金属膜上に設けられた圧電膜を更に備えることを特徴とする。
電子デバイス基板は、前記積層膜を、６インチ以上のサイズのウェハ上に設けてなることを特徴とする。すなわち、大口径のウェハに積層膜を形成した場合、量産性に優れることとなる。
電子デバイスは、前記積層膜の前記金属膜に、電位を与えるための電位印加端子を電気的に接続してなることを特徴とする。積層膜の金属膜には、電子デバイスの駆動に必要な電位が与えられ、電子デバイスの動作に寄与することができる。
また、上述のいずれかに記載の積層膜を製造する積層膜の製造方法は、ＺｒＯ２膜を含む前記酸化物膜を形成する工程と、前記チャンバ内への酸素の供給を停止した状態で、Ｐｔ又はＰｄを含む前記所定の金属膜を、前記酸化物膜上に形成する工程とを備えることを特徴とする。
この製造方法によれば、上述の積層膜を簡単に製造することができる。
本発明の積層膜は、単一配向性を有する金属膜を備えているので、この上に形成される圧電膜等の結晶性が良くなり、したがって、圧電膜による駆動力の増加やリーク電流の減少など、優れた特性を発揮することができる。
実施例１に係る積層膜の縦断面構造を示す図である。 実施例２に係る積層膜の縦断面構造を示す図である。 実施例３に係る積層膜の縦断面構造を示す図である。 実施例４に係る積層膜の縦断面構造を示す図である。 実施例５に係る積層膜の縦断面構造を示す図である。 実施例６に係る積層膜の縦断面構造を示す図である。 実施例７に係る積層膜の縦断面構造を示す図である。 実施例８に係る積層膜の縦断面構造を示す図である。 比較例１に係る積層膜の縦断面構造を示す図である。 比較例２に係る積層膜の縦断面構造を示す図である。 圧電駆動素子（電子デバイス）の縦断面構造を示す図である。 複数の圧電駆動素子１０を備えた電子デバイス基板の平面図である。 圧電駆動素子を備えた磁気ヘッド（電子デバイス）の縦断面構成を示す図である。 圧電駆動素子を備えたＭＥＭＳスイッチ（電子デバイス）の縦断面構成を示す図である。 作製したＭＥＭＳスイッチの平面図である。 ＰｔとＺｒＯ２の単位格子を示す図である。
以下、実施の形態に係る積層膜について説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。
図１は、実施例１に係る積層膜の縦断面構造を示す図である。なお、以下の説明では、ＸＹＺ直交座標系を設定する。結晶性の改善を行う所定の金属膜としてのＰｔ膜の厚み方向をＺ軸とし、これに垂直な軸をＸ軸及びＹ軸とする。結晶軸は、ｃ軸を[００１]とし、Ｘ軸の方向を[１００]、Ｙ軸の方向を[０１０]とする。なお、ＳｉやＰｔなどの立方晶の場合、ｃ軸［００１］はＺ軸に一致するが、単斜晶のＺｒＯ２のｃ軸［００１］はＺ軸から僅か（θ＝約９．２度）ずれたＺ’軸に一致している。θ＝約９．２度とは、室温３００Ｋにおいて、８．２度≦θ≦１０．２度のことを意味する。
（実施例１）
この積層膜は、基板Ｓ上に、酸化物膜１と、金属酸化物膜２と、所定の金属膜３（本例ではＰｔ膜）とを順次形成してなる。基板Ｓの材料はＳｉ、酸化物膜１はＺｒＯ２膜１Ａを含むであり、酸化物膜１（第１の酸化物膜）上に設けられた金属酸化物膜２（第２の酸化物膜）は、ＰｔＯ膜である。ここで、所定の金属膜３（Ｐｔ膜）は、単一配向性を有しており、結晶性に優れている。なお、基板Ｓの材料としては、ＺｒＯ２が結晶成長するものであれば、ゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）、サファイア（Ａｌ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、窒化ガリウム（ＧａＮ）などの他の材料を用いることができる。
なお、ＺｒＯ２膜とはＺｒＯ２を主成分とする膜であり、その他、Ｙ，Ｈｆを含むことができ、Ｌａ、Ｃｅ、Ｄｙなどのランタノイド系希土類金属元素を含むことができる。ＰｔＯ膜とはＰｔＯを主成分とする膜であり、Ｐｔ膜とはＰｔを主成分とする膜である。もちろん、これらの膜は、不純物の含有を許容することができる。
膜厚方向の各層の配向は、Ｓｉ（００１）／ＺｒＯ２（００１）／ＰｔＯ（００１）／Ｐｔ（００１）である。換言すれば、全ての膜のｃ軸［００１］の方向がほぼ一致しており、膜厚方向に平行になっている。また、膜の面内での各層の配向は、Ｓｉ（１００）／ＺｒＯ２（１００）／ＰｔＯ（１００）／Ｐｔ（１００）である。換言すれば、全ての膜のａ軸［１００］の方向が一致しており、面内方向に平行になっている。なお、図１６は、（ａ）Ｐｔ単位格子と（ｂ）ＺｒＯ２単位格子（酸素原子は省略）を示している。各構成元素は、格子の頂点に位置すると共に、各面の中央にも位置している。
この積層膜は、以下のようにして製造することができる。
まず、基板Ｓとして、直径６インチ（１５０ｍｍ）の（００１）Ｓｉ基板を用意する。次に、この上に、酸化物膜１（ＺｒＯ２膜）、金属酸化物膜２（ＰｔＯ膜）、所定の金属膜３（Ｐｔ膜）を順次形成する。形成方法は、以下の通りである。
（製造条件）
（１）ＺｒＯ２膜の形成：ターゲット材料として、ＺｒＯ２の固体ソース材料を用意し、基板温度Ｔ１を７００℃として、アルゴン雰囲気中で、スパッタリング法を用いて、基板上にＺｒＯ２膜の堆積を行った。
（２）ＰｔＯ膜の形成：ターゲット材料として、Ｐｔの固体ソース材料を用意し、基板温度Ｔ２を４５０℃として、アルゴンと酸素の混合雰囲気中で、スパッタリング法を用いて、ＺｒＯ２膜上にＰｔＯ膜の堆積を行った。酸素の供給量は、基板表面近傍（表面から１ｍｍ）の圧力Ｐ１に換算すると、０．０１Ｐａである。
（３）Ｐｔ膜の形成：Ｐｔの固体ソース材料を用意し、ＰｔＯ膜の形成時において用いたチャンバから基板を取り出すことなく、酸素供給を停止した真空状態で、５００℃において、スパッタリング法を用いて、ＰｔＯ膜上にＰｔ膜を堆積した。
（評価と結果）
Ｘ線回折法を用いて、Ｐｔ膜の評価を行った。この場合、２θ＝４６．４°の位置に、半値幅０．３°のピークが観察され、その他のピークに関しては１／１００以下の強度であった。また、基板面内でＸ線回折の結果が同じで、膜が均一であることが確認された。これは、後述の比較例と比較して優れた値である。したがって、露出表面が（００１）面である（００１）Ｐｔ膜は、面心立法構造の（１００）面の結晶状態が高く、[１００]方向に配向して構成原子が整列していることが分かる。このように、実施例１の構造を有する積層膜においては、Ｐｔ膜の結晶性が向上した。
なお、各パラメータＴ１、Ｔ２、Ｐ１の好適範囲は、以下の通りである。
５００℃≦Ｔ１≦１０００℃
４００℃≦Ｔ２≦５００℃
０．００５Ｐａ≦Ｐ１≦０．１Ｐａ
Ｔ１が上記範囲条件を満たす場合、ＺｒＯ２膜の結晶性が良くなるという効果がある。
Ｔ２が上記範囲条件を満たす場合、ＰｔやＰｔＯ２などを含まない、結晶性の高いＰｔＯ膜が得られるという効果がある。
Ｐ１が上記範囲条件を満たす場合、ＰｔやＰｔＯ２などを含まない、結晶性の高いＰｔＯ膜が得られるという効果がある。
図２は、実施例２に係る積層膜の縦断面構造を示す図である。
（実施例２）
この積層膜は、基板Ｓ上に、酸化物膜１と、金属酸化物膜２と、所定の金属膜３とを順次形成してなり、基板Ｓの材料はＳｉを用い、酸化物膜１上に設けられた金属酸化物膜２はＰｔＯ膜、所定の金属膜３はＰｔ膜である。なお、実施例２は、実施例１と比較して、酸化物膜１が、ＺｒＯ２膜１Ａ及びＹ２Ｏ３膜１Ｂとを含む点においてのみ、実施例１と異なり、その他の点は同一である。この場合も、Ｐｔ膜は、単一配向性を有しており、結晶性に優れている。
膜厚方向の各層の配向は、Ｓｉ（００１）／ＺｒＯ２（００１）／Ｙ２Ｏ３（００１）／ＰｔＯ（００１）／Ｐｔ（００１）である。換言すれば、全ての膜のｃ軸［００１］の方向がほぼ一致しており、膜厚方向に平行になっている。また、膜の面内での各層の配向は、Ｓｉ（１００）／ＺｒＯ２（１００）／Ｙ２Ｏ３（１００）／ＰｔＯ（１００）／Ｐｔ（１００）である。換言すれば、全ての膜のａ軸［１００］の方向が一致しており、面内方向に平行になっている。
この積層膜は、以下のようにして製造することができる。
まず、基板Ｓとして、直径８インチ（１５０ｍｍ）の（００１）Ｓｉ基板を用意した。次に、この上に、酸化物膜１（ＺｒＯ２膜、Ｙ２Ｏ３膜）、金属酸化物膜２（ＰｔＯ膜）、所定の金属膜３（Ｐｔ膜）を順次形成する。形成方法は、以下の通りである。
（製造条件）
（１Ａ）ＺｒＯ２膜の形成：ターゲット材料として、ＺｒＯ２の固体ソース材料を用意し、基板温度Ｔ１を７００℃として、アルゴン雰囲気中で、スパッタリング法を用いて、基板上にＺｒＯ２膜の堆積を行った。
（１Ｂ）Ｙ２Ｏ３膜の形成：ターゲット材料として、Ｙ２Ｏ３の固体ソース材料を用意し、基板温度Ｔ１’を７００℃として、アルゴン雰囲気中で、スパッタリング法を用いて、ＺｒＯ２膜上にＹ２Ｏ３膜の堆積を行った。
（２）ＰｔＯ膜の形成：ターゲット材料として、Ｐｔの固体ソース材料を用意し、基板温度Ｔ２を４５０℃として、アルゴンと酸素の混合雰囲気中で、スパッタリング法を用いて、Ｙ２Ｏ３膜上にＰｔＯ膜の堆積を行った。酸素の供給量は、基板表面近傍（表面から１ｍｍ）の圧力Ｐ１に換算すると、０．０１Ｐａである。
（３）Ｐｔ膜の形成：Ｐｔの固体ソース材料を用意し、ＰｔＯ膜の形成時において用いたチャンバから基板を取り出すことなく、酸素供給を停止した真空状態で、４００℃において、蒸着法を用いて、ＰｔＯ膜上にＰｔ膜を堆積した。
（評価と結果）
Ｘ線回折法を用いて、Ｐｔ膜の評価を行った。この場合、２θ＝４６．４°の位置に、半値幅０．２°のピークが観察され、その他のピークに関しては観察されなかった。また、基板面内でＸ船回折の結果が同じで、膜が均一であることが確認された。これは、後述の比較例と比較しても、実施例１と比較しても、優れた値である。露出表面が（００１）面である（００１）Ｐｔ膜は、面心立法構造の（１００）面の結晶状態が高く、[１００]方向に配向して構成原子が整列していることが分かる。このように、実施例２の構造を有する積層膜においては、Ｐｔ膜の結晶性が向上した。
なお、各パラメータＴ１、Ｔ１’、Ｔ２、Ｐ１の好適範囲は、以下の通りである。
５００℃≦Ｔ１≦１０００℃
５００℃≦Ｔ１’≦１０００℃
４００℃≦Ｔ２≦５００℃
０．００５Ｐａ≦Ｐ１≦０．１Ｐａ
Ｔ１が上記範囲条件を満たす場合、ＺｒＯ２膜の結晶性が良くなるという効果がある。
Ｔ１’が上記範囲条件を満たす場合、Ｙ２Ｏ３膜の結晶性が良くなるという効果がある。
Ｔ２が上記範囲条件を満たす場合、ＰｔやＰｔＯ２などを含まない、結晶性の高いＰｔＯ膜が得られるという効果がある。
Ｐ１が上記範囲条件を満たす場合、ＰｔやＰｔＯ２などを含まない、結晶性の高いＰｔＯ膜が得られるという効果がある。
なお、実施例２においては、酸化物膜１は、ＺｒＯ２膜１Ａと、ＺｒＯ２膜１Ａと金属酸化物膜２との間に介在するＹ２Ｏ３膜１Ｂとを備えている。この場合、Ｙ２Ｏ３膜１Ｂの表面は、結晶成長時に凹凸面を有することとなる（複数の微小なピラミッド構造が表面上に現れる）。この凹凸面を起点として、金属酸化物膜２の成長時における欠陥が緩和され、金属酸化物膜２の表面結晶状態が改善する。したがって、金属酸化物膜２上に所定の金属膜３を形成した場合には、更に、結晶性の高いＰｔ膜が得られたと考えられる。凹凸面の頂点と底面の最深部間のＺ軸方向間距離の平均値ＡＶＲ（Ｚ１）は、２ｎｍ≦ＡＶＲ（Ｚ１）≦５０ｎｍを満たしている。ＡＶＲ（Ｚ１）が下限を下回ると金属酸化物膜２の欠陥の緩和が不完全になり、その上面に形成されるＰｔ膜の結晶性が悪化することとなり、上限を超えると、金属酸化物膜上に形成されるＰｔ膜の表面平坦性が悪化することとなるからである。
図３は、実施例３に係る積層膜の縦断面構造を示す図である。
（実施例３）
実施例３では、実施例１と比較して、金属酸化物膜２としてＰｔＯの代わりに、ＰｄＯを用い、さらにその上にＰｄ膜を形成する点が異なり、その他の点は、同一である。したがって、（２）ＰｄＯ膜及び（３）Ｐｄ膜の形成についてのみ説明する。ＰｄＯ膜の形成方法は、以下の通りである。
（２）ＰｄＯ膜の形成：ターゲット材料として、Ｐｄの固体ソース材料を用意し、基板温度Ｔ２’を４００℃として、アルゴンと酸素の混合雰囲気中で、スパッタリング法を用いて、ＺｒＯ２膜上にＰｄＯ膜の堆積を行った。酸素の供給量は、基板表面近傍（表面から１ｍｍ）の圧力Ｐ１’に換算すると、０．０５Ｐａである。
（３）Ｐｄ膜の形成：Ｐｄの固体ソース材料を用意し、ＰｄＯ膜の形成時において用いたチャンバから基板を取り出すことなく、酸素供給を停止した真空状態で、３５０℃において、蒸着法を用いて、ＰｄＯ膜上にＰｄ膜を堆積した。
膜厚方向の各層の配向は、Ｓｉ（００１）／ＺｒＯ２（００１）／ＰｄＯ（００１）／Ｐｄ（００１）である。換言すれば、全ての膜のｃ軸［００１］の方向がほぼ一致しており、膜厚方向に平行になっている。また、膜の面内での各層の配向は、Ｓｉ（１００）／ＺｒＯ２（１００）／ＰｄＯ（１００）／Ｐｄ（１００）である。換言すれば、全ての膜のａ軸［１００］の方向が一致しており、面内方向に平行になっている。
（評価と結果）
Ｘ線回折法を用いて、Ｐｄ膜の評価を行った。この場合、２θ＝４６．７°の位置に、半値幅０．３°のピークが観察され、その他のピークに関しては１／１００以下の強度であった。また、基板面内でＸ線回折の結果が同じで、膜が均一であることが確認された。これは、後述の比較例と比較しても、優れた値である。したがって、露出表面が（００１）面である（００１）Ｐｄ膜は、面心立法構造の（１００）面の結晶状態が高く、[１００]方向に配向して構成原子が整列していることが分かる。このように、実施例３の構造を有する積層膜においては、Ｐｄ膜の結晶性が向上した。
なお、各パラメータＴ１、Ｔ２’、Ｐ１’の好適範囲は、以下の通りである。
５００℃≦Ｔ１≦１０００℃
３００℃≦Ｔ２’≦５００℃
０．００５Ｐａ≦Ｐ１’≦０．１Ｐａ
Ｔ１が上記範囲条件を満たす場合、ＺｒＯ２膜の結晶性が良くなるという効果がある。
Ｔ２’が上記範囲条件を満たす場合、ＰｄやＰｄＯ２などを含まない、結晶性の高いＰｄＯ膜が得られるという効果がある。
Ｐ１’が上記範囲条件を満たす場合、ＰｄやＰｄＯ２などを含まない、結晶性の高いＰｄＯ膜が得られるという効果がある。
図４は、実施例４に係る積層膜の縦断面構造を示す図である。
（実施例４）
実施例４では、実施例２と比較して、金属酸化物膜２としてＰｔＯの代わりに、ＰｄＯを用い、Ｐｔの代わりにＰｄを用いた点が異なり、その他の点は、同一である。したがって、ＰｄＯ膜及びＰｄ膜の形成についてのみ説明すると、ＰｄＯ膜及びＰｄ膜の形成方法は、実施例３に記載の通りである）。
膜厚方向の各層の配向は、Ｓｉ（００１）／ＺｒＯ２（００１）／Ｙ２Ｏ３（００１）／ＰｄＯ（００１）／Ｐｄ（００１）である。換言すれば、全ての膜のｃ軸［００１］の方向がほぼ一致しており、膜厚方向に平行になっている。また、膜の面内での各層の配向は、Ｓｉ（１００）／ＺｒＯ２（１００）／Ｙ２Ｏ３（１００）／ＰｄＯ（１００）／Ｐｄ（１００）である。換言すれば、全ての膜のａ軸［１００］の方向が一致しており、面内方向に平行になっている。
（評価と結果）
Ｘ線回折法を用いて、Ｐｄ膜の評価を行った。この場合、２θ＝４６．７°の位置に、半値幅０．２°のピークが観察され、その他のピークに関しては観察されなかった。また、基板面内でＸ線回折の結果が同じで、膜が均一であることが確認された。これは、後述の比較例と比較しても、実施例３と比較しても、優れた値である。したがって、露出表面が（００１）面である（００１）Ｐｄ膜は、面心立法構造の（１００）面の結晶状態が高く、[１００]方向に配向して構成原子が整列していることが分かる。このように、実施例４の構造を有する積層膜においては、Ｐｄ膜の結晶性が向上した。
なお、各パラメータＴ１、Ｔ１’、Ｔ２’、Ｐ１’の好適範囲は、以下の通りである。
５００℃≦Ｔ１≦１０００℃
５００℃≦Ｔ１’≦１０００℃
３００℃≦Ｔ２’≦５００℃
０．００５Ｐａ≦Ｐ１’≦０．１Ｐａ
Ｔ１が上記範囲条件を満たす場合、ＺｒＯ２膜の結晶性が良くなるという効果がある。
Ｔ１’が上記範囲条件を満たす場合、Ｙ２Ｏ３膜の結晶性が良くなるという効果がある。
Ｔ２’が上記範囲条件を満たす場合、ＰｄやＰｄＯ２などを含まない、結晶性の高いＰｄＯ膜が得られるという効果がある。
Ｐ１’が上記範囲条件を満たす場合、ＰｄやＰｄＯ２などを含まない、結晶性の高いＰｄＯ膜が得られるという効果がある。
次に、実施例５〜８において、ＰｄＯ膜を備えない場合の例について説明する。
（実施例５）
図５は、実施例５に係る積層膜の縦断面構造を示す図である。
実施例５では、実施例１から、ＰｔＯを取り除いたものであり、その他の点は、実施例１と同一である。この場合、ＺｒＯ２膜１Ａ上に直接Ｐｔ膜３が形成されることとなる。
膜厚方向の各層の配向は、Ｓｉ（００１）／ＺｒＯ２（００１）／Ｐｔ（００１）である。換言すれば、全ての膜のｃ軸［００１］の方向がほぼ一致しており、膜厚方向に平行になっている。また、膜の面内での各層の配向は、Ｓｉ（１００）／ＺｒＯ２（１００）／Ｐｔ（１００）である。換言すれば、全ての膜のａ軸［１００］の方向が一致しており、面内方向に平行になっている。
（評価と結果）
Ｘ線回折法を用いて、Ｐｔ膜の評価を行った。この場合、２θ＝４６．４°の位置に、半値幅０．４°のピークが観察され、その他のピークに関しては観察されなかった。また、基板面内でＸ線回折の結果が同じで、膜が均一であることが確認された。これは、後述の比較例と比較して、優れた値である。したがって、露出表面が（００１）面である（００１）Ｐｔ膜は、面心立法構造の（１００）面の結晶状態が高く、[１００]方向に配向して構成原子が整列していることが分かる。このように、実施例５の構造を有する積層膜においては、Ｐｔ膜の結晶性が向上した。
なお、パラメータＴ１の好適範囲は、実施例１と同一であり、同様の効果を奏する。
（実施例６）
図６は、実施例６に係る積層膜の縦断面構造を示す図である。
実施例６では、実施例２から、ＰｔＯを取り除いたものであり、その他の点は、実施例２と同一である。この場合、Ｙ２Ｏ３膜１Ｂ上に直接Ｐｔ膜３が形成されることとなる。
膜厚方向の各層の配向は、Ｓｉ（００１）／ＺｒＯ２（００１）／Ｙ２Ｏ３（００１）／Ｐｔ（００１）である。換言すれば、全ての膜のｃ軸［００１］の方向がほぼ一致しており、膜厚方向に平行になっている。また、膜の面内での各層の配向は、Ｓｉ（１００）／ＺｒＯ２（１００）／Ｙ２Ｏ３（１００）／Ｐｔ（１００）である。換言すれば、全ての膜のａ軸［１００］の方向が一致しており、面内方向に平行になっている。
（評価と結果）
Ｘ線回折法を用いて、Ｐｔ膜の評価を行った。この場合、２θ＝４６．４°の位置に、半値幅０．３°のピークが観察され、その他のピークに関しては観察されなかった。また、基板面内でＸ線回折の結果が同じで、膜が均一であることが確認された。これは、後述の比較例と比較して、優れた値である。したがって、露出表面が（００１）面である（００１）Ｐｔ膜は、面心立法構造の（１００）面の結晶状態が高く、[１００]方向に配向して構成原子が整列していることが分かる。このように、実施例５の構造を有する積層膜においては、Ｐｔ膜の結晶性が向上した。
なお、パラメータＴ１、Ｔ１’の好適範囲は、実施例２と同一であり、同様の効果を奏する。
（実施例７）
図７は、実施例７に係る積層膜の縦断面構造を示す図である。
実施例７では、実施例３から、ＰｄＯを取り除いたものであり、その他の点は、実施例３と同一である。この場合、ＺｒＯ２膜１Ａ上に直接Ｐｄ膜３が形成されることとなる。
膜厚方向の各層の配向は、Ｓｉ（００１）／ＺｒＯ２（００１）／Ｐｄ（００１）である。換言すれば、全ての膜のｃ軸［００１］の方向がほぼ一致しており、膜厚方向に平行になっている。また、膜の面内での各層の配向は、Ｓｉ（１００）／ＺｒＯ２（１００）／Ｐｄ（１００）である。換言すれば、全ての膜のａ軸［１００］の方向が一致しており、面内方向に平行になっている。
（評価と結果）
Ｘ線回折法を用いて、Ｐｄ膜の評価を行った。この場合、２θ＝４６．７°の位置に、半値幅０．４°のピークが観察され、その他のピークに関しては観察されなかった。また、基板面内でＸ線回折の結果が同じで、膜が均一であることが確認された。これは、後述の比較例と比較して、優れた値である。したがって、露出表面が（００１）面である（００１）Ｐｄ膜は、面心立法構造の（１００）面の結晶状態が高く、[１００]方向に配向して構成原子が整列していることが分かる。このように、実施例７の構造を有する積層膜においては、Ｐｄ膜の結晶性が向上した。
なお、パラメータＴ１の好適範囲は、実施例３と同一であり、同様の効果を奏する。
（実施例８）
図８は、実施例８に係る積層膜の縦断面構造を示す図である。
実施例６では、実施例４から、ＰｄＯを取り除いたものであり、その他の点は、実施例４と同一である。この場合、Ｙ２Ｏ３膜１Ａ上に直接Ｐｄ膜３が形成されることとなる。
膜厚方向の各層の配向は、Ｓｉ（００１）／ＺｒＯ２（００１）／Ｙ２Ｏ３（００１）／Ｐｄ（００１）である。換言すれば、全ての膜のｃ軸［００１］の方向がほぼ一致しており、膜厚方向に平行になっている。また、膜の面内での各層の配向は、Ｓｉ（１００）／ＺｒＯ２（１００）／Ｙ２Ｏ３（００１）／Ｐｄ（１００）である。換言すれば、全ての膜のａ軸［１００］の方向が一致しており、面内方向に平行になっている。
（評価と結果）
Ｘ線回折法を用いて、Ｐｄ膜の評価を行った。この場合、２θ＝４６．７°の位置に、半値幅０．３°のピークが観察され、その他のピークに関しては観察されなかった。また、基板面内でＸ線回折の結果が同じで、膜が均一であることが確認された。これは、後述の比較例と比較して、優れた値である。したがって、露出表面が（００１）面である（００１）Ｐｄ膜は、面心立法構造の（１００）面の結晶状態が高く、[１００]方向に配向して構成原子が整列していることが分かる。このように、実施例７の構造を有する積層膜においては、Ｐｄ膜の結晶性が向上した。
なお、パラメータＴ１、Ｔ１’の好適範囲は、実施例４と同一であり、同様の効果を奏する。
（比較例１）
図９は、比較例１に係る積層膜の縦断面構造を示す図である。
比較例１（図９）は、実施例５において、Ｐｔ膜の結晶軸が、Ｚ軸まわりに４５度、回転した構造であり、その他は、実施例５と同一である。比較例１では、実施例５におけるＺｒＯ２膜の[１００]軸と、Ｐｔ膜の[１１０]軸とを平行にしたサンプルを作製した。この構造は、実施例１において、ＺｒＯ２膜の形成を行った後のＰｔＯ膜の形成工程を省くとともに、Ｐｔ膜の形成温度を実施例１よりも低い４００℃として作製することで得られたものである。Ｔ２，Ｐ１はＰｔＯの成膜条件であり、この工程を省く比較例１の工程では、Ｐｔ膜の成膜条件として、Ｐｔ膜の成膜温度を４００℃程度に低くすることで４５度回転したものになった。
（評価と結果）
Ｘ線回折法を用いて、比較例１におけるＰｔ膜の評価を行った。この場合、２θ＝４６．４°の位置に、半値幅０．８°のピークが観察された。実施例５と比較すると、Ｐｔ膜の結晶性が劣っていた。また、基板面内のＰｔ膜の結晶性にばらつきがみられ、６インチ基板の面積のうちおよそ５０％の領域では、Ｐｔの２θ＝４６．４°のピークの半値幅が０．８度であったが、それ以外の領域では０．８°より大きく１．５°以下であった。実施例５と比較すると、Ｐｔ膜の結晶性の均一性が劣っていた。
（比較例２）
図１０は、比較例２に係る積層膜の縦断面構造を示す図である。
比較例２（図１０）は、実施例１において、Ｐｔ膜の結晶軸が、Ｚ軸まわりに４５度、回転した構造であり、その他は、実施例１と同一である。比較例２では、実施例１におけるＺｒＯ２膜の[１００]軸と、Ｐｔ膜の[１１０]軸とを平行にしたサンプルを作製した。この構造は、実施例１において、Ｔ２とＰ１を、それぞれ４００℃、０．０１Ｐａとし、Ｐｔの形成温度を４５０℃に変更すると、製造することができる。
（評価と結果）
Ｘ線回折法を用いて、Ｐｔ膜の評価を行った。この場合、２θ＝４６．４°の位置に、半値幅０．５°のピークが観察され、その他のピークに関しては強度が１／１０以下であった。また、基板面内のＰｔ膜の結晶性にばらつきがみられ、６インチ基板の面積のうちおよそ５０％の領域では、Ｐｔの２θ＝４６．４°のピークの半値幅が０．５度であったが、それ以外の領域では０．５°より大きく１．０°以下であった。これは、Ｐｔ膜の結晶性および均一性という点において、実施例１の値の方が優れている。
（比較例３）
比較例１において、Ｐｔ膜に代えて、上述の方法で、Ｐｄ膜を形成したものを比較例３とした。
（評価と結果）
Ｘ線回折法を用いて、比較例３におけるＰｄ膜の評価を行った。この場合、２θ＝４６．７°の位置に、半値幅０．８°のピークが観察された。実施例７と比較すると、Ｐｄ膜の結晶性という点において、特性が劣っていた。また、基板面内のＰｄ膜の結晶性にばらつきがみられ、６インチ基板の面積のうちおよそ５０％の領域では、Ｐｔの２θ＝４６．７°のピークの半値幅が０．８度であったが、それ以外の領域では０．８°より大きく１．５°以下であった。実施例７と比較すると、Ｐｄ膜の結晶性の均一性が劣っていた。
（比較例４）
比較例２において、Ｐｔ膜に代えて、上述の方法で、Ｐｄ膜を形成したものを比較例４とした。
（評価と結果）
Ｘ線回折法を用いて、比較例４におけるＰｄ膜の評価を行った。この場合、２θ＝４６．７°の位置に、半値幅０．７°のピークが観察された。実施例３と比較すると、Ｐｄ膜の結晶性という点において、特性が劣っていた。また、基板面内のＰｄ膜の結晶性にばらつきがみられ、６インチ基板の面積のうちおよそ５０％の領域では、Ｐｄの２θ＝４６．７°のピークの半値幅が０．７度であったが、それ以外の領域では０．７°より大きく１．５°以下であった。実施例５と比較すると、Ｐｄ膜の結晶性の均一性が劣っていた。
すなわち、実施例１〜８の積層膜は、いずれも特性が優れていることが分かった。
なお、上述の積層膜及び以下の電子デバイスにおいては、必要に応じて、基板Ｓを除去した後に、各種のデバイスに適用することができる。Ｓｉからなる基板は、例えば、フッ酸と硝酸の混合水溶液で除去することができる。また、Ｄｅｅｐ−ＲＩＥなどの反応性イオンエッチング法によりＳｉを特定の形状に除去して微小機械電気システムなどに適用することができる。
図１１は、圧電駆動素子（電子デバイス）の縦断面構造を示す図である。
図１〜図８に示した積層膜を、積層膜ＳＦとすると、この圧電駆動素子においては、積層膜ＳＦの表面に位置する所定の金属膜３上に、圧電膜４が形成され、圧電膜４上に、上部電極膜５が形成されている。本例においては、圧電膜４はチタン酸ジルコン酸鉛（ＰＺＴ）からなり、上部電極５はＰｔ膜からなる。圧電膜としては、ペロブスカイト型結晶構造を有する材料が好ましく、ＰＺＴの他、チタン酸鉛、ジルコン酸鉛、チタン酸バリウム、ニオブ酸カリウムなどの材料が利用できる。上部電極５の材料としては、圧電膜に導電性のある材料であれば、ＡｌやＣｕなどの各種の金属材料を用いることができる。
構造的には、図１１に示した積層構造からなる圧電駆動素子１０は、積層膜ＳＦの所定の金属膜３に、電位を与えるための電位印加端子Ｅ３を電気的に接続してなる。上部電極５には、これに電位を与えるための電位印加端子Ｅ５が電気的に接続されている。これらは電極パッドやボンディングパッドとすることができ、それぞれの電極に接触している。
駆動回路ＤＶから、電位印加端子Ｅ３（下部電極である所定の金属膜３）と、電位印加端子Ｅ５（上部電極５）との間に電圧を印加し、圧電膜４の厚み方向に電圧を与えると、圧電膜４が伸縮・変形し、アクチュエータとして機能する。このように、積層膜のＰｔ膜には、電子デバイスの駆動に必要な電位が与えられ、電子デバイスの動作に寄与することができる。本例の場合、積層膜は、Ｐｔ膜上に設けられた圧電膜を更に備えており、結晶性の高い所定の金属膜３上に圧電膜４を形成した場合、圧電膜の結晶性も高くなるため、その特性が向上する。すなわち、圧電膜４による駆動力の増加や、リーク電流の減少など、優れた特性を発揮することができる。
図１２は、複数の圧電駆動素子１０を備えた電子デバイス基板の平面図である。
電子デバイス基板は、基板Ｓとしてウェハを用いることとしたものであり、上述の積層膜（圧電駆動素子１０）は、６インチ以上のサイズのウェハ上に設けられている。複数の圧電駆動素子１０は、ダイシングにより分離可能である。大口径のウェハに積層膜（圧電駆動素子１０）を形成した場合、同一のプロセスで、複数の素子を形成することができるため、量産性に優れることとなる。圧電駆動素子のほかにセンサー素子やメモリー素子などの圧電素子を本電子デバイス基板を用いて作製することが可能である。
ＰｔＯを有することによって、大口径の半導体基板上に均一に良好な（１００）配向の電極膜が得られる。大口径とは、現在のＭＥＭＳプロセスで一般的に用いられる直径約１５０ｍｍ以上の大きさである。通常、６インチ（１５０ｍｍ）基板、８インチ（２００ｍｍ）基板が用いられており、直径６インチ以上の大面積の基板が好適に利用できる。直径６インチの円形の基板の面積はおよそ、１７６００ｍｍ２であり、この面積と同等か大きい基板が利用できる。これによって、大量生産が高率よく行え、低コストで均一な性能のデバイスが大量に製造できる。
本例では、基板Ｓとして、（００１）Ｓｉウェハを用いた。ウェハのオリエンテーションフラットＯＦの長手方向は[１００]方向であり、平面視において長方形の圧電駆動素子１０が、行列状に整列している。オリエンテーションフラットの方位は他に［１１０］も一般に用いられており、これらの方位とオリエンテーションフラットおよび基板上に形成される圧電素子の配列の関係は特に規定されるものではなく、用途や設計に合わせて適宜設定することが可能である。
次に、上述の圧電駆動素子を備えた電子デバイスについて説明する。
図１３は、圧電駆動素子を備えた磁気ヘッド（電子デバイス）の縦断面構成を示す図である。
基板Ｓは、ＡｌＴｉＣからなるスライダであり、その上に上述の積層膜ＳＦと圧電膜４と上部電極５が形成されている。すなわち、Ｓｉ基板上に圧電駆動素子を形成した後、Ｓｉ基板を除去し、圧電駆動素子をＡｌＴｉＣ基板上にボンディングしたものである。ボンディングには接着剤を用いる方法と熱融着を用いる方法がある。基板Ｓの先端部には、データ読み取り用の磁気抵抗効果素子ＭＤが設けられている。磁気抵抗効果素子ＭＤの近傍には、データ書き込み用のコイルが設けられている。
駆動回路ＤＶに電圧を与えると、スライダが僅かに変形し、磁気抵抗効果素子ＭＤの位置が移動する。例えば、Ｚ軸方向に沿って僅かに移動する。本例は、一例を示すのみであるが、圧電駆動素子の配置方向や、圧電駆動素子の数に応じて、回転を含む様々な方向への移動が可能である。
図１４は、圧電駆動素子を備えたＭＥＭＳスイッチ（電子デバイス）の縦断面構成を示す図である。図１５は作製したＭＥＭＳスイッチの平面図であり（パッケージは省略）、Ａ−Ａ線の断面が図１４に相当する。なお、本例は、実施例２の構造を適用したものであるが。もちろん、その他の実施例の構造も適用することができる。図１５におけるビーム１３は、これを含む基板１３Ｋの一部であり、基板１３Ｋの２点鎖線Ｐの外側領域（周辺領域）は、パッケージを構成する第１部材ＰＫ（１）と第２部材ＰＫ（２）とによって挟まれている。
第１部材ＰＫ（１）と、第２部材ＰＫ（２）は、収容空間を有する矩形部材であり、これらの開口端面間に、基板１３Ｋの周辺領域を挟んで保持している。したがって、ビーム１３は、収容空間内において、撓むことができる。ビーム１３はＳｉからなる。
ビーム１３上に、ＺｒＯ２膜１Ａ、Ｙ２Ｏ３膜１Ｂからなる酸化物膜１と、ＰｔＯからなる金属酸化物膜２と、所定の金属膜３からなる下部電極層と、ＰＺＴからなる圧電膜４と、Ｐｔからなる上部電極５と、を順次積層し、接触端子構造体とした。この接触端子構造体の先端部には接触端子１５を表面とする積層体が、接触端子構造体と同じ積層構造で形成されている。すなわち接触端子１５は上部電極５に相当する。この接触端子構造体と、駆動素子１１とは、電気的に分離している。パッケージの外表面上には、バンプ電極Ｂ１、Ｂ２、Ｂ３が設けられている。
バンプ電極Ｂ２は上部電極５に電気的に接続され、バンプ電極Ｂ３は下部電極である所定の金属膜３に電気的に接続されている。したがって、これらのバンプ電極を電位印加端子として、駆動回路ＤＶから電圧を与える。圧電膜４は、駆動回路から所定の金属膜３からなる下部電極および上部電極５に印加される信号により収縮し、これによりビーム本体が湾曲する。ビームが湾曲する際に接触端子１５が、これと対向する位置にある第２信号線２４（対向電極）と接触する。この接触により、接触端子１５に第１信号線１４を介して接続された信号回路と、第２信号線２４とが、バンプ電極Ｂ１を介して、電気的に接続され、スイッチがオンとなった状態が得られる。すなわち、入力端子ＩＮと、第１信号線１４と、第２信号線２４と、出力端子ＯＵＴが、電気的に接続される。
なお、ビーム１３の裏面側には、裏面絶縁層１７Ｂ及び金属膜１８Ｂが設けられている。裏面絶縁層１７Ｂには、Ｙ、Ｚｒ、Ｓｉ、などの元素を含む酸化膜を好適に用いることができる。金属膜１８Ｂの材料としては、導電性である材料Ｃｕ、Ｍｏ、Ａｌ、Ｎｉ、Ｔｉ、Ｐｔ、Ｗ、Ｃｒ、Ｔａ、Ｒｕ、Ｓｒ、Ｉｒまたはこれら材料の元素を２種類以上含む合金が好適に用いることができる。
なお、上述のＰｔＯ膜の配向及び格子定数は、上述のＸ線回折法だけなく、透過電子顕微鏡により特定することも可能である。上述の実施例１〜４のＰｔＯ膜は、格子定数０．５１ｎｍのＮａＣｌ型構造（００１）配向膜であることが、これらの方法により確認できた。また、金属酸化物膜２の格子定数は０．５から０．５５ｎｍであり、ＮａＣｌ型構造を有していることが好ましい。
上述のように、上述の積層膜は、ＰＺＴなどの圧電体薄膜を電極膜とともにシリコンなどの半導体基板上に形成し、それら薄膜や半導体基板を加工した、アクチュエータやセンサなどの微小機械電気システム（ＭＥＭＳ）に適用することができる。
また、上述の実施形態においては、これらの圧電膜を用いたＭＥＭＳ製品において、圧電膜の結晶の方位を特定の方向に制御しているので、特性が向上する。具体的にはＰＺＴを用いた圧電ＭＥＭＳでは、ＰＺＴの（００１）面が上下の電極間に形成される電界の向きに対して平行になるように揃える（膜の厚さ方向に（００１）配向しているという）ことによって優れた圧電特性を得ることができる。
そのためには、ＰＺＴなどの圧電膜を形成する下地となる電極膜の配向方位が重要となる。一般的に、ＰＺＴなどのペロブスカイト型圧電体薄膜の下地にはＰｔが用いられる。その場合、Ｐｔ膜の面心立方構造の（００１）面が基板表面と平行になるようにする、すなわち（００１）配向させることで、特性の良好な（００１）配向のＰＺＴ膜を得ることができる。
なお、上述の実施例において、ＰｔＯ２を中間層とした構造も考えられるが、これはＰｔＯを用いたものよりも、良好なＰｔ（００１）配向膜が安定的に得られにくい。ＰｔＯ２の結晶は格子定数が０．４１ｎｍであり、下地となるＺｒＯ２膜の格子定数（０．５２ｎｍ）と大きく離れているため、結晶成長の際に下地のＰｔＯ２結晶の影響を受けにくく、安定して（００１）配向のＰｔ膜が成長することができないと考えられる。なお、それぞれのａ軸が面内で４５度ずれた場合には、各結晶同士の長さのずれは小さくなるが、その場合には面内で、２種類の配向が混ざってしまう場合があるため、ＰｔＯ又はＰｄＯ膜を用いる方が好ましい。また、上述の実施例の結果からもわかるように、ＰｔＯまたはＰｄＯ膜を用いずに、Ｐｔ膜やＰｄ膜を直接ＺｒＯ２やＹ２Ｏ３膜の上に形成しても、ＺｒＯ２膜の［１００］軸と金属膜の［１００］軸を一致させることで、良好な結晶性の金属膜が得られるようになる。
また、基板Ｓの材料としては、半導体基板を用いることができる。最も好ましい例として、Ｓｉを用いた場合を示した。半導体としては、ガリウム砒素、窒化ガリウム、酸化ガリウム、炭化シリコンなども知られている。Ｓｉは安価でＣＭＯＳなどの半導体回路形成プロセスが確立している他、ＭＥＭＳと呼ばれる微小電気機械システムの構造材として適しており、さまざまな電子デバイスに適用可能である。Ｓｉ基板に圧電膜や強誘電体膜などの機能膜を形成することで高性能の圧電ＭＥＭＳデバイスや強誘電体メモリなどが実現できる。
単一配向膜とは、膜が基板の厚み方向に対して（基板面に垂直な方向に）ある特定の結晶面のみが揃って形成されている膜のことである。同様に、ある特定の結晶面が基板の厚み方向に揃って形成されている状態を単一配向しているという。例えば、Ｐｔ（００１）単一配向膜は、Ｐｔの結晶構造は室温では立方晶面心立方構造を有しているため、面心立方構造の（００１）面が膜面に対して平行に形成されている。単一配向であるかどうかは、Ｘ線回折法や透過型電子線顕微鏡、電子線回折などの分析方法を用いて調べることができる。例えばＸ線回折法のθ−２θスキャンを行ったとき、単一配向膜ではある一つの面と等価な面のピークが強く観察され、その他の面のピークは観察されないか、あるいは１０分の１以下の強度になる。Ｐｔ（００１）単一配向膜では、（００Ｎ）（Ｎは整数）のピークが観察され、それ以外の（ＮＮ０）や（ＮＮＮ）などのピークは観察されないか１０分の１以下の強度になる。
また、エピタキシャル膜とは、下地の層の結晶方位に対して、膜の結晶の方位が膜面に平行な方向（面内方向という）、膜面に垂直な方向（面直方向という）ともに特定の方位に、おおむね揃って形成されている膜のことを言う。例として、Ｓｉ（００１）基板上に形成されたＺｒＯ２（００１）エピタキシャル膜について説明する。ＺｒＯ２は室温で単斜晶の結晶構造をとり、単位格子のａ軸（［１００］方向という）とｂ軸（同じく［０１０］方向）は直交している。これらの２つの軸に対して、ｃ軸（［００１］方向）はａ軸に対して９０度からわずかにずれた角度（基板等の拘束の無い場合の安定した角度は約９９．２度）になっている。それぞれの軸の単位長さは、およそ０．５２ｎｍ程度である。室温において単斜晶のＺｒＯ２は、高温においてはａ軸、ｂ軸、ｃ軸がお互いに直交し、それぞれの長さもほぼ等しい立方晶または正方晶となる。Ｓｉ（００１）基板上のＺｒＯ２（００１）エピタキシャル膜は、膜面に垂直な方向にＺｒＯ２のｃ軸が向くように結晶の配向方向が揃っており、Ｓｉ面内の［１００］軸がＺｒＯ２のａ軸［１００］又はｂ軸［０１０］と平行に揃っている。
立方晶以外の結晶構造では面や方位が等価ではないため一般には区別が必要だが、正方晶、単斜晶、斜方晶などを含め、全て立方晶と同じ扱いで等価とみなすこともできる。すなわち、結晶構造によらず（１００）面とは（１００）、（０１０）、（００１）面を総括的に表し、［１００］方位とは［１００］、［０１０］、［００１］方位を総括的に表すことができるが、所定の金属膜３（Ｐｔ膜、Ｐｄ膜）が、膜面内のａ軸[１００]に沿って単一配向すると、膜面に垂直な方向に沿ったｃ軸[００１]方向(厚み方向)に、ＰＺＴ結晶が単一配向して成長する。また、ＰＺＴ結晶への電界は、厚み方向に沿って印加される。
酸化物膜は単層でもよいが、複数の酸化物膜の積層とすることもできる。上記では、ＺｒＯ２層を形成し、その上にＹ２Ｏ３層を形成したが、３層以上の構造も可能である。また、複数の金属元素を含んだ層や、その成分が厚み方向に連続的に変化する層とすることもできる。
酸化物膜上には、ＰｔＯ等の亜酸化物からなる金属酸化物層を介して、（００１）単一配向の金属薄膜が形成（Ｐｔ膜）される。金属薄膜は室温にて面心立方構造の結晶構造を有する材料であることが好ましい。六法晶系の金属薄膜も用いることができるが、立方晶系の金属薄膜とすることによって、より均一で配向方位の揃った（００１）配向の金属薄膜を得ることができる。
上述の金属酸化物膜２はＮａＣｌ型の結晶構造を有することが好ましい。ＮａＣｌ型構造では金属原子が面心立方構造と同じ位置に配列し、その立法体の各稜辺の中央に酸素原子が配置する。ＮａＣｌ型構造の金属原子の位置と、面心立方構造の金属原子の位置は単位格子中の同じ位置にあるため、これらの結晶が積層されることで、整合性の高い結晶成長が可能になり、良好な単一配向膜が得られることになる。
金属酸化物膜は、下地の酸化物薄膜の格子定数と、上側に形成される金属薄膜の格子定数に対して、それらの中間の格子定数を持つことが好ましいと考えらえる。ＺｒＯ２の格子定数は約０．５２ｎｍ、Ｐｔの格子定数は約０．４ｎｍであるから、これらの間の格子定数が約０．５１ｎｍのＰｔＯは好適である。これは積層される各膜の面内の配向が揃いやすくなる一つの原因と考えられる。
金属酸化物膜は、金属薄膜を形成する前に、酸素ガスや酸素プラズマまたはオゾンなどの酸化性物質を供給することによっても、形成することができる。これらの酸化性物質を金属酸化物膜を形成する初期の段階において一定時間供給することによっても形成することができる。上述の各薄膜を形成方法は特に限定されないが、真空蒸着法やスパッタリング法などの真空成膜法や、原料溶液を基板上に塗布して焼成するケミカルソリューション法なども利用できる。
金属酸化物膜の厚さは特に限定されないが、通常０．５〜５０ｎｍである。これよりも薄いと、高い結晶性のＰｔ膜やＰｄ膜が得られにくくなる。また、この範囲よりも厚いと、ＰｔＯ２やＰｄＯ２の結晶が混入しやすくなり、均一な膜が得られにくくなる。
圧電膜として利用できる圧電セラミックスとして、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３ ）が好適であるが、これはペロブスカイト構造を有している。ペロブスカイト型構造の材料をＡＢＯ３と表した場合、Ａの元素としてはＰｂ、Ｂａ、Ｓｒ、Ｃａ、Ｋ、Ｎａ、Ｌｉなどが利用でき、ＢにはＴｉ、Ｚｒ、Ｍｎ、Ｎｂ、Ｒｕなどの元素が利用できる。これらの元素は一部がＡとＢで入れ替わっていても良い。また、ＡＢＯ３としているが、元素の比率は必ずしも正確にこの比率になっている必要は無く、圧電性などの電気特性や、信頼性の点からずれていてもかまわない。
また、上述の機能を有する機能膜の上には、保護膜、或いは、他の機能膜を積層することも可能である。上部電極などの導電性膜の材料として、ＳｒＲｕＯ３やＬａＮｉＯ３などの酸化物導電性膜や、Ｐｔ、Ｎｉ、Ｆｅなどの金属膜（合金も含む）も用いることができる。必要に応じて、さらに層間に他の膜を形成しても良い。また、保護膜として樹脂膜や絶縁性膜をその上に形成しても良い。
また、上記電子デバイス用基板を用いることで、電気特性に優れた電子デバイスが作製できる。積層膜をエッチング等により必要な形状にパターンニング加工したり、半導体基板を反応性イオンエッチング法を用いてエッチングすることにより、マイクロアクチュエータや、センサなどのＭＥＭＳ部品、強誘電体メモリなどの記憶装置、光変調器などの光機能部品が得ることもできる。上述の積層膜は、発電デバイス、触覚センサ、圧力センサ、マイクロフォン、加速度センサ、角速度センサ、ＲＦスイッチなど様々なデバイスに適用可能である。
なお、上述の例では、金属酸化物膜２としてＰｔＯ膜又はＰｄＯ膜を用い、所定の金属膜３として、Ｐｔ膜又はＰｄ膜を用いた例について説明した。金属酸化物膜に含まれる酸素の割合が減少すると、これに含まれる金属膜となる。したがって、所定の金属膜３が、下地の金属酸化物膜に含まれる金属を含む場合、厚み方向に同種の金属元素の連続性があるため、良好な結晶が形成される要因になっていると考えられる。
所定の金属膜３としては、この同種の金属を用いたものの他、同種の金属に別の金属が含まれる場合においても、同様の効果が得られると考えられる。
例えば、周期律表において、Ａｕ（原子番号７９）は、Ｐｔ（原子番号７８）の隣に位置するため、陽子数が近いという類似性を有しており、Ｐｔ膜の代わりにＡｕＰｔ膜を用いることも可能であると考えられ、また、Ｐｔ膜を下地としたＡｕＰｔ膜、あるいは、Ｐｔ膜を下地としたその他の金属膜を形成した場合においても、下地の結晶性が良好であるため、同様な効果が得られると考えられる。
また、周期律表において、Ａｇ（原子番号４７）は、Ｐｄ（原子番号４６）の隣に位置するため、陽子数が近いという類似性を有しており、Ｐｄ膜の代わりにＡｇ膜を用いることも可能であると考えられ、また、Ｐｄ膜を下地としたＡｇＰｄ膜、あるいは、Ｐｄ膜を下地としたその他の金属膜を形成した場合においても、下地の結晶性が良好であるため、同様な効果が得られると考えられる。
周期律表において、Ｐｔの右隣にはＡｕが位置し、左隣にはＩｒが位置するため、その他の金属膜として、Ｐｔ、Ａｕ、Ｉｒから選択される少なくとも１つの合金、又は、これらから選択される２種以上の合金を用いた場合においても、同様の効果があると考えられる。同様に、周期律表において、Ｐｄの右隣にはＡｇが位置し、左隣にはＲｈが位置するため、その他の金属膜として、Ｐｄ、Ａｇ、Ｒｈから選択される少なくとも１つの合金、又は、これらから選択される２種以上の合金を用いた場合においても、同様の効果があると考えられる。
なお、上述のいずれかの積層膜を製造する積層膜の製造方法は、ＺｒＯ２膜を含む酸化物膜を形成する工程と、チャンバ内への酸素の供給を停止した状態で、Ｐｔ又はＰｄを含む前記所定の金属膜を、酸化物膜上に形成する工程とを備えており、この製造方法により、上述の積層膜を簡単に製造することができた。以上のように、上述の積層膜は、酸化物膜と、酸化物膜上に設けられた金属膜とを備える積層膜において、酸化物膜は、主表面が（００１）面であるＺｒＯ２膜を含み、金属膜は、単一配向性を有し、主表面が（００１）面であるＰｔ膜又はＰｄ膜を含み、ＺｒＯ２膜の[００１]軸から約９．２度ずれた軸と金属膜の[００１]軸とは平行であり、ＺｒＯ２膜の[１００]軸と金属膜の[１００]軸とは、酸化物膜と金属膜との間の界面に平行であり、且つ、双方の軸は、平行である。
Ｓ…基板、１…酸化物膜、１Ａ…ＺｒＯ２膜、１Ｂ…Ｙ２Ｏ３膜、２…金属酸化物膜、３…所定の金属膜。

Claims (7)

  1. 酸化物膜と、
    前記酸化物膜上に設けられた金属膜と、
    を備える積層膜において、
    前記酸化物膜は、主表面が（００１）面であるＺｒＯ２膜を含み、
    前記金属膜は、単一配向性を有し、主表面が（００１）面であるＰｔ膜又はＰｄ膜を含み、
    前記ＺｒＯ２膜の[００１]軸から約９．２度ずれた軸と前記金属膜の[００１]軸とは平行であり、
    前記ＺｒＯ２膜の[１００]軸と前記金属膜の[１００]軸とは、前記酸化物膜と前記金属膜との間の界面に平行であり、且つ、双方の軸は、平行である、
    ことを特徴とする積層膜。
  2. 前記酸化物膜は、
    前記ＺｒＯ２膜を含む第１の酸化物膜と、
    前記金属膜に含まれる金属を含み、前記第１の酸化物膜と前記金属膜との間に介在する金属酸化物膜からなる第２の酸化物膜と、
    を備える、
    ことを特徴とする請求項１に記載の積層膜。
  3. 前記第１の酸化物膜は、
    前記ＺｒＯ２膜と、
    前記ＺｒＯ２膜と前記第２の酸化物膜との間に介在するＹ２Ｏ３膜と、
    を備えることを特徴とする請求項１又は２に記載の積層膜。
  4. 前記金属膜上に設けられた圧電膜を更に備える、
    ことを特徴とする請求項１乃至３のいずれか一項に記載の積層膜。
  5. 請求項１乃至４のいずれか一項に記載の前記積層膜を、６インチ以上のサイズのウェハ上に設けてなる電子デバイス基板。
  6. 請求項１乃至４のいずれか一項に記載の前記積層膜の前記金属膜に、電位を与えるための電位印加端子を電気的に接続してなる電子デバイス。
  7. 請求項１乃至４のいずれか一項に記載の積層膜を製造する積層膜の製造方法において、
    ＺｒＯ２膜を含む前記酸化物膜を形成する工程と、
    チャンバ内への酸素の供給を停止した状態で、Ｐｔ又はＰｄを含む前記所定の金属膜を、前記酸化物膜上に形成する工程と、
    を備えることを特徴とする積層膜の製造方法。
JP2016103587A 2016-05-24 2016-05-24 積層膜、電子デバイス基板、電子デバイス及び積層膜の製造方法 Active JP6677076B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016103587A JP6677076B2 (ja) 2016-05-24 2016-05-24 積層膜、電子デバイス基板、電子デバイス及び積層膜の製造方法
US15/599,930 US10211043B2 (en) 2016-05-24 2017-05-19 Stacked film, electronic device substrate, electronic device, and method of fabricating stacked film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016103587A JP6677076B2 (ja) 2016-05-24 2016-05-24 積層膜、電子デバイス基板、電子デバイス及び積層膜の製造方法

Publications (2)

Publication Number Publication Date
JP2017209839A true JP2017209839A (ja) 2017-11-30
JP6677076B2 JP6677076B2 (ja) 2020-04-08

Family

ID=60419008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016103587A Active JP6677076B2 (ja) 2016-05-24 2016-05-24 積層膜、電子デバイス基板、電子デバイス及び積層膜の製造方法

Country Status (2)

Country Link
US (1) US10211043B2 (ja)
JP (1) JP6677076B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210030533A (ko) 2019-09-09 2021-03-18 삼성전자주식회사 3차원 반도체 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09110592A (ja) * 1995-08-04 1997-04-28 Tdk Corp 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
US5753934A (en) * 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
JPH10287493A (ja) * 1997-04-07 1998-10-27 Tdk Corp 積層薄膜およびその製造方法
JPH11312801A (ja) * 1998-04-28 1999-11-09 Tdk Corp 積層薄膜
US6258459B1 (en) * 1998-04-28 2001-07-10 Tdk Corporation Multilayer thin film
JP2002029894A (ja) * 2000-04-27 2002-01-29 Tdk Corp 積層薄膜その製造方法および電子デバイス
US20020015852A1 (en) * 2000-04-27 2002-02-07 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
US20130240874A1 (en) * 2012-03-14 2013-09-19 Tdk Corporation Layered film including heteroepitaxial pn junction oxide thin film
US20150236244A1 (en) * 2014-02-18 2015-08-20 Youtec Co., Ltd. Ferroelectric ceramics and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016009698A1 (ja) * 2014-07-16 2016-01-21 株式会社ユーテック 強誘電体セラミックス及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09110592A (ja) * 1995-08-04 1997-04-28 Tdk Corp 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
US5753934A (en) * 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
JPH10287493A (ja) * 1997-04-07 1998-10-27 Tdk Corp 積層薄膜およびその製造方法
JPH11312801A (ja) * 1998-04-28 1999-11-09 Tdk Corp 積層薄膜
US6258459B1 (en) * 1998-04-28 2001-07-10 Tdk Corporation Multilayer thin film
JP2002029894A (ja) * 2000-04-27 2002-01-29 Tdk Corp 積層薄膜その製造方法および電子デバイス
US20020015852A1 (en) * 2000-04-27 2002-02-07 Tdk Corporation Multilayer thin film and its fabrication process as well as electron device
US20130240874A1 (en) * 2012-03-14 2013-09-19 Tdk Corporation Layered film including heteroepitaxial pn junction oxide thin film
JP2013219332A (ja) * 2012-03-14 2013-10-24 Tdk Corp ヘテロエピタキシャルｐｎ接合酸化物薄膜を有する積層薄膜
US20150236244A1 (en) * 2014-02-18 2015-08-20 Youtec Co., Ltd. Ferroelectric ceramics and manufacturing method thereof
JP2015154015A (ja) * 2014-02-18 2015-08-24 株式会社ユーテック 強誘電体セラミックス及びその製造方法

Also Published As

Publication number Publication date
JP6677076B2 (ja) 2020-04-08
US10211043B2 (en) 2019-02-19
US20170345718A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
JP6627647B2 (ja) 積層膜、電子デバイス基板、電子デバイス及び積層膜の製造方法
JP5311787B2 (ja) 圧電素子及び液体吐出ヘッド
US7901800B2 (en) Piezoelectric element
JP6091281B2 (ja) 圧電体薄膜積層基板
JP5024399B2 (ja) 圧電薄膜素子、圧電薄膜デバイス及び圧電薄膜素子の製造方法
JP2013016776A (ja) 圧電膜素子の製造方法、及び圧電体デバイスの製造方法
US11295770B2 (en) Thin-film piezoelectric material substrate, thin-film piezoelectric material element, head gimbal assembly, ink jet head and method of manufacturing the thin-film piezoelectric
JP2013118234A (ja) 圧電アクチュエータ及びその製造方法
CN109119530B (zh) 薄膜结构体及其制造方法
US11081637B2 (en) Laminate structure, piezoelectric element, and method of manufacturing piezoelectric element
JP2013149922A (ja) 圧電体素子及び圧電体デバイス
JP6196797B2 (ja) 圧電体薄膜積層基板及び圧電体薄膜素子
CN104064670B (zh) 压电薄膜元件、压电传感器和振动发电机
JP6677076B2 (ja) 積層膜、電子デバイス基板、電子デバイス及び積層膜の製造方法
JP2013251355A (ja) 圧電体膜素子の製造方法、圧電体膜素子、及び圧電体デバイス
JP2003347613A (ja) 圧電体薄膜素子
JP7463757B2 (ja) 磁気電気変換素子
JP2006332368A (ja) 圧電薄膜素子及びその製造方法
JP7415426B2 (ja) 電子デバイス用素子
US10483452B2 (en) Piezoelectric film and piezoelectric element including the same
CN107342357B (zh) 薄膜压电元件及其制造方法
JP6973745B2 (ja) Ｐｚｔ薄膜積層体の製造方法
JP2006510566A (ja) 蒸着法を用いた強誘電性単結晶膜構造物の製造方法
JP2023132212A (ja) 積層体
JP2022137784A (ja) 圧電薄膜、圧電薄膜素子及び圧電トランスデューサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200225

R150 Certificate of patent or registration of utility model

Ref document number: 6677076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150