KR102336608B1 - 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법 - Google Patents

트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR102336608B1
KR102336608B1 KR1020200087154A KR20200087154A KR102336608B1 KR 102336608 B1 KR102336608 B1 KR 102336608B1 KR 1020200087154 A KR1020200087154 A KR 1020200087154A KR 20200087154 A KR20200087154 A KR 20200087154A KR 102336608 B1 KR102336608 B1 KR 102336608B1
Authority
KR
South Korea
Prior art keywords
constant current
layer
forming layer
current forming
gate
Prior art date
Application number
KR1020200087154A
Other languages
English (en)
Other versions
KR20210086435A (ko
Inventor
김경록
장지원
정재원
최영은
김우석
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to US17/636,342 priority Critical patent/US20220285497A1/en
Priority to PCT/KR2020/016415 priority patent/WO2021137432A1/ko
Publication of KR20210086435A publication Critical patent/KR20210086435A/ko
Application granted granted Critical
Publication of KR102336608B1 publication Critical patent/KR102336608B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

트랜지스터는 정전류 형성층, 정전류 형성층 상에 제공되는 채널층, 정전류 형성층 상에서 채널층을 사이에 두고 서로 이격되는 한 쌍의 소스/드레인 영역들, 채널층 상에 제공되는 게이트 전극, 및 게이트 전극과 채널층 사이에 제공되는 게이트 강유전막을 포함한다.

Description

트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법{TRANSISTOR, TERNARY INVERTER DEVICE INCLUDING THE SAME, METHOD OF FABRICATING TRANSISTOR}
본 개시는 트랜지스터, 삼진 인버터, 및 트랜지스터 제조 방법에 관한 것이다.
종래 2진수 논리 기반의 디지털 시스템은 많은 양의 데이터를 빠르게 처리하기 위하여 CMOS 소자의 소형화를 통한 정보의 밀도 (bit density) 높이는데 주력하였다. 하지만 최근 30-nm 이하로 집적되면서 양자적 터널링 효과에 의한 누설전류와 전력 소비의 증가로 인해 bit density 를 높이는데 제약을 받았다. 이러한 bit density의 한계를 극복하기 위하여 다중 값 논리 (multi-valued logic) 중 하나인 3진수 논리 소자 및 회로에 대한 관심이 급증하고 있으며, 특히 3진수 논리 구현을 위한 기본 단위로써 표준 3진수 인버터(STI)에 대한 개발이 활발하게 진행되어 오고 있다. 하지만 하나의 전압원에 두 개의 CMOS를 사용하는 기존의 2진수 인버터와 달리, STI에 관한 종래 기술들은 보다 많은 전압원을 필요로 하거나 복잡한 회로 구성이 요구 되는 문제점이 있다.
해결하고자 하는 과제는 정전류를 갖는 트랜지스터를 제공하는 것에 있다.
해결하고자 하는 과제는 정전류를 갖고, 세 가지 상태를 갖는 삼진 인버터를 제공하는 것에 있다.
해결하고자 하는 과제는 정전류를 갖는 트랜지스터를 제조하는 방법을 제공하는 것에 있다.
다만, 해결하고자 하는 과제는 상기 개시에 한정되지 않는다.
일 측면에 있어서, 정전류 형성층; 상기 정전류 형성층 상에 제공되는 채널층; 상기 정전류 형성층 상에서 상기 채널층을 사이에 두고 서로 이격되는 한 쌍의 소스/드레인 영역들; 상기 채널층 상에 제공되는 게이트 전극; 및 상기 게이트 전극과 상기 채널층 사이에 제공되는 게이트 강유전막;을 포함하는 트랜지스터가 제공될 수 있다.
상기 게이트 전극과 상기 게이트 강유전막 사이에 제공되는 게이트 유전막;을 더 포함할 수 있다.
상기 정전류 형성층은 상기 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 정전류 형성층 사이에 정전류를 형성할 수 있다.
상기 정전류는 상기 게이트 전극에 인가되는 게이트 전압으로부터 독립적일 수 있다.
상기 정전류 형성층 및 상기 채널층은 제1 도전형을 갖고, 상기 정전류 형성층의 도핑 농도는 상기 채널층의 도핑 농도보다 높을 수 있다.
상기 정전류 형성층의 도핑 농도는 3 X 1018 cm-3 이상일 수 있다.
상기 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 정전류 형성층 사이에 전기장이 형성되고, 상기 전기장의 세기는 106 V/cm 이상일 수 있다.
일 측면에 있어서, 제1 웰 영역 및 제2 웰 영역; 상기 제1 웰 영역 및 상기 제2 웰 영역 상에 각각 제공되는 제1 정전류 형성층 및 제2 정전류 형성층; 제1 정전류 형성층 및 제2 정전류 형성층 상에 각각 제공되는 제1 채널층 및 제2 채널층; 상기 제1 채널층 및 상기 제2 채널층 상에 각각 제공되는 제1 게이트 구조체 및 제2 게이트 구조체; 상기 제1 정전류 형성층 상에서 상기 제1 채널층을 사이에 두고 서로 이격되는 제1 한 쌍의 소스/드레인 영역들; 및 상기 제2 정전류 형성층 상에서 상기 제2 채널층을 사이에 두고 서로 이격되는 제2 한 쌍의 소스/드레인 영역들;을 포함하되, 상기 제1 게이트 구조체 및 상기 제2 게이트 구조체의 각각은 차례로 적층되는 게이트 강유전막 및 게이트 전극을 포함하는 삼진 인버터가 제공될 수 있다.
상기 제1 게이트 구조체 및 상기 제2 게이트 구조체의 각각은, 상기 게이트 전극과 상기 게이트 강유전막 사이에 제공되는 게이트 유전막;을 더 포함할 수 있다.
상기 제1 정전류 형성층은 상기 제1 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 제1 정전류 형성층 사이에 제1 정전류를 형성하고, 상기 제2 정전류 형성층은 상기 제2 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 제2 정전류 형성층 사이에 제2 정전류를 형성할 수 있다.
상기 제1 정전류 및 제2 정전류는 각각 상기 제1 게이트 구조체의 상기 게이트 전극 및 상기 제2 게이트 구조체의 상기 게이트 전극에 인가되는 게이트 전압들로부터 독립적일 수 있다.
상기 제1 정전류 형성층 및 제2 정전류 형성층은 각각 상기 제1 채널층 및 상기 제2 채널층과 동일한 도전형을 갖고, 상기 제1 정전류 형성층 및 상기 제2 정전류 형성층의 도핑 농도들은 각각 상기 제1 채널층 및 상기 제2 채널층의 도핑 농도보다 높을 수 있다.
상기 제1 정전류 형성층의 상기 도핑 농도 및 상기 제2 정전류 형성층의 상기 도핑 농도는 3 X 1018 cm-3 이상일 수 있다.
상기 제1 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 제1 정전류 형성층 사이에 106 V/cm 이상의 전기장이 형성되고, 상기 제2 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 제2 정전류 형성층 사이에 106 V/cm 이상의 전기장이 형성될 수 있다.
일 측면에 있어서, 정전류 형성층을 제공하는 것; 상기 정전류 형성층 상에 채널층을 형성하는 것; 상기 채널층 상에 게이트 강유전막을 형성하는 것; 상기 채널층 상에 게이트 전극을 형성하는 것; 및 상기 채널층에 소스 영역 및 드레인 영역을 형성하는 것;을 포함하고, 상기 소스 영역 및 상기 드레인 영역은 상기 게이트 전극을 사이에 두고 서로 이격되는 트랜지스터 제조 방법이 제공될 수 있다.
상기 게이트 강유전막과 상기 게이트 전극 사이에 게이트 유전막을 형성하는 것;을 더 포함할 수 있다.
상기 채널층 및 상기 정전류 형성층은 동일한 도전형을 갖고, 상기 정전류 형성층의 도핑 농도는 3 X 1018 cm-3 이상일 수 있다.
상기 드레인 영역 및 상기 정전류 형성층 사이에 전기장이 형성되고, 상기 전기장의 세기는 106 V/cm 이상일 수 있다.
상기 정전류 형성층은 에피택시 성장(Epitaxial Growth) 공정에 의해 형성될 수 있다.
상기 정전류 형성층은 상기 드레인 영역과 상기 정전류 형성층 사이에 정전류를 형성하되, 상기 정전류는 상기 게이트 전극에 인가되는 게이트 전압으로부터 독립적일 수 있다.
본 개시는 정전류를 갖는 트랜지스터를 제공할 수 있다.
본 개시는 정전류를 갖는 트랜지스터를 제조하는 방법을 제공할 수 있다.
본 개시는 독립적인 정전류를 갖고, 세 가지 상태를 갖는 삼진 인버터를 제공할 수 있다.
다만, 효과는 상기 개시에 한정되지 않는다.
도 1은 예시적인 실시예들에 따른 트랜지스터의 단면도이다.
도 2는 본 개시에 따른 엔모스 트랜지스터들과 종래의 엔모스 트랜지스터들의 게이트 전압-드레인 전류 그래프들을 나타낸다.
도 3은 본 개시의 피모스 트랜지스터들과 종래의 피모스 트랜지스터들의 게이트 전압-드레인 전류 그래프들을 나타낸다.
도 4는 예시적인 실시예에 따른 트랜지스터의 제조 방법을 설명하기 위한 순서도이다.
도 5 내지 도 9는 도 1의 트랜지스터의 제조 방법을 설명하기 위한 단면도들이다.
도 10은 예시적인 실시예들에 따른 삼진 인버터의 회로도이다.
도 11은 예시적인 실시예에 따른 삼진 인버터의 단면도이다.
도 12는 본 개시의 삼진(Ternary) 인버터들과 이진(Binary) 인버터들의 게이트 전압-드레인 전류 그래프를 나타낸다.
도 13은 본 개시의 삼진 인버터와 이진(Binary) 인버터의 입력 전압(Vin)-출력 전압(Vout) 그래프를 나타낸다.
도 14는 예시적인 실시예에 따른 삼진 인버터의 제조 방법을 설명하기 위한 순서도이다.
도 15 내지 도 22는 도 14의 삼진 인버터의 제조 방법을 설명하기 위한 단면도들이다.
도 23은 예시적인 실시예들에 따른 트랜지스터의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서에 기재된 "..부" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
도 1은 예시적인 실시예들에 따른 트랜지스터의 단면도이다.
도 1을 참조하면, 트랜지스터(10)가 제공될 수 있다. 트랜지스터(10)는 기판(100), 정전류 형성층(210), 한 쌍의 소자 분리 영역들(ST), 한 쌍의 소스/드레인 영역들(SD), 채널층(220), 및 게이트 구조체(300)를 포함할 수 있다.
기판(100)은 반도체 기판일 수 있다. 예를 들어, 기판(100)은 실리콘(Si)을 포함할 수 있다. 기판(100)은 제1 도전형을 가질 수 있다. 예를 들어, 제1 도전형은 n형 또는 p형일 수 있다. 기판(100)의 도전형이 n형인 경우, 기판(100)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 기판(100)의 도전형이 p형인 경우, 기판(100)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다.
기판(100) 상에 정전류 형성층(210)이 제공될 수 있다. 예를 들어, 정전류 형성층(210)은 실리콘(Si)을 포함할 수 있다. 정전류 형성층(210)은 제1 도전형을 가질 수 있다. 정전류 형성층(210)의 도전형이 n형인 경우, 정전류 형성층(210)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 정전류 형성층(210)의 도전형이 p형인 경우, 정전류 형성층(210)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다. 정전류 형성층(210)의 도핑 농도는 기판(100)의 도핑 농도보다 높을 수 있다. 예를 들어, 정전류 형성층(210)의 도핑 농도는 3 X 1018 cm-3 이상일 수 있다. 정전류 형성층(210)과 한 쌍의 소스/드레인 영역들(SD) 사이에 전기장이 형성될 수 있다. 예를 들어, 상기 전기장의 세기는 106 V/cm 이상일 수 있다.
정전류 형성층(210) 상에 한 쌍의 소스/드레인 영역들(SD)이 제공될 수 있다. 한 쌍의 소스/드레인 영역들(SD)은 기판(100)의 상면(100u)에 평행한 제1 방향(DR1)을 따라 서로 이격될 수 있다. 한 쌍의 소스/드레인 영역들(SD) 중 하나는 트랜지스터(10)의 소스일 수 있다. 한 쌍의 소스/드레인 영역들(SD) 중 다른 하나는 트랜지스터(10)의 드레인일 수 있다. 한 쌍의 소스/드레인 영역들(SD)은 제1 도전형과 다른 제2 도전형을 가질 수 있다. 한 쌍의 소스/드레인 영역들(SD)의 도전형이 p형인 경우, 한 쌍의 소스/드레인 영역들(SD)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다. 한 쌍의 소스/드레인 영역들(SD)의 도전형이 n형인 경우, 한 쌍의 소스/드레인 영역들(SD)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 한 쌍의 소스/드레인 영역들(SD)은 정전류 형성층(210)에 전기적으로 연결될 수 있다. 예를 들어, 한 쌍의 소스/드레인 영역들(SD)은 정전류 형성층(210)에 직접 접할 수 있다.
정전류 형성층(210) 상에 채널층(220)이 제공될 수 있다. 채널층(220)은 한 쌍의 소스/드레인 영역들(SD) 사이에 제공될 수 있다. 채널층(220)은 기판(100)과 실질적으로 동일한 물질을 포함할 수 있다. 예를 들어, 채널층(220)은 실리콘(Si)을 포함할 수 있다. 채널층(220)은 제1 도전형을 가질 수 있다. 예를 들어, 제1 도전형은 n형 또는 p형일 수 있다. 채널층(220)의 도전형이 n형인 경우, 채널층(220)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 채널층(220)의 도전형이 p형인 경우, 채널층(220)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다.
정전류 형성층(210) 상에 한 쌍의 소자 분리 영역들(ST)이 제공될 수 있다. 한 쌍의 소자 분리 영역들(ST)은 제1 방향(DR1)을 따라 서로 이격될 수 있다. 한 쌍의 소자 분리 영역들(ST)은 상기 기판(100)의 상면(100u)에 수직한 제2 방향(DR2)을 따라 연장할 수 있다. 예를 들어, 한 쌍의 소자 분리 영역들(ST)의 제2 방향(DR2)을 따르는 두께는 채널층(220)의 제2 방향(DR2)을 따르는 두께보다 클 수 있다. 한 쌍의 소자 분리 영역들(ST)은 전기 절연 물질을 포함할 수 있다. 예를 들어, 한 쌍의 소자 분리 영역들(ST)은 SiO2 또는 고유전 물질(예를 들어, SiON, HfO2, ZrO2)을 포함할 수 있다.
채널층(220) 상에 게이트 구조체(300)가 제공될 수 있다. 제2 방향(DR2)을 따르는 관점에서 게이트 구조체(300)는 한 쌍의 소스/드레인 영역들(SD) 사이에 제공될 수 있다. 게이트 구조체(300)는 게이트 강유전막(310), 게이트 유전막(320), 게이트 전극(330), 및 한 쌍의 스페이서들(340)을 포함할 수 있다.
게이트 전극(330)은 전기 전도성 물질을 포함할 수 있다. 예를 들어, 게이트 전극(330)은 도핑된 반도체 물질, 금속, 합금, 또는 이들의 조합을 포함할 수 있다. 예를 들어, 게이트 전극(330)은 도핑된 폴리실리콘(Doped-Polysilicon), 텅스텐(W), 티타늄나이트라이드(TiN), 또는 이들의 조합을 포함할 수 있다.
게이트 강유전막(310)과 게이트 유전막(320)은 게이트 전극(330)과 채널층(220)을 서로 전기적으로 절연시킬 수 있다. 게이트 전극(330)과 채널층(220) 사이에 게이트 강유전막(310)이 제공될 수 있다. 예를 들어, 게이트 강유전막(310)은 채널층(220)의 상면에 직접 접할 수 있다. 게이트 강유전막(310)은 강유전성(Ferroelectric) 물질을 포함할 수 있다. 강유전성 물질은 자발분극을 나타내는 부도체나 유전체를 지칭하는 것으로서, 이는 2개 이상의 강성, 예컨대 강유전성, 강탄성, 강자성, 반강자성 등을 나타내는 다강성(multiferroic) 물질과는 구별되는 것이다. 예를 들어, 강유전 물질은 산화물 강유전 물질, 고분자 강유전 물질, BMF(BaMgF4) 등의 불화물 강유전 물질, 및/또는 강유전 물질 반도체 중 적어도 하나를 포함할 수 있다.
산화물 강유전 물질은, 예를 들어, PZT(PbZrxTi1-xO3), BaTiO3, PbTiO3 등의 페로브스카이트(Perovskite) 강유전체, LiNbO3, LiTaO3 등의 수도 일메나이트(Pseudo-ilmenite) 강유전체, PbNb3O6, Ba2NaNb5O15 등의 텅스텐-청동(TB) 강유전체, SBT(SrBi2Ta2O9), BLT((Bi,La)4Ti3O12), Bi4Ti3O12 등의 비스무스 층구조의 강유전체, HfZrO2, 및 La2Ti2O7 등의 파이로클로어(Pyrochlore) 강유전체와 이들 강유전체의 고용체(固溶體)를 비롯하여 Y, Er, Ho, Tm, Yb, Lu 등의 희토류 원소(R)를 포함하는 RMnO3과 PGO(Pb5Ge3O11) 등을 포함할 수 있다.
고분자 강유전 물질은, 예를 들어, 폴리비닐리덴 플로라이드(PVDF), PVDF를 포함하는 중합체, 공중합체, 삼원공중합체, 시아노중합체, 이들의 중합체, 및/또는 공중합체 중 적어도 하나를 포함할 수 있다. 강유전 물질 반도체는, 예를 들어, CdZnTe, CdZnS, CdZnSe, CdMnS, CdFeS, CdMnSe 및 CdFeSe 등의 2-6족 화합물을 포함할 수 있다.
게이트 유전막(320)은 게이트 전극(330)과 게이트 강유전막(310) 사이에 제공될 수 있다. 예를 들어, 게이트 유전막(320)은 게이트 강유전막(310) 및 게이트 전극(330)에 직접 접할 수 있다. 게이트 유전막(320)은 원하는 커패시턴스를 구현할 수 있는 재질을 가질 수 있다. 게이트 유전막(320)은 고유전율의 물질을 포함할 수 있다. 고유전율은 실리콘 산화물의 유전율보다 높은 유전율을 의미할 수 있다. 일 실시예에서, 게이트 유전막(320)은 Ca, Sr, Ba, Sc, Y, La, Ti, Hf, Zr, Nb, Ta, Ce, Pr, Nd, Gd, Dy, Yb, 및 Lu 중에서 선택되는 적어도 하나의 금속을 포함하는 금속 산화물이 사용될 수 있다. 예를 들어, 게이트 유전막(320)은 HfO2, ZrO2, CeO2, La2O3, Ta2O3, 또는 TiO2를 포함할 수 있다. 게이트 유전막(320)은 단층 구조 또는 다중층 구조를 가질 수도 있다.
게이트 강유전막(310)은 게이트 유전막(320)에 의해 음의 커패시턴스(Negative Capacitance) 특성을 가질 수 있다.
일 예에서, 트랜지스터(10)의 문턱 전압은 기판(100)의 도핑 농도 및/또는 게이트 전극(330)의 일 함수(Work function)에 의해 조절될 수 있다. 예를 들어, 게이트 전극(330)의 일함수는 게이트 전극(330)의 물질에 의해 조절되거나, 추가적인 일함수 조절막(미도시)에 의해 조절될 수 있다. 예를 들어, 추가적인 일함수 조절막은 게이트 강유전막(310)과 기판(100) 사이에 개재될 수 있다.
드레인인 한 쌍의 소스/드레인 영역들(SD) 중 어느 하나와 정전류 형성층(210)은, 드레인인 소스/드레인 영역(SD)과 정전류 형성층(210) 사이에 정전류를 형성할 수 있다. 정전류는 드레인인 소스/드레인 영역(SD)과 정전류 형성층(210) 사이의 BTBT(Band-To-Band Tunneling) 전류일 수 있다. 정전류는 게이트 전극(330)에 인가되는 게이트 전압으로부터 독립적일 수 있다. 즉, 정전류는 게이트 전압과 무관하게 흐를 수 있다. 트랜지스터(10)가 엔모스(NMOS) 트랜지스터인 경우, 정전류는 드레인인 소스/드레인 영역(SD)으로부터 정전류 형성층(210)을 지나 기판(100)으로 흐를 수 있다. 트랜지스터(10)가 피모스(PMOS) 트랜지스터인 경우, 정전류는 기판(100)으로부터 정전류 형성층(210)을 지나 드레인인 소스/드레인 영역(SD)으로 흐를 수 있다.
본 개시는 한 쌍의 소스/드레인 영역들(SD) 중 드레인인 어느 하나와 정전류 형성층(210) 사이에 정전류가 형성되는 트랜지스터(10)를 제공할 수 있다.
도 2는 본 개시에 따른 엔모스 트랜지스터들과 종래의 엔모스 트랜지스터들의 게이트 전압-드레인 전류 그래프들을 나타낸다.
도 2를 참조하면, 종래의 엔모스 트랜지스터들의 게이트 전압-드레인 전류 그래프들(NGR1, NGR2) 및 본 개시에 따른 엔모스 트랜지스터들의 게이트 전압-드레인 전류 그래프들(NGR3, NGR4, NGR5)이 도시되었다.
종래의 엔모스 트랜지스터들의 드레인 전류들은 게이트 전압과 무관하게 흐르는 정전류 성분을 갖지 않았다.
본 개시의 엔모스 트랜지스터들의 드레인 전류들은 게이트 전압과 무관하게 흐르는 정전류 성분을 가졌다. 예를 들어, 본 개시의 엔모스 트랜지스터들이 오프(Off) 상태를 가질 때에도, 본 개시의 엔모스 트랜지스터들에 정전류가 흘렀다.
도 3은 본 개시의 피모스 트랜지스터들과 종래의 피모스 트랜지스터들의 게이트 전압-드레인 전류 그래프들을 나타낸다.
도 3을 참조하면, 종래의 피모스 트랜지스터들의 게이트 전압-드레인 전류 그래프들(PGR1, PGR2) 및 본 개시의 피모스 트랜지스터들의 게이트 전압-드레인 전류 그래프들(PGR3, PGR4, PGR5)이 도시되었다.
종래의 피모스 트랜지스터들의 드레인 전류들은 게이트 전압과 무관하게 흐르는 정전류 성분을 갖지 않았다.
본 개시의 피모스 트랜지스터들의 드레인 전류들은 게이트 전압과 무관하게 흐르는 정전류 성분을 가졌다. 예를 들어, 본 개시의 피모스 트랜지스터들이 오프(Off) 상태를 가질 때에도, 본 개시의 피모스 트랜지스터들에 정전류가 흘렀다.
도 4는 예시적인 실시예에 따른 트랜지스터의 제조 방법을 설명하기 위한 순서도이다. 도 5 내지 도 9는 도 1의 트랜지스터의 제조 방법을 설명하기 위한 단면도들이다.
도 4 및 도 5를 참조하면, 기판(100) 상에 정전류 형성층(210)이 형성될 수 있다.(S110) 기판(100)은 반도체 기판일 수 있다. 예를 들어, 기판(100)은 실리콘(Si)을 포함할 수 있다. 기판(100)은 제1 도전형을 가질 수 있다. 예를 들어, 제1 도전형은 n형 또는 p형일 수 있다. 기판(100)의 도전형이 n형인 경우, 기판(100)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 기판(100)의 도전형이 p형인 경우, 기판(100)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다.
정전류 형성층(210)은 에피택시 성장 공정에 의해 형성될 수 있다. 즉, 정전류 형성층(210)은 에피택시얼 층일 수 있다. 예를 들어, 정전류 형성층(210)은 실리콘(Si)을 포함할 수 있다. 정전류 형성층(210)은 제1 도전형을 가질 수 있다. 정전류 형성층(210)의 도전형이 n형인 경우, 정전류 형성층(210)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 정전류 형성층(210)의 도전형이 p형인 경우, 정전류 형성층(210)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다. 정전류 형성층(210)의 도핑 농도는 기판(100)의 도핑 농도보다 높을 수 있다. 예를 들어, 정전류 형성층(210)의 도핑 농도는 3 X 1018 cm-3 이상일 수 있다.
정전류 형성층(210)을 형성하는 것은 에피택시 성장 공정을 포함하는 것으로 한정되지 않는다. 다른 예시적인 실시예에서, 정전류 형성층(210)을 형성하는 것은 진성 반도체 층에 이온 주입(Ion Implantation) 공정 또는 글래스 디퓨전(glass diffusion) 공정에 의해 불순물을 제공하는 것을 포함할 수 있다. 글래스 디퓨전 공정에 의해 정전류 형성층(210)을 형성하는 것은 진성 반도체 층 상에 불순물 필름을 형성한 후, 열처리하여 불순물 필름 내의 불순물을 진성 반도체 층 내로 확산시키는 것을 포함할 수 있다. 예를 들어, 불순물 필름은 BSG(Boron Silicate Glass) 필름 또는 PSG(Phosphorus silicate glass) 필름을 포함할 수 있다.
도 4 및 도 6을 참조하면, 정전류 형성층(210)에 한 쌍의 소자 분리 영역들(ST)이 형성될 수 있다.(S120) 예를 들어, 한 쌍의 소자 분리 영역들(ST)을 형성하는 것은 정전류 형성층(210) 상에 제공되는 식각 마스크를 이용하는 이방성 식각 공정을 이용하여 정전류 형성층(210)에 리세스 영역을 형성하는 것 및 상기 리세스 영역 내에 절연 물질을 채우는 것을 포함할 수 있다. 식각 마스크는 식각 공정 동안 또는 식각 공정 후에 제거될 수 있다. 예를 들어, 절연 물질은 SiO2 또는 고유전 물질(예를 들어, SiON, HfO2, ZrO2)을 포함할 수 있다.
도 4 및 도 7을 참조하면, 정전류 형성층(210)의 상부가 제거될 수 있다.(S130) 정전류 형성층(210)의 상부를 제거하는 것은 한 쌍의 소자 분리 영역들(ST) 상에 제공되는 식각 마스크를 이용하는 식각 공정을 수행하는 것을 포함할 수 있다. 식각 마스크는 식각 공정 동안 또는 식각 공정 후 제거될 수 있다. 상기 식각 공정의 식각 깊이는 한 쌍의 소자 분리 영역들(ST)의 깊이보다 얕을 수 있다. 다시 말해, 상기 식각 공정 후에 남은 정전류 형성층(210)의 상면은 한 쌍의 소자 분리 영역들(ST)의 바닥면보다 높은 위치에 배치될 수 있다.
도 4 및 도 8을 참조하면, 정전류 형성층(210) 상에 채널층(220)이 형성될 수 있다.(S140) 채널층(220)을 형성하는 것은 정전류 형성층(210) 상에 도핑된 반도체 물질막(미도시)을 증착하는 것 및 상기 도핑된 반도체 물질막을 식각하는 것을 포함할 수 있다. 도핑된 반도체 물질막을 식각하는 공정은 한 쌍의 소자 분리 영역들(ST)이 노출될 때까지 수행될 수 있다. 예를 들어, 채널층(220)은 실리콘(Si)을 포함할 수 있다. 채널층(220)은 제1 도전형을 가질 수 있다. 예를 들어, 제1 도전형은 n형 또는 p형일 수 있다. 채널층(220)의 도전형이 n형인 경우, 채널층(220)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 채널층(220)의 도전형이 p형인 경우, 채널층(220)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다.
도 4 및 도 9를 참조하면, 채널층(220) 상에 게이트 구조체(300)가 형성될 수 있다.(S150) 게이트 구조체(300)는 차례로 적층된 게이트 강유전막(310), 게이트 유전막(320), 및 게이트 전극(330), 그리고 게이트 전극(330)의 측면들을 덮는 한 쌍의 스페이서들(340)을 포함할 수 있다. 게이트 강유전막(310), 게이트 유전막(320), 및 게이트 전극(330)을 형성하는 것은 채널층(220) 상에 강유전막, 유전막, 및 전기 전도성 막을 차례로 증착하는 것 및 전기 전도성 막, 유전막, 및 강유전막을 패터닝하는 것을 포함할 수 있다.
게이트 강유전막(310)은 강유전성(Ferroelectric) 물질을 포함할 수 있다. 강유전성 물질은 자발분극을 나타내는 부도체나 유전체를 지칭하는 것으로서, 이는 2개 이상의 강성, 예컨대 강유전성, 강탄성, 강자성, 반강자성 등을 나타내는 다강성(multiferroic) 물질과는 구별되는 것이다. 예를 들어, 강유전 물질은 산화물 강유전 물질, 고분자 강유전 물질, BMF(BaMgF4) 등의 불화물 강유전 물질, 및/또는 강유전 물질 반도체 중 적어도 하나를 포함할 수 있다.
산화물 강유전 물질은, 예를 들어, PZT(PbZrxTi1-xO3), BaTiO3, PbTiO3 등의 페로브스카이트(Perovskite) 강유전체, LiNbO3, LiTaO3 등의 수도 일메나이트(Pseudo-ilmenite) 강유전체, PbNb3O6, Ba2NaNb5O15 등의 텅스텐-청동(TB) 강유전체, SBT(SrBi2Ta2O9), BLT((Bi,La)4Ti3O12), Bi4Ti3O12 등의 비스무스 층구조의 강유전체, HfZrO2, 및 La2Ti2O7 등의 파이로클로어(Pyrochlore) 강유전체와 이들 강유전체의 고용체(固溶體)를 비롯하여 Y, Er, Ho, Tm, Yb, Lu 등의 희토류 원소(R)를 포함하는 RMnO3과 PGO(Pb5Ge3O11) 등을 포함할 수 있다.
고분자 강유전 물질은, 예를 들어, 폴리비닐리덴 플로라이드(PVDF), PVDF를 포함하는 중합체, 공중합체, 삼원공중합체, 시아노중합체, 이들의 중합체, 및/또는 공중합체 중 적어도 하나를 포함할 수 있다. 강유전 물질 반도체는, 예를 들어, CdZnTe, CdZnS, CdZnSe, CdMnS, CdFeS, CdMnSe 및 CdFeSe 등의 2-6족 화합물을 포함할 수 있다.
게이트 유전막(320)은 게이트 전극(330)과 게이트 강유전막(310) 사이에 제공될 수 있다. 예를 들어, 게이트 유전막(320)은 게이트 강유전막(310) 및 게이트 전극(330)에 직접 접할 수 있다. 게이트 유전막(320)은 원하는 커패시턴스를 구현할 수 있는 재질을 가질 수 있다. 게이트 유전막(320)은 고유전율의 물질을 포함할 수 있다. 고유전율은 실리콘 산화물의 유전율보다 높은 유전율을 의미할 수 있다. 일 실시예에서, 게이트 유전막(320)은 Ca, Sr, Ba, Sc, Y, La, Ti, Hf, Zr, Nb, Ta, Ce, Pr, Nd, Gd, Dy, Yb, 및 Lu 중에서 선택되는 적어도 하나의 금속을 포함하는 금속 산화물이 사용될 수 있다. 예를 들어, 게이트 유전막(320)은 HfO2, ZrO2, CeO2, La2O3, Ta2O3, 또는 TiO2를 포함할 수 있다. 게이트 유전막(320)은 단층 구조 또는 다중층 구조를 가질 수도 있다.
게이트 강유전막(310)은 게이트 유전막(320)에 의해 음의 커패시턴스(Negative Capacitance) 특성을 가질 수 있다.
게이트 전극(330)은 전기 전도성 물질을 포함할 수 있다. 예를 들어, 게이트 전극(330)은 도핑된 반도체 물질, 금속, 합금, 또는 이들의 조합을 포함할 수 있다. 예를 들어, 게이트 전극(330)은 도핑된 폴리실리콘(Doped-Polysilicon), 텅스텐(W), 티타늄나이트라이드(TiN), 또는 이들의 조합을 포함할 수 있다.
한 쌍의 스페이서들(340)을 형성하는 것은 한 쌍의 소자 분리 영역들(ST), 채널층(220), 게이트 강유전막(310), 게이트 유전막(320), 및 게이트 전극(330)의 표면들을 따라 연장하는 절연막을 형성하는 것 및 대면적인 이방성 식각 공정을 수행하여 게이트 강유전막(310), 게이트 유전막(320), 및 게이트 전극(330)의 측면들 상의 절연막을 남기는 것을 포함할 수 있다.
도 4 및 도 1을 참조하면, 채널층(220)에 한 쌍의 소스/드레인 영역들(SD)이 형성될 수 있다.(S160) 한 쌍의 소스/드레인 영역들(SD)은 게이트 구조체(300)를 사이에 두고 서로 이격될 수 있다. 한 쌍의 소스/드레인 영역들(SD)은 정전류 형성층(210)과 다른 도전형을 가질 수 있다. 한 쌍의 소스/드레인 영역들(SD)의 도전형이 n형인 경우, 한 쌍의 소스/드레인 영역들(SD)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 한 쌍의 소스/드레인 영역들(SD)의 도전형이 p형인 경우, 한 쌍의 소스/드레인 영역들(SD)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다. 일 실시예에서, 한 쌍의 소스/드레인 영역들(SD)은 이온 주입 공정에 의해 형성될 수 있다.
본 개시는 정전류 형성층(210)과 한 쌍의 소스/드레인 영역들(SD) 중 드레인인 어느 하나 사이에 정전류가 흐르는 트랜지스터(10)의 제조 방법을 제공할 수 있다.
도 10은 예시적인 실시예들에 따른 삼진 인버터의 회로도이다. 설명의 간결함을 위해, 도 1을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 10을 참조하면, 엔모스 트랜지스터 및 피모스 트랜지스터를 포함하는 삼진(Ternary) 인버터(20)가 제공될 수 있다. 엔모스 트랜지스터 및 피모스 트랜지스터의 각각은 도 1을 참조하여 설명된 트랜지스터(10)와 실질적으로 동일할 수 있다. 엔모스 트랜지스터의 기판(100) 및 정전류 형성층(210)의 도전형은 p형일 수 있다. 엔모스 트랜지스터의 한 쌍의 소스/드레인 영역들(SD)의 도전형은 n형일 수 있다. 피모스 트랜지스터의 기판(100) 및 정전류 형성층(210)의 도전형은 n형일 수 있다. 피모스 트랜지스터의 한 쌍의 소스/드레인 영역들(SD)의 도전형은 p형일 수 있다.
엔모스 트랜지스터의 소스 및 기판에 접지 전압이 인가될 수 있다. 설명의 간결함을 위해, 이하에서 접지 전압은 0 볼트(V)인 것으로 가정한다. 피모스 트랜지스터의 소스 및 기판에 구동 전압(VDD)이 인가될 수 있다. 엔모스 트랜지스터의 게이트 전극과 피모스 트랜지스터의 게이트 전극의 각각에 입력 전압(Vin)이 인가될 수 있다.
엔모스 트랜지스터의 드레인은 피모스 트랜지스터의 드레인과 전기적으로 연결되어, 동일한 전압들을 각각 가질 수 있다. 엔모스 트랜지스터의 드레인과 피모스 트랜지스터의 드레인의 전압은 삼진 인버터(20)의 출력 전압(Vout)일 수 있다.
엔모스 트랜지스터의 드레인에서 기판으로 정전류가 흐를 수 있다. 피모스 트랜지스터의 기판에서 드레인으로 정전류가 흐를 수 있다. 상기 정전류들은 입력 전압(Vin)으로부터 독립적일 수 있다.
일 예에서, 피모스 트랜지스터가 채널 전류보다 우세한 정전류를 갖고 엔모스 트랜지스터가 정전류보다 우세한 채널 전류를 갖도록, 피모스 트랜지스터의 게이트 전극과 엔모스 트랜지스터의 게이트 전극에 제1 입력 전압이 인가될 수 있다. 이때, 삼진 인버터(20)의 출력 전압(Vout)은 제1 전압일 수 있다.
다른 예에서, 엔모스 트랜지스터가 채널 전류보다 우세한 정전류를 갖고 피모스 트랜지스터가 정전류보다 우세한 채널 전류를 갖도록, 피모스 트랜지스터의 게이트 전극과 엔모스 트랜지스터의 게이트 전극에 제2 입력 전압이 인가될 수 있다. 이때, 삼진 인버터(20)의 출력 전압은 상기 제1 전압보다 큰 제2 전압일 수 있다.
또 다른 예에서, 엔모스 트랜지스터와 피모스 트랜지스터의 각각이 채널 전류보다 우세한 정전류를 갖도록, 피모스 트랜지스터의 게이트 전극과 엔모스 트랜지스터의 게이트 전극에 제3 입력 전압이 인가될 수 있다. 이때, 삼진 인버터(20)의 출력 전압은 상기 제1 전압과 제2 전압 사이의 제3 전압일 수 있다.
엔모스 트랜지스터의 드레인에서 기판으로 흐르는 정전류 및 피모스 트랜지스터의 기판에서 드레인으로 흐르는 정전류는 피모스 트랜지스터와 엔모스 트랜지스터의 게이트 전극들에 인가되는 게이트 전압들과 무관하게 흐를 수 있다. 삼진 인버터(20) 내의 전류는 피모스 트랜지스터의 기판으로부터 피모스 트랜지스터의 드레인과 엔모스 트랜지스터의 드레인을 거쳐서 엔모스 트랜지스터의 기판으로 흐를 수 있다. 피모스 트랜지스터의 기판에 인가되는 구동 전압(VDD)은 피모스 트랜지스터의 기판과 피모스 트랜지스터의 드레인 사이의 저항 및 엔모스 트랜지스터의 기판과 엔모스 트랜지스터의 드레인 사이의 저항에 분배될 수 있다. 출력 전압(Vout)은 엔모스 트랜지스터의 기판과 엔모스 트랜지스터의 드레인 사이의 저항에 인가된 전압일 수 있다. 출력 전압(Vout)은 구동 전압(VDD)과 0 V 사이의 값을 가질 수 있다.
출력 전압(Vout)은 입력 전압(Vin)에 따라 0 V(‘0’ 상태), 구동 전압(VDD)과 0 V 사이의 전압(‘1’ 상태), 또는 구동 전압(VDD)(‘2’ 상태)을 가질 수 있다. 본 개시는 입력 전압(Vin)에 따라 3가지 상태를 갖는 삼진 인버터(20)를 제공할 수 있다.
도 11은 예시적인 실시예에 따른 삼진 인버터의 단면도이다. 설명의 간결함을 위해 도 1을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 11을 참조하면, 기판(1100), 제1 웰 영역(1102), 제2 웰 영역(1104), 소자 분리막(SL), 제1 정전류 형성층(1212), 제2 정전류 형성층(1214), 제1 채널층(1222), 제2 채널층(1224), 제1 한 쌍의 소스/드레인 영역들(SD1), 제2 한 쌍의 소스/드레인 영역들(SD2), 제1 게이트 구조체(1402), 및 제2 게이트 구조체(1404)를 포함할 수 있다.
기판(1100)은 반도체 기판일 수 있다. 예를 들어, 기판(1100)은 실리콘(Si)을 포함할 수 있다. 기판(1100)은 진성 반도체 기판이거나 도전형을 갖는 반도체 기판일 수 있다.
제1 웰 영역(1102) 및 제2 웰 영역(1104)은 기판(1100)의 상부에 제공될 수 있다. 제1 웰 영역(1102) 및 제2 웰 영역(1104)은 기판(1100)의 상면(1100u)에 평행한 제1 방향(DR1)을 따라 서로 이격될 수 있다. 제1 웰 영역(1102)은 p형 영역일 수 있다. 예를 들어, 제1 웰 영역(1102)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다. 제2 웰 영역(1104)은 n형 영역일 수 있다. 예를 들어, 제2 웰 영역(1104)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다.
기판(1100) 상에 제1 웰 영역(1102) 및 제2 웰 영역(1104)을 노출하는 소자 분리막(SL)이 제공될 수 있다. 소자 분리막(SL)은 도 1을 참조하여 설명된 한 쌍의 소자 분리막(SL)과 실질적으로 동일한 물질을 포함할 수 있다.
제1 웰 영역(1102) 상에 제1 정전류 형성층(1212)이 제공될 수 있다. 제1 정전류 형성층(1212)은 에피택시얼 층일 수 있다. 예를 들어, 제1 정전류 형성층(1212)은 실리콘(Si)을 포함할 수 있다. 제1 정전류 형성층(1212)의 도전형은 p형일 수 있다. 예를 들어, 제1 정전류 형성층(1212)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다. 제1 정전류 형성층(1212)의 도핑 농도는 기판(1100)의 도핑 농도보다 높을 수 있다. 예를 들어, 제1 정전류 형성층(1212)의 도핑 농도는 3 X 1018 cm-3 이상일 수 있다.
제2 웰 영역(1104) 상에 제2 정전류 형성층(1214)이 제공될 수 있다. 제2 정전류 형성층(1214)은 에피택시얼 층일 수 있다. 제2 정전류 형성층(1214)은 제2 한 쌍의 소자 분리 영역들(ST)에 의해 노출되는 제2 웰 영역(1104) 상에 선택적으로 성장될 수 있다. 예를 들어, 제2 정전류 형성층(1214)은 실리콘(Si)을 포함할 수 있다. 제2 정전류 형성층(1214)의 도전형은 n형일 수 있다. 예를 들어, 제2 정전류 형성층(1214)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 제2 정전류 형성층(1214)의 도핑 농도는 기판(1100)의 도핑 농도보다 높을 수 있다. 예를 들어, 제2 정전류 형성층(1214)의 도핑 농도는 3 X 1018 cm-3 이상일 수 있다.
제1 정전류 형성층(1212) 상에 제1 채널층(1222)이 제공될 수 있다. 제1 채널 층(1222)은 에피택시얼 층 일 수 있다. 예를 들어, 제1 채널 층(1222)은 실리콘(Si)을 포함할 수 있다. 제1 채널 층(1222)의 도전형은 p형일 수 있다. 예를 들어, 제1 채널 층(1222)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다. 제1 채널 층(1222)의 도핑 농도는 제1 정전류 형성층(1212)의 도핑 농도보다 낮을 수 있다. 예를 들어, 제1 채널 층(1222)의 도핑 농도는 기판(1100)의 도핑 농도와 실질적으로 동일할 수 있다.
제2 정전류 형성층(1214) 상에 제2 채널층(1224)이 제공될 수 있다. 제2 채널 층(1224)은 에피택시얼 층 일 수 있다. 예를 들어, 제2 채널 층(1224)은 실리콘(Si)을 포함할 수 있다. 제2 채널 층(1224)의 도전형은 n형일 수 있다. 예를 들어, 제2 채널 층(1224)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 제2 채널 층(1224)의 도핑 농도는 제2 정전류 형성층(1214)의 도핑 농도보다 낮을 수 있다. 예를 들어, 제2 채널 층(1224)의 도핑 농도는 기판(1100)의 도핑 농도와 실질적으로 동일할 수 있다.
제1 정전류 형성층(1212) 상에 제1 한 쌍의 소스/드레인 영역들(SD)이 제공될 수 있다. 제1 한 쌍의 소스/드레인 영역들(SD)은 제1 채널층(1222)을 사이에 두고 제1 방향(DR1)을 따라 서로 이격될 수 있다. 제1 한 쌍의 소스/드레인 영역들(SD)의 도전형은 n형일 수 있다. 예를 들어, 제1 한 쌍의 소스/드레인 영역들(SD)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다.
제2 정전류 형성층(1214) 상에 제2 한 쌍의 소스/드레인 영역들(SD)이 제공될 수 있다. 제2 한 쌍의 소스/드레인 영역들(SD)은 제2 채널층(1224)을 사이에 두고 제1 방향(DR1)을 따라 서로 이격될 수 있다. 제2 한 쌍의 소스/드레인 영역들(SD)의 도전형은 p형일 수 있다. 예를 들어, 제2 한 쌍의 소스/드레인 영역들(SD)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다.
제1 채널층(1222) 상에 제1 게이트 구조체(1402)가 제공될 수 있다. 제1 게이트 구조체(300)는 제1 게이트 강유전막(1412), 제1 게이트 유전막(1422), 제1 게이트 전극(1432), 및 제1 한 쌍의 스페이서들(1442)을 포함할 수 있다. 제1 게이트 강유전막(1412), 제1 게이트 유전막(1422), 제1 게이트 전극(1432), 및 제1 한 쌍의 스페이서들(1442)은 각각 도 1을 참조하여 설명된 게이트 강유전막(310), 게이트 유전막(320), 게이트 전극(330), 및 한 쌍의 스페이서들(340)과 실질적으로 동일할 수 있다.
제2 채널층(1224) 상에 제2 게이트 구조체(1404)가 제공될 수 있다. 제2 게이트 구조체(1400)는 제2 게이트 강유전막(1414), 제2 게이트 유전막(1424), 제2 게이트 전극(1434), 및 제2 한 쌍의 스페이서들(1444)을 포함할 수 있다. 제2 게이트 구조체(1400)는 제2 게이트 강유전막(1414), 제2 게이트 유전막(1424), 제2 게이트 전극(1434), 및 제2 한 쌍의 스페이서들(1444)은 각각 도 1을 참조하여 설명된 게이트 강유전막(310), 게이트 유전막(320), 게이트 전극(330), 및 한 쌍의 스페이서들(340)과 실질적으로 동일할 수 있다.
본 개시는 삼진 인버터(30)를 제공할 수 있다. 제1 웰 영역(1102), 제1 정전류 형성층(1212), 제1 채널층(1222), 제1 한 쌍의 소스/드레인 영역들(SD1), 및 제1 게이트 구조체(1402)는 엔모스(NMOS) 트랜지스터를 구성할 수 있다. 제2 웰 영역(1104), 제2 정전류 형성층(1214), 제2 채널층(1224), 제2 한 쌍의 소스/드레인 영역들(SD2), 및 제2 게이트 구조체(1404)는 피모스(PMOS) 트랜지스터를 구성할 수 있다. 제1 웰 영역(1102) 및 엔모스 트랜지스터의 소스에 접지 전압이 인가될 수 있다. 제2 웰 영역(1104) 및 피모스 트랜지스터의 소스에 구동 전압이 인가될 수 있다. 엔모스 트랜지스터의 제1 게이트 전극(1432)과 피모스 트랜지스터의 제2 게이트 전극(1434)의 각각에 입력 전압(Vin)이 인가될 수 있다.
엔모스 트랜지스터의 드레인 및 피모스 트랜지스터의 드레인은 서로 전기적으로 연결될 수 있다. 엔모스 트랜지스터의 드레인 및 피모스 트랜지스터의 드레인의 전압은 삼진 인버터(30)의 출력 전압(Vout)일 수 있다. 삼진 인버터(30)에 대한 설명은 도 10을 참조하여 설명된 것과 실질적으로 동일할 수 있다.
도 12는 본 개시의 삼진(Ternary) 인버터들과 이진(Binary) 인버터들의 게이트 전압-드레인 전류 그래프를 나타낸다.
도 12를 참조하면, 이진 인버터들의 게이트 전압-드레인 전류 그래프들(IGR1, IGR2) 및 본 개시의 삼진 인버터들의 게이트 전압-드레인 전류 그래프들(IGR3, IGR4, IGR5)이 도시되었다.
이진 인버터들의 드레인 전류들은 게이트 전압과 무관하게 흐르는 정전류 성분을 갖지 않았다.
본 개시의 삼진 인버터들의 드레인 전류들은 게이트 전압과 무관하게 흐르는 정전류 성분을 가졌다. 예를 들어, 본 개시의 삼진 인버터들이 오프(Off) 상태를 가질 때에도, 본 개시의 삼진 인버터들에 정전류가 흘렀다.
도 13은 본 개시의 삼진 인버터와 이진(Binary) 인버터의 입력 전압(Vin)-출력 전압(Vout) 그래프를 나타낸다.
도 13을 참조하면, 본 개시의 삼진 인버터 및 이진 인버터의 구동 전압(VDD)은 1.0 V, 접지 전압(GND)은 0 V이었다. 삼진 인버터 및 이진 인버터의 입력 전압(Vin)은 0 V 내지 1.0 V이었다.
이진 인버터의 경우, 입력 전압이 0 V에서 1 V로 변할 때, 0.5 V의 입력 전압 부근에서 출력 전압(Vout)이 1 V에서 0 V로 급격히 감소하였다. 즉, 이진 인버터는 이진 인버터는 두 가지 상태들(예를 들어, '0' 상태 및 '1' 상태)을 가졌다.
본 개시의 삼진 인버터의 경우, 입력 전압이 0 V에서 1 V로 변할 때, 출력 전압(Vout)은 1 V에서 0.5 V로 급격히 감소하여 0.5 V를 유지하였다가, 0.5 V에서 0 V로 한번 더 급격히 감소하였다. 즉, 본 개시의 삼진 인버터는 세 가지 상태들(예를 들어, '0' 상태, '1' 상태, 및 '2' 상태)을 가졌다.
도 14는 예시적인 실시예에 따른 삼진 인버터의 제조 방법을 설명하기 위한 순서도이다. 도 15 내지 도 22는 도 14의 삼진 인버터의 제조 방법을 설명하기 위한 단면도들이다. 설명의 간결함을 위해, 도 11을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 14 및 도 15를 참조하면, 기판(1100)에 제1 웰 영역(1102) 및 제2 웰 영역(1104)이 형성될 수 있다.(S210) 기판(1100)은 반도체 기판일 수 있다. 예를 들어, 기판(1100)은 실리콘(Si)을 포함할 수 있다. 기판(1100)은 진성 반도체 기판(1100)이거나 도전형을 갖는 반도체 기판일 수 있다.
제1 웰 영역(1102) 및 제2 웰 영역(1104)은 기판(1100)의 상부에 형성될 수 있다. 제1 웰 영역(1102) 및 제2 웰 영역(1104)은 기판(1100)의 상면(1100u)에 평행한 제1 방향(DR1)을 따라 서로 이격될 수 있다. 제1 웰 영역(1102)은 p형 영역일 수 있다. 예를 들어, 제1 웰 영역(1102)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다. 제1 웰 영역(1102)을 형성하는 것은 기판(1100) 상에 제1 웰 영역(1102)이 형성되는 영역을 노출하는 마스크를 제공하는 것 및 상기 제1 웰 영역(1102)이 형성되는 영역에 불순물(예를 들어, III족 원소)을 주입하는 것을 포함할 수 있다. 예를 들어, 불순물을 주입하는 것은 이온 주입 공정에 의해 수행될 수 있다. 마스크는 불순물을 주입하는 공정 후 제거될 수 있다.
제2 웰 영역(1104)은 n형 영역일 수 있다. 예를 들어, 제2 웰 영역(1104)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 제2 웰 영역(1104)을 형성하는 것은 기판(1100) 상에 제2 웰 영역(1104)이 형성되는 영역을 노출하는 마스크를 제공하는 것 및 상기 제2 웰 영역(1104)이 형성되는 영역에 불순물(예를 들어, V족 원소)를 주입하는 것을 포함할 수 있다. 예를 들어, 제2 웰 영역(1104)이 형성되는 영역에 불순물을 주입하는 것은 이온 주입 공정에 의해 수행될 수 있다. 마스크는 불순물을 주입하는 공정 후 제거될 수 있다.
도 14 및 도 16을 참조하면, 기판(1100) 상에 제1 웰 영역(1102)을 노출하는 소자 분리막(SL)이 형성될 수 있다.(S220) 예를 들어, 소자 분리막(SL)은 기판(1100) 상에 절연 물질을 증착하는 공정에 의해 형성될 수 있다. 예를 들어, 소자 분리막(SL)은 SiO2를 포함할 수 있다. 소자 분리막(SL)은 패터닝되어, 제1 웰 영역(1102)을 노출할 수 있다. 소자 분리막(SL)을 패터닝하는 것은 소자 분리막(SL) 상에 제공되는 제1 식각 마스크(EM1)를 이용하는 이방성 식각 공정을 포함할 수 있다. 예를 들어, 제1 식각 마스크(EM1)는 포토레지스트 물질을 포함할 수 있다.
도 14 및 도 17을 참조하면, 제1 웰 영역(1102) 상에 제1 정전류 형성층(1212)이 형성될 수 있다.(S230) 제1 정전류 형성층(1212)은 에피택시 성장 공정에 의해 형성될 수 있다. 즉, 제1 정전류 형성층(1212)은 에피택시얼 층일 수 있다. 예를 들어, 제1 정전류 형성층(1212)은 실리콘(Si)을 포함할 수 있다. 제1 정전류 형성층(1212)의 도전형은 p형일 수 있다. 예를 들어, 제1 정전류 형성층(1212)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다. 제1 정전류 형성층(1212)의 도핑 농도는 기판(1100)의 도핑 농도보다 높을 수 있다. 예를 들어, 제1 정전류 형성층(1212)의 도핑 농도는 3 X 1018 cm-3 이상일 수 있다. 제1 정전류 형성층(1212)은 소자 분리막에 의해 노출되는 제1 웰 영역(1102) 상에 선택적으로 성장될 수 있다. 제1 정전류 형성층(1212)은 소자 분리막(SL)의 상면보다 낮은 위치까지 형성될 수 있다. 제1 정전류 형성층(1212)의 상면의 높이는 소자 분리막(SL)의 상면의 높이보다 낮을 수 있다. 상기 높이는 기판(1100)의 상면(1100u)으로부터의 거리일 수 있다.
제1 정전류 형성층(1212)을 형성하는 것은 에피택시 성장 공정을 포함하는 것으로 한정되지 않는다. 다른 예시적인 실시예에서, 제1 정전류 형성층(1212)을 형성하는 것은 진성 반도체 층에 이온 주입(Ion Implantation) 공정 또는 글래스 디퓨전(glass diffusion) 공정에 의해 불순물을 제공하는 것을 포함할 수 있다. 글래스 디퓨전 공정에 의해 제1 정전류 형성층(1212)을 형성하는 것은 진성 반도체 층 상에 불순물 필름을 형성한 후, 열처리하여 불순물 필름 내의 불순물을 진성 반도체 층 내로 확산시키는 것을 포함할 수 있다. 예를 들어, 불순물 필름은 BSG(Boron Silicate Glass) 필름 또는 PSG(Phosphorus silicate glass) 필름을 포함할 수 있다.
도 14 및 도 18을 참조하면, 제1 정전류 형성층(1212) 상에 제1 채널 층(1222)이 형성될 수 있다.(S240) 제1 채널 층(1222)은 에피택시 성장 공정에 형성될 수 있다. 즉, 제1 채널 층(1222)은 에피택시얼 층 일 수 있다. 예를 들어, 제1 채널 층(1222)은 실리콘(Si)을 포함할 수 있다. 제1 채널 층(1222)의 도전형은 p형일 수 있다. 예를 들어, 제1 채널 층(1222)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다. 제1 채널 층(1222)의 도핑 농도는 제1 정전류 형성층(1212)의 도핑 농도보다 낮을 수 있다. 예를 들어, 제1 채널 층(1222)의 도핑 농도는 기판(1100)의 도핑 농도와 실질적으로 동일할 수 있다. 제1 채널 층(1222)은 소자 분리막(SL)에 의해 제1 정전류 형성층(1212) 상에 선택적으로 성장될 수 있다. 제1 식각 마스크(EM1)는 제1 채널 층(1222) 형성 후 제거될 수 있다.
도 14 및 도 19를 참조하면, 소자 분리막(SL)이 패터닝되어, 제2 웰 영역(1104)을 노출할 수 있다.(S250) 소자 분리막(SL)을 패터닝하는 것은 소자 분리막(SL) 상에 제공되는 제2 식각 마스크(EM2)를 이용하는 이방성 식각 공정을 포함할 수 있다.
도 14 및 도 20을 참조하면, 제2 웰 영역(1104) 상에 제2 정전류 형성층(1214)이 형성될 수 있다.(S260) 제2 정전류 형성층(1214)은 에피택시 성장 공정에 의해 형성될 수 있다. 즉, 제2 정전류 형성층(1214)은 에피택시얼 층일 수 있다. 제2 정전류 형성층(1214)은 소자 분리막(SL)에 의해 노출되는 제2 웰 영역(1104) 상에 선택적으로 성장될 수 있다. 예를 들어, 제2 정전류 형성층(1214)은 실리콘(Si)을 포함할 수 있다. 제2 정전류 형성층(1214)의 도전형은 n형일 수 있다. 예를 들어, 제2 정전류 형성층(1214)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 제2 정전류 형성층(1214)의 도핑 농도는 기판(1100)의 도핑 농도보다 높을 수 있다. 예를 들어, 제2 정전류 형성층(1214)의 도핑 농도는 3 X 1018 cm-3 이상일 수 있다. 제2 정전류 형성층(1214)은 소자 분리막(SL)에 의해 노출되는 제2 웰 영역(1104) 상에 선택적으로 성장될 수 있다. 제2 정전류 형성층(1214)은 소자 분리막(SL)의 상면보다 낮은 위치까지 형성될 수 있다. 제2 정전류 형성층(1214)의 상면의 높이는 소자 분리막(SL)의 상면의 높이보다 낮을 수 있다. 상기 높이는 기판(1100)의 상면(1100u)으로부터의 거리일 수 있다. 예를 들어, 제2 정전류 형성층(1214)의 상면의 높이는 제1 정전류 형성층(1212)의 상면의 높이와 실질적으로 동일할 수 있다.
제2 정전류 형성층(1214)을 형성하는 것은 에피택시 성장 공정을 포함하는 것으로 한정되지 않는다. 다른 예시적인 실시예에서, 제2 정전류 형성층(1214)을 형성하는 것은 진성 반도체 층에 이온 주입(Ion Implantation) 공정 또는 글래스 디퓨전(glass diffusion) 공정에 의해 불순물을 제공하는 것을 포함할 수 있다. 글래스 디퓨전 공정에 의해 제2 정전류 형성층(1212)을 형성하는 것은 진성 반도체 층 상에 불순물 필름을 형성한 후, 열처리하여 불순물 필름 내의 불순물을 진성 반도체 층 내로 확산시키는 것을 포함할 수 있다. 예를 들어, 불순물 필름은 BSG(Boron Silicate Glass) 필름 또는 PSG(Phosphorus silicate glass) 필름을 포함할 수 있다.
도 14 및 도 21을 참조하면, 제2 정전류 형성층(1214) 상에 제2 채널 층(1224)이 형성될 수 있다.(S270) 제2 채널 층(1224)은 에피택시 성장 공정에 형성될 수 있다. 즉, 제2 채널 층(1224)은 에피택시얼 층 일 수 있다. 예를 들어, 제2 채널 층(1224)은 실리콘(Si)을 포함할 수 있다. 제2 채널 층(1224)의 도전형은 n형일 수 있다. 예를 들어, 제2 채널 층(1224)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다S. 제2 채널 층(1224)의 도핑 농도는 제2 정전류 형성층(1214)의 도핑 농도보다 낮을 수 있다. 예를 들어, 제2 채널 층(1224)의 도핑 농도는 기판(1100)의 도핑 농도와 실질적으로 동일할 수 있다. 제2 채널 층(1224)은 소자 분리막(SL)에 의해 제2 정전류 형성층(1214) 상에 선택적으로 성장될 수 있다. 제2 식각 마스크(EM2)는 제2 채널 층(1224) 형성 후 제거될 수 있다.
도 14 및 도 22를 참조하면, 제1 채널 층(1222) 및 제2 채널 층(1224) 상에 제1 게이트 구조체(1402) 및 제2 게이트 구조체(1404)가 각각 형성될 수 있다.(S280) 제1 게이트 구조체(1402)는 제1 게이트 강유전막(1412), 제1 게이트 유전막(1422), 제1 게이트 전극(1432), 및 제1 한 쌍의 스페이서들(1442)을 포함할 수 있다. 제1 게이트 강유전막(1412), 제1 게이트 유전막(1422), 제1 게이트 전극(1432), 및 제1 한 쌍의 스페이서들(1442)을 형성하는 것은 도 4 및 도 9를 참조하여 설명된 게이트 강유전막(310), 게이트 유전막(320), 게이트 전극(330), 및 한 쌍의 스페이서들(340)을 형성하는 것과 실질적으로 동일할 수 있다. 제2 게이트 구조체(1404)는 제2 게이트 강유전막(1414), 제2 게이트 유전막(1424), 제2 게이트 전극(1434), 및 제2 한 쌍의 스페이서들(1444)을 포함할 수 있다. 제2 게이트 강유전막(1414), 제2 게이트 유전막(1424), 제2 게이트 전극(1434), 및 제2 한 쌍의 스페이서들(1444)을 형성하는 것은 도 4 및 도 9를 참조하여 설명된 게이트 강유전막(310), 게이트 유전막(320), 게이트 전극(330), 및 한 쌍의 스페이서들(340)을 형성하는 것과 실질적으로 동일할 수 있다.
도 14 및 도 11을 참조하면, 제1 채널 층(1222) 및 제2 채널 층(1224)에 제1 한 쌍의 소스/드레인 영역들(SD1) 및 제2 한 쌍의 소스/드레인 영역들(SD2)이 형성될 수 있다.(S290) 제1 한 쌍의 소스/드레인 영역들(SD1) 및 제2 한 쌍의 소스/드레인 영역들(SD2)을 형성하는 것은 각각 제1 게이트 구조체(1402) 및 제2 게이트 구조체(1404)에 의해 노출된 제1 채널 층(1222) 및 제2 채널층(1224)을 도핑하는 공정을 포함할 수 있다. 예를 들어, 도핑 공정은 이온 주입 공정을 포함할 수 있다. 제1 게이트 구조체(1402)에 의해 노출되는 제1 채널 층(1222)에 V족 원소(예를 들어, P, As)가 주입될 수 있다. 이에 따라, 제1 한 쌍의 소스/드레인 영역들(SD1)은 n형을 가질 수 있다. 제2 게이트 구조체(1404)에 의해 노출되는 제2 채널 층(1224)에 III족 원소(예를 들어, B, In)가 주입될 수 있다. 이에 따라, 제2 채널 층(1224)에 형성되는 제2 한 쌍의 소스/드레인 영역들(SD2)은 p형을 가질 수 있다.
본 개시는 정전류를 갖는 삼진 인버터(30)의 제조 방법을 제공할 수 있다.
도 23은 예시적인 실시예들에 따른 트랜지스터의 단면도이다. 설명의 간결함을 위해, 도 1을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 23을 참조하면, 트랜지스터(12)가 제공될 수 있다. 트랜지스터(12)는 기판(100), 정전류 형성층(210), 한 쌍의 소자 분리 영역들(ST), 한 쌍의 소스/드레인 영역들(SD), 채널층(220), 및 게이트 구조체(300')를 포함할 수 있다. 기판(100), 정전류 형성층(210), 한 쌍의 소자 분리 영역들(ST), 한 쌍의 소스/드레인 영역들(SD), 및 채널층(220)은 도 1을 참조하여 설명된 것과 실질적으로 동일할 수 있다.
도 1을 참조하여 설명된 것과 달리, 게이트 구조체(300')는 게이트 유전막(도 1의 320)을 포함하지 않을 수 있다. 게이트 구조체(300')는 게이트 강유전막(310'), 게이트 전극(330), 및 스페이서들(340)을 포함할 수 있다. 게이트 강유전막(310')은 음의 커패시턴스(Negative Capacitance) 특성을 가질 수 있다. 예를 들어, 게이트 강유전막(310')은 HfO2를 포함할 수 있다.
본 개시는 한 쌍의 소스/드레인 영역들(SD) 중 드레인인 어느 하나와 정전류 형성층(210) 사이에 정전류가 형성되는 트랜지스터(12)를 제공할 수 있다.
본 발명의 기술적 사상의 실시예들에 대한 이상의 설명은 본 발명의 기술적 사상의 설명을 위한 예시를 제공한다. 따라서 본 발명의 기술적 사상은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.

Claims (20)

  1. 정전류 형성층;
    상기 정전류 형성층 상에 제공되는 채널층;
    상기 정전류 형성층 상에서 상기 채널층을 사이에 두고 서로 이격되는 한 쌍의 소스/드레인 영역들;
    상기 채널층 상에 제공되는 게이트 전극; 및
    상기 게이트 전극과 상기 채널층 사이에 제공되는 게이트 강유전막;을 포함하고,
    상기 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 정전류 형성층 사이에 전기장이 형성되고,
    상기 전기장의 세기는 106 V/cm 이상인 트랜지스터.
  2. 제 1 항에 있어서,
    상기 게이트 전극과 상기 게이트 강유전막 사이에 제공되는 게이트 유전막;을 더 포함하는 트랜지스터.
  3. 제 2 항에 있어서,
    상기 정전류 형성층은 상기 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 정전류 형성층 사이에 정전류를 형성하는 트랜지스터.
  4. 제 3 항에 있어서,
    상기 정전류는 상기 게이트 전극에 인가되는 게이트 전압으로부터 독립적인 트랜지스터.
  5. 제 2 항에 있어서,
    상기 정전류 형성층 및 상기 채널층은 제1 도전형을 갖고,
    상기 정전류 형성층의 도핑 농도는 상기 채널층의 도핑 농도보다 높은 트랜지스터.
  6. 제 5 항에 있어서,
    상기 정전류 형성층의 도핑 농도는 3 X 1018 cm-3 이상인 트랜지스터.
  7. 삭제
  8. 제1 웰 영역 및 제2 웰 영역;
    상기 제1 웰 영역 및 상기 제2 웰 영역 상에 각각 제공되는 제1 정전류 형성층 및 제2 정전류 형성층;
    제1 정전류 형성층 및 제2 정전류 형성층 상에 각각 제공되는 제1 채널층 및 제2 채널층;
    상기 제1 채널층 및 상기 제2 채널층 상에 각각 제공되는 제1 게이트 구조체 및 제2 게이트 구조체;
    상기 제1 정전류 형성층 상에서 상기 제1 채널층을 사이에 두고 서로 이격되는 제1 한 쌍의 소스/드레인 영역들; 및
    상기 제2 정전류 형성층 상에서 상기 제2 채널층을 사이에 두고 서로 이격되는 제2 한 쌍의 소스/드레인 영역들;을 포함하되,
    상기 제1 게이트 구조체 및 상기 제2 게이트 구조체의 각각은 차례로 적층되는 게이트 강유전막 및 게이트 전극을 포함하고,
    상기 제1 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 제1 정전류 형성층 사이에 106 V/cm 이상의 전기장이 형성되고,
    상기 제2 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 제2 정전류 형성층 사이에 106 V/cm 이상의 전기장이 형성되는 삼진 인버터.
  9. 제 8 항에 있어서,
    상기 제1 게이트 구조체 및 상기 제2 게이트 구조체의 각각은, 상기 게이트 전극과 상기 게이트 강유전막 사이에 제공되는 게이트 유전막;을 더 포함하는 삼진 인버터.
  10. 제 9 항에 있어서,
    상기 제1 정전류 형성층은 상기 제1 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 제1 정전류 형성층 사이에 제1 정전류를 형성하고,
    상기 제2 정전류 형성층은 상기 제2 한 쌍의 소스/드레인 영역들 중 드레인인 소스/드레인 영역과 상기 제2 정전류 형성층 사이에 제2 정전류를 형성하는 삼진 인버터.
  11. 제 10 항에 있어서,
    상기 제1 정전류 및 제2 정전류는 각각 상기 제1 게이트 구조체의 상기 게이트 전극 및 상기 제2 게이트 구조체의 상기 게이트 전극에 인가되는 게이트 전압들로부터 독립적인 삼진 인버터.
  12. 제 9 항에 있어서,
    상기 제1 정전류 형성층 및 제2 정전류 형성층은 각각 상기 제1 채널층 및 상기 제2 채널층과 동일한 도전형을 갖고,
    상기 제1 정전류 형성층 및 상기 제2 정전류 형성층의 도핑 농도들은 각각 상기 제1 채널층 및 상기 제2 채널층의 도핑 농도보다 높은 삼진 인버터.
  13. 제 12 항에 있어서,
    상기 제1 정전류 형성층의 상기 도핑 농도 및 상기 제2 정전류 형성층의 상기 도핑 농도는 3 X 1018 cm-3 이상인 삼진 인버터.
  14. 삭제
  15. 정전류 형성층을 제공하는 것;
    상기 정전류 형성층 상에 채널층을 형성하는 것;
    상기 채널층 상에 게이트 강유전막을 형성하는 것;
    상기 채널층 상에 게이트 전극을 형성하는 것; 및
    상기 채널층에 소스 영역 및 드레인 영역을 형성하는 것;을 포함하고,
    상기 소스 영역 및 상기 드레인 영역은 상기 게이트 전극을 사이에 두고 서로 이격되고,
    상기 드레인 영역 및 상기 정전류 형성층 사이에 전기장이 형성되고,
    상기 전기장의 세기는 106 V/cm 이상인 트랜지스터 제조 방법.
  16. 제 15 항에 있어서,
    상기 게이트 강유전막과 상기 게이트 전극 사이에 게이트 유전막을 형성하는 것;을 더 포함하는 트랜지스터 제조 방법.
  17. 제 15 항에 있어서,
    상기 채널층 및 상기 정전류 형성층은 동일한 도전형을 갖고,
    상기 정전류 형성층의 도핑 농도는 3 X 1018 cm-3 이상인 트랜지스터 제조 방법.
  18. 삭제
  19. 제 15 항에 있어서,
    상기 정전류 형성층은 에피택시 성장(Epitaxial Growth) 공정에 의해 형성되는 트랜지스터 제조 방법.
  20. 제 15 항에 있어서,
    상기 정전류 형성층은 상기 드레인 영역과 상기 정전류 형성층 사이에 정전류를 형성하되,
    상기 정전류는 상기 게이트 전극에 인가되는 게이트 전압으로부터 독립적인 트랜지스터 제조 방법.
KR1020200087154A 2019-12-30 2020-07-14 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법 KR102336608B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/636,342 US20220285497A1 (en) 2019-12-30 2020-11-19 Transistor, ternary inverter comprising same, and transistor manufacturing method
PCT/KR2020/016415 WO2021137432A1 (ko) 2019-12-30 2020-11-19 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190178518 2019-12-30
KR20190178518 2019-12-30

Publications (2)

Publication Number Publication Date
KR20210086435A KR20210086435A (ko) 2021-07-08
KR102336608B1 true KR102336608B1 (ko) 2021-12-09

Family

ID=76894227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200087154A KR102336608B1 (ko) 2019-12-30 2020-07-14 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR102336608B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101689159B1 (ko) * 2015-07-10 2016-12-23 울산과학기술원 3진수 논리회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699839B1 (ko) * 2005-04-21 2007-03-27 삼성전자주식회사 다중채널을 갖는 반도체 장치 및 그의 제조방법.
US9876018B2 (en) * 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101689159B1 (ko) * 2015-07-10 2016-12-23 울산과학기술원 3진수 논리회로

Also Published As

Publication number Publication date
KR20210086435A (ko) 2021-07-08

Similar Documents

Publication Publication Date Title
KR100852212B1 (ko) 반도체 소자 및 이를 형성하는 방법
US6872989B2 (en) Semiconductor device and method for fabricating the same
US7902594B2 (en) Semiconductor component and semiconductor device
US20070145483A1 (en) Semiconductor device
US20190088760A1 (en) Semiconductor device
JP7016177B2 (ja) 半導体装置
US11980023B2 (en) Capacitor, method of controlling the same, and transistor including the same
US20220285497A1 (en) Transistor, ternary inverter comprising same, and transistor manufacturing method
US7605421B2 (en) Non-volatile semiconductor memory element and method of manufacturing the same, and semiconductor integrated circuit device including the non-volatile semiconductor memory element
KR102336608B1 (ko) 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터의 제조 방법
KR102336609B1 (ko) 트랜지스터, 이의 제조 방법, 및 이를 포함하는 삼진 인버터
KR102197037B1 (ko) 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법
KR102321421B1 (ko) 트랜지스터 제조 방법 및 삼진 인버터 제조 방법
KR102336610B1 (ko) 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터 제조 방법
US20220285484A1 (en) Transistor, method for manufacturing same, and ternary inverter comprising same
US20220285507A1 (en) Transistor, ternary inverter including same, and transistor manufacturing method
KR102336607B1 (ko) 터널 전계효과트랜지스터 및 이를 포함하는 삼진 인버터
US20230005909A1 (en) Ternary inverter and method of manufacturing the same
US12009393B2 (en) Tunnel field effect transistor and ternary inverter comprising same
KR102197036B1 (ko) 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법
US20230275139A1 (en) Semiconductor device and method of manufacturing the same
KR100275945B1 (ko) 반도체장치의메모리셀및그제조방법
US20220085155A1 (en) Transistor device, ternary inverter device including same, and manufacturing method therefor
US20220085017A1 (en) Transistor element, ternary inverter apparatus comprising same, and method for producing same
JP2001267525A (ja) 強誘電体不揮発性記憶装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right