JP2011014817A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2011014817A JP2011014817A JP2009159536A JP2009159536A JP2011014817A JP 2011014817 A JP2011014817 A JP 2011014817A JP 2009159536 A JP2009159536 A JP 2009159536A JP 2009159536 A JP2009159536 A JP 2009159536A JP 2011014817 A JP2011014817 A JP 2011014817A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- electrode
- memory
- selection gate
- semiconductor pillar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
【課題】チャネル界面付近の浅いエネルギー準位に捕獲された電荷を予め除去し、データ保持特性の良好な不揮発性半導体記憶装置を提供する。
【解決手段】メモリ部MUと、制御部CTUと、を備える不揮発性半導体記憶装置において、メモリ部は、第1方向に交互に積層された複数の電極膜WLと複数の電極間絶縁膜14とを有する積層構造体MLと、積層構造体MLを第1方向に貫通する半導体ピラーSPと、電極膜WLと半導体ピラーSPとの間に設けられた、内側絶縁膜42、記憶層及び外側絶縁膜と、半導体ピラーSPの一端と電気的に接続された配線と、を有す。制御部CTUは、消去動作の際に、配線を第1電位に設定しつつ、電極膜WLを第1電位よりも低い第2電位に設定する第1動作の後に、配線を第3電位に設定しつつ、電極膜WLを第3電位よりも高い第4電位に設定する第2動作を実施する。
【選択図】図2
【解決手段】メモリ部MUと、制御部CTUと、を備える不揮発性半導体記憶装置において、メモリ部は、第1方向に交互に積層された複数の電極膜WLと複数の電極間絶縁膜14とを有する積層構造体MLと、積層構造体MLを第1方向に貫通する半導体ピラーSPと、電極膜WLと半導体ピラーSPとの間に設けられた、内側絶縁膜42、記憶層及び外側絶縁膜と、半導体ピラーSPの一端と電気的に接続された配線と、を有す。制御部CTUは、消去動作の際に、配線を第1電位に設定しつつ、電極膜WLを第1電位よりも低い第2電位に設定する第1動作の後に、配線を第3電位に設定しつつ、電極膜WLを第3電位よりも高い第4電位に設定する第2動作を実施する。
【選択図】図2
Description
本発明は、不揮発性半導体記憶装置に関する。
不揮発性半導体記憶装置(メモリ)の記憶容量の増加のために、一括加工型3次元積層メモリセルが提案されている(例えば、特許文献1参照)。この方法によれば積層数によらず、積層メモリを一括して形成することが可能なため、コストの増加を抑えることが可能となる。
この一括加工型3次元積層メモリにおいては、絶縁膜と電極膜(ワード線となる)とを交互に積層させて積層体を形成し、この積層体に貫通ホールを一括して形成する。そして、貫通ホールの側面上に電荷蓄積層(記憶層)を形成し、貫通ホールの内部にシリコンを埋め込み、シリコンピラーを形成する。電荷蓄積層とシリコンピラーとの間にはトンネル絶縁膜が設けられ、電荷蓄積層と電極膜との間にはブロック絶縁膜が設けられる。これにより、各電極膜とシリコンピラーとの交差部分に例えばMONOS(Metal Oxide Nitride Oxide Semiconductor)型トランジスタからなるメモリセルが形成される。
このような一括加工型3次元積層メモリにおいては、貫通ホールの内側の電極膜の側壁に、ブロック絶縁膜→電荷蓄積層→トンネル絶縁膜→チャネルシリコン(シリコンピラーとなる例えばアモルファスシリコン)の順序で、各膜が形成される。そのため、従来の平面型MONOSメモリとは成膜順序が逆になり、特に、トンネル絶縁膜とチャネルシリコンとの間の界面の状態が、両者で大きく異なる。
すなわち、平面型の場合は、トンネル絶縁膜とチャネルシリコンとの間に、チャネルシリコンを熱酸化して形成される酸化界面が形成されるのに対し、一括加工型3次元積層メモリの場合は、トンネル絶縁膜の上にチャネル用のアモルファスシリコンが成膜されただけの界面が形成される。後者のような成膜のみの界面には、ダングリングボンドなど電荷トラップサイトとなり易いエネルギー準位が多数生成され、これがデバイス動作及び信頼性に悪影響を与える場合がある。
例えば、データ消去時にはチャネル側から電荷蓄積層に向かって正孔を注入するが、正孔は、電荷蓄積層に捕獲されるだけでなく、チャネル界面のトラップにも捕獲される。そして、チャネル界面付近の浅いエネルギー準位のトラップに捕獲された正孔が放出されると、消去時のデータ保持特性が劣化する。同様に、データ書き込み時においては、注入した電子がチャネル界面のトラップに捕獲され、この電子が放出されると、書き込み時のデータ保持特性が劣化する。
このように、一括加工型3次元積層メモリにおいて特有に、チャネル界面付近にトラップが発生し易く、これによってデータ保持特性が劣化する場合があり、改良の余地がある。
本発明は、チャネル界面付近の浅いエネルギー準位に捕獲された電荷を予め除去し、データ保持特性の良好な不揮発性半導体記憶装置を提供する。
本発明の一態様によれば、メモリ部と、制御部と、を備え、前記メモリ部は、第1方向に交互に積層された複数の電極膜と複数の電極間絶縁膜とを有する積層構造体と、前記積層構造体を前記第1方向に貫通する半導体ピラーと、前記電極膜のそれぞれと前記半導体ピラーとの間に設けられた記憶層と、前記記憶層と前記半導体ピラーとの間に設けられた内側絶縁膜と、前記電極膜のそれぞれと前記記憶層との間に設けられた外側絶縁膜と、前記半導体ピラーの一端と電気的に接続された配線と、を有し、前記制御部は、前記記憶層への正孔の注入、及び、前記記憶層からの電子の引き抜き、の少なくともいずれかを行う動作の際に、前記配線を第1電位に設定しつつ、前記電極膜を前記第1電位よりも低い第2電位に設定する第1動作の実施の後に、前記配線を第3電位に設定しつつ、前記電極膜を前記第3電位よりも高い第4電位に設定する第2動作を実施することを特徴とする不揮発性半導体記憶装置が提供される。
本発明の他の一態様によれば、メモリ部と、制御部と、を備え、前記メモリ部は、第1方向に交互に積層された複数の電極膜と複数の電極間絶縁膜とを有する積層構造体と、前記積層構造体を前記第1方向に貫通する半導体ピラーと、前記電極膜のそれぞれと前記半導体ピラーとの間に設けられた複数の記憶層と、前記記憶層と前記半導体ピラーとの間に設けられた内側絶縁膜と、前記電極膜のそれぞれと前記記憶層との間に設けられた外側絶縁膜と、前記半導体ピラーの一端に電気的に接続された配線と、を有し、前記制御部は、前記複数の記憶層のうちの少なくともいずれかの前記記憶層への電子の注入、及び、前記少なくともいずれかの前記記憶層からの正孔の引き抜き、の少なくともいずれかを行う動作の際に、前記配線を第7電位に設定しつつ、前記少なくともいずれかの前記記憶層に対向する前記電極膜を前記第7電位よりも高い第8電位に設定する第3動作の実施の後に、前記配線を第9電位に設定しつつ、前記少なくともいずれかの前記記憶層に対向する前記電極膜を前記第9電位よりも低い第10電位に設定する第4動作を実施することを特徴とする不揮発性半導体記憶装置が提供される。
本発明によれば、チャネル界面付近の浅いエネルギー準位に捕獲された電荷を予め除去し、データ保持特性の良好な不揮発性半導体記憶装置が提供される。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施の形態)
本発明の第1の実施形態に係る不揮発性半導体記憶装置は、消去動作時のデータ保持特性を向上させる。
本発明の第1の実施形態に係る不揮発性半導体記憶装置は、消去動作時のデータ保持特性を向上させる。
図1は、第1の実施形態に係る不揮発性半導体記憶装置の動作を例示するフローチャート図である。
図2、図3及び図4は、第1の実施形態に係る不揮発性半導体記憶装置の構成を例示する、それぞれ、模式的断面図、模式的斜視図及び模式的断面図である。
なお、図3においては、図を見易くするために、導電部分のみを示し、絶縁部分は図示を省略している。
図5は、第1の実施形態に係る不揮発性半導体記憶装置の電極膜の構成を例示する模式的平面図である。
本実施形態に係る不揮発性半導体記憶装置110は、一括加工型3次元積層フラッシュメモリである。
まず、図2〜図5により、不揮発性半導体記憶装置110の構成の概要を説明する。
図2、図3及び図4は、第1の実施形態に係る不揮発性半導体記憶装置の構成を例示する、それぞれ、模式的断面図、模式的斜視図及び模式的断面図である。
なお、図3においては、図を見易くするために、導電部分のみを示し、絶縁部分は図示を省略している。
図5は、第1の実施形態に係る不揮発性半導体記憶装置の電極膜の構成を例示する模式的平面図である。
本実施形態に係る不揮発性半導体記憶装置110は、一括加工型3次元積層フラッシュメモリである。
まず、図2〜図5により、不揮発性半導体記憶装置110の構成の概要を説明する。
図2に表したように、不揮発性半導体記憶装置110は、メモリ部MUと、制御部CTUと、を備える。これらメモリ部MU及び制御部CTUは、例えば単結晶シリコンからなる半導体基板11の主面11aの上に設けられる。ただし、制御部CTUは、メモリ部MUが設けられる基板とは別の基板上に設けられても良い。以下では、メモリ部MU及び制御部CTUが同じ基板(半導体基板11)に設けられる場合として説明する。
半導体基板11においては、例えば、メモリセルが設けられるメモリアレイ領域MRと、メモリアレイ領域MRの例えば周辺に設けられた周辺領域PRと、が設定される。周辺領域PRにおいては、半導体基板11の上に、各種の周辺領域回路PR1が設けられる。
メモリアレイ領域MRにおいては、半導体基板11の上に例えば回路部CUが設けられ、回路部CUの上にメモリ部MUが設けられる。なお、回路部CUは必要に応じて設けられ、省略可能である。回路部CUとメモリ部MUとの間には、例えば酸化シリコンからなる層間絶縁膜13が設けられている。
例えば制御部CTUの少なくとも一部は、例えば、上記の周辺領域回路PR1及び回路部CUの少なくともいずれかに設けることができる。
メモリ部MUは、複数のメモリセルトランジスタを有するマトリクスメモリセル部MU1と、マトリクスメモリセル部MU1の配線を接続する配線接続部MU2と、を有する。
図3は、マトリクスメモリセル部MU1の構成を例示している。
すなわち、図2においては、マトリクスメモリセル部MU1として、図3のA−A’断面の一部と、図3のB−B’線断面の一部が例示されている。
すなわち、図2においては、マトリクスメモリセル部MU1として、図3のA−A’断面の一部と、図3のB−B’線断面の一部が例示されている。
図2及び図3に表したように、マトリクスメモリセル部MU1においては、半導体基板11の主面11a上に、積層構造体MLが設けられる。積層構造体MLは、主面11aに対して垂直な方向に交互に積層された複数の電極膜WLと複数の電極間絶縁膜14とを有する。
ここで、本願明細書において、説明の便宜上、XYZ直交座標系を導入する。この座標系においては、半導体基板11の主面11aに対して垂直な方向をZ軸方向(第1方向)とする。そして、主面11aに対して平行な平面内の1つの方向をY軸方向(第2方向)とする。そして、Z軸とY軸とに垂直な方向をX軸方向(第3方向)とする。
積層構造体MLにおける電極膜WL及び電極間絶縁膜14の積層方向は、Z軸方向である。すなわち、電極膜WL及び電極間絶縁膜14は、主面11aに対して平行に設けられる。電極膜WLは、例えば、消去ブロック単位で分断される。
図4は、マトリクスメモリセル部MU1の構成を例示しており、例えば図3のB−B’線断面の一部に相当する。
図3及び図4に表したように、不揮発性半導体記憶装置110のメモリ部MUは、上記の積層構造体MLと、積層構造体MLをZ軸方向に貫通する半導体ピラーSP(第1半導体ピラーSP1)と、記憶層48と、内側絶縁膜42と、外側絶縁膜43と、配線WRと、を有する。
図3及び図4に表したように、不揮発性半導体記憶装置110のメモリ部MUは、上記の積層構造体MLと、積層構造体MLをZ軸方向に貫通する半導体ピラーSP(第1半導体ピラーSP1)と、記憶層48と、内側絶縁膜42と、外側絶縁膜43と、配線WRと、を有する。
記憶層48は、電極膜WLのそれぞれと半導体ピラーSPとの間に設けられる。内側絶縁膜42は、記憶層48と半導体ピラーSPとの間に設けられる。外側絶縁膜43は、電極膜WLのそれぞれと記憶層48との間に設けられる。配線WRは、半導体ピラーSPの一端と電気的に接続される。
すなわち、積層構造体MLをZ軸方向に貫通する貫通ホールTHの内部の壁面に、外側絶縁膜43、記憶層48及び内側絶縁膜42がこの順番で形成され、その残余の空間に半導体が埋め込まれ、半導体ピラーSPが形成される。
積層構造体MLの電極膜WLと、半導体ピラーSPと、の交差部に、メモリセルMCが設けられる。すなわち、電極膜WLと半導体ピラーSPとが交差する部分において、記憶層48を有するメモリセルトランジスタが3次元マトリクス状に設けられ、この記憶層48に電荷を蓄積させることにより、各メモリセルトランジスタが、データを記憶するメモリセルMCとして機能する。
内側絶縁膜42は、メモリセルMCのメモリセルトランジスタにおけるトンネル絶縁膜として機能する。一方、外側絶縁膜43は、メモリセルMCのメモリセルトランジスタにおけるブロック絶縁膜として機能する。電極間絶縁膜14は、電極膜WLどうしを絶縁する層間絶縁膜として機能する。
電極膜WLには、任意の導電材料を用いることができ、例えば、不純物が導入されて導電性が付与されたアモルファスシリコンまたはポリシリコンを用いることができ、また、金属及び合金なども用いることができる。電極膜WLには所定の電気信号が印加され、電極膜WLは、不揮発性半導体記憶装置110のワード線として機能する。
電極間絶縁膜14及び内側絶縁膜42及び外側絶縁膜43には、例えばシリコン酸化膜を用いることができる。なお、電極間絶縁膜14、内側絶縁膜42及び外側絶縁膜43は、単層膜でも良く、また積層膜でも良い。
記憶層48には、例えばシリコン窒化膜を用いることができ、半導体ピラーSPと電極膜WLとの間に印加される電界によって、電荷を蓄積または放出し、情報を記憶する部分として機能する。記憶層48は、単層膜でも良く、また積層膜でも良い。
なお、後述するように電極間絶縁膜14、内側絶縁膜42、記憶層48及び外側絶縁膜43には、上記に例示した材料に限らず、任意の材料を用いることができる。
なお、図2及び図3においては、積層構造体MLが電極膜WLを4層有している場合が例示されているが、積層構造体MLにおいて、設けられる電極膜WLの数は任意である。以下では、電極膜WLが4枚である場合として説明する。
本具体例においては、2本の半導体ピラーSPは接続部CPによって接続されている。 すなわち、メモリ部MUは、第2半導体ピラーSP2(半導体ピラーSP)と、第1接続部CP1(接続部CP)と、をさらに有する。
第2半導体ピラーSP2は、例えばY軸方向において第1半導体ピラーSP1(半導体ピラーSP)と隣接し、積層構造体MLをZ軸方向に貫通する。第1接続部CP1は、第1半導体ピラーSP1と第2半導体ピラーSP2とをZ軸方向における同じ側(半導体基板11の側)で電気的に接続する。第1接続部CP1は、Y軸方向に延在して設けられる。第1接続部CP1には、第1及び第2半導体ピラーSP1及びSP2と同じ材料が用いられる。
第2半導体ピラーSP2は、例えばY軸方向において第1半導体ピラーSP1(半導体ピラーSP)と隣接し、積層構造体MLをZ軸方向に貫通する。第1接続部CP1は、第1半導体ピラーSP1と第2半導体ピラーSP2とをZ軸方向における同じ側(半導体基板11の側)で電気的に接続する。第1接続部CP1は、Y軸方向に延在して設けられる。第1接続部CP1には、第1及び第2半導体ピラーSP1及びSP2と同じ材料が用いられる。
すなわち、半導体基板11の主面11aの上に、層間絶縁膜13を介してバックゲートBG(接続部導電層)が設けられる。そして、バックゲートBGの第1及び第2半導体ピラーSP1及びSP2に対向する部分に溝が設けられ、溝の内部に、外側絶縁膜43、記憶層48及び内側絶縁膜42が形成され、その残余の空間に半導体からなる接続部CPが埋め込まれる。なお、溝における外側絶縁膜43、記憶層48、内側絶縁膜42及び接続部CPの形成は、貫通ホールTHにおける外側絶縁膜43、記憶層48、内側絶縁膜42及び半導体ピラーSPの形成と同時に、一括して行われる。このように、バックゲートBGは、接続部CPに対向して設けられる。
これにより、第1及び第2半導体ピラーSP1及びSP2と、接続部CPと、によって、U字形状の半導体ピラーが形成され、これが、U字形状のNANDストリングとなる。
ただし、本発明は、これに限らず、後述するように、それぞれの半導体ピラーSPが独立しており、半導体基板11の側で接続部CPによって接続されなくても良い。以下では、2本の半導体ピラーSPが接続部CPによって接続される場合について説明する。
図2及び図3に表したように、第1半導体ピラーSP1の第1接続部CP1とは反対の端は、ビット線BL(第2配線W2)に接続され、第2半導体ピラーSP1の第1接続部CP1とは反対の端は、ソース線SL(第1配線W1)に接続されている。なお、半導体ピラーSPとビット線BLとはビアV1及びビアV2により接続される。なお、配線WRは、第1配線W1と第2配線W2とを含む。
本具体例では、ビット線BLは、Y軸方向に延在し、ソース線SLは、X軸方向に延在する。
そして、積層構造体MLとビット線BLとの間において、第1半導体ピラーSP1に対向して、ドレイン側選択ゲート電極SGD(第1選択ゲート電極SG1すなわち選択ゲート電極SG)が設けられ、第2半導体ピラーSP2に対向して、ソース側選択ゲート電極SGS(第2選択ゲート電極SG2すなわち選択ゲート電極SG)が設けられる。これにより、任意の半導体ピラーSPの任意のメモリセルMCに所望のデータを書き込み、また読み出すことができる。
選択ゲート電極SGには、任意の導電材料を用いることができ、例えばポリシリコンまたはアモルファスシリコンを用いることができる。本具体例では選択ゲート電極SGは、Y軸方向に分断され、X軸方向に沿って延在する帯状の形状を有している。
なお、図2に表したように、積層構造体MLの最上部(半導体基板11から最も遠い側)には、層間絶縁膜15が設けられている。そして、積層構造体MLの上に層間絶縁膜16が設けられ、その上に選択ゲート電極SGが設けられ、選択ゲート電極SGどうしの間には層間絶縁膜17が設けられている。そして、選択ゲート電極SGに貫通ホールが設けられ、その内側面に選択ゲートトランジスタの選択ゲート絶縁膜SGIが設けられ、その内側に半導体が埋め込まれている。この半導体は、半導体ピラーSPと繋がっている。
すなわち、メモリ部MUは、Z軸方向において積層構造体MLに積層され、配線WR(ソース線SL及びビット線BLの少なくともいずれか)の側で半導体ピラーSPに貫通された選択ゲート電極SGをさらに有している。
すなわち、メモリ部MUは、Z軸方向において積層構造体MLに積層され、配線WR(ソース線SL及びビット線BLの少なくともいずれか)の側で半導体ピラーSPに貫通された選択ゲート電極SGをさらに有している。
そして、層間絶縁膜17の上に層間絶縁膜18が設けられ、その上に、ソース線SLとビア22(ビアV1、V2)が設けられ、ソース線SLの周りには層間絶縁膜19が設けられている。そして、ソース線SLの上に層間絶縁膜23が設けられ、その上にビット線BLが設けられている。ビット線BLは、Y軸に沿った帯状の形状を有している。
なお、層間絶縁膜15、16、17、18、19及び23、並びに、選択ゲート絶縁膜SGIには、例えば酸化シリコンを用いることができる。
なお、層間絶縁膜15、16、17、18、19及び23、並びに、選択ゲート絶縁膜SGIには、例えば酸化シリコンを用いることができる。
なお、ここで、不揮発性半導体記憶装置110において複数設けられる半導体ピラーに関し、半導体ピラーの全体または任意の半導体ピラーを指す場合には、「半導体ピラーSP」と言い、半導体ピラーどうしの関係を説明する際などにおいて、特定の半導体ピラーを指す場合に、「第n半導体ピラーSPn」(nは1以上の任意の整数)と言うことにする。
図5に表したように、電極膜WLにおいては、0以上の整数であるmにおいて、nが(4m+1)及び(4m+4)である半導体ピラーSP(4m+1)及びSP(4m+4)に対応する電極膜が共通に接続され電極膜WLAとなり、nが(4m+2)及び(4m+3)である半導体ピラーSP(4m+2)及び(4m+3)に対応する電極膜が共通に接続され電極膜WLBとなる。すなわち、電極膜WLは、X軸方向に対向して櫛歯状に互いに組み合わされた電極膜WLA及び電極膜WLBの形状を有している。
図4及び図5に表したように、電極膜WLは、絶縁層ILによって分断され、電極膜WLは、第1領域(電極膜WLA)及び第2領域(電極膜WLB)に分かれている。
そして、図2に例示した配線接続部MU2のように、X軸方向における一方の端において、電極膜WLBは、ビアプラグ31によってワード配線32に接続され、例えば半導体基板11に設けられる駆動回路と電気的に接続される。そして、同様に、X軸方向における他方の端において、電極膜WLAは、ビアプラグによってワード配線に接続され、駆動回路と電気的に接続される。すなわち、Z軸方向に積層された各電極膜WL(電極膜WLA及び電極膜WLB)のX軸方向における長さが階段状に変化させられ、X軸方向の一方の端では電極膜WLAによって駆動回路との電気的接続が行われ、X軸方向の他方の端では、電極膜WLBによって駆動回路との電気的接続が行われる。
そして、図3に表したように、メモリ部MUは、第3半導体ピラーSP3(半導体ピラーSP)と、第4半導体ピラーSP4(半導体ピラーSP)と、第2接続部CP2(接続部CP)と、をさらに有することができる。
第3半導体ピラーSP3は、Y軸方向において、第2半導体ピラーSP2の第1半導体ピラーSP1とは反対の側で第2半導体ピラーSP2と隣接し、積層構造体MLをZ軸方向に貫通する。第4半導体ピラーSP4は、Y軸方向において、第3半導体ピラーSP3の第2半導体ピラーSP2とは反対の側で第3半導体ピラーSP3と隣接し、積層構造体MLをZ軸方向に貫通する。
第2接続部CP2は、第3半導体ピラーSP3と第4半導体ピラーSP4とをZ軸方向における同じ側(第1接続部CP1と同じ側)で電気的に接続する。第2接続部CP2は、Y軸方向に延在して設けられ、バックゲートBGに対向している。
記憶層48は、電極膜WLのそれぞれと第3及び第4半導体ピラーSP3及びSP4との間、並びに、バックゲートBGと第2接続部CP2との間、にも設けられる。内側絶縁膜42は、第3及び第4半導体ピラーSP3及びSP4と記憶層48との間、並びに、記憶層48と第2接続部CP2との間、にも設けられる。外側絶縁膜43は、電極膜WLのそれぞれと記憶層48との間、並びに、記憶層48とバックゲートBGとの間、にも設けられる。
そして、ソース線SLは、第3半導体ピラーSP3の第2接続部CP2とは反対の側の第3端部と接続される。そして、ビット線BLは、第4半導体ピラーSP4の第2接続部CP2とは反対の側の第4端部と接続される。
そして、第3半導体ピラーSP3に対向して、ソース側選択ゲート電極SGS(第3選択ゲート電極SG3、すなわち選択ゲート電極SG)が設けられ、第4半導体ピラーSP4に対向して、ドレイン側選択ゲート電極SGD(第4選択ゲート電極SG4、すなわち選択ゲート電極SG)が設けられる。
図1に表したように、このような構成を有する不揮発性半導体記憶装置110においては、制御部CTUは、消去動作を行う際に、配線WRを第1電位V01に設定しつつ、電極膜WLを第1電位V01よりも低い第2電位V02に設定する第1動作を実施する(ステップS110)。
そして、その後、制御部CTUは、配線WRを第3電位V03に設定しつつ、電極膜WLを第3電位V03よりも高い第4電位V04に設定する第2動作を実施する(ステップS120)。
なお、消去動作は、記憶層48への正孔の注入、及び、記憶層48からの電子の引き抜き、の少なくともいずれかを行う動作である。すなわち、メモリセルMCとなるメモリセルトランジスタは、しきい値が低い状態(消去状態)と、前記しきい値が低い状態よりも相対的にしきい値が高い状態(書き込み状態)と、を有する。そして、消去動作は、メモリセルトランジスタのしきい値を、低い側に設定する動作である。
なお、書き込み動作は、記憶層48への電子の注入、及び、記憶層48からの正孔の引き抜き、の少なくともいずれかを行う動作である。すなわち、書き込み動作は、メモリセルトランジスタのしきい値を、高い側に設定する動作である。
第1動作においては、第2電位V02が第1電位V01よりも低いので、配線WRを基準にした時、電極膜WLは負極性の電位を有する。これにより、記憶層48への正孔の注入、及び、記憶層48からの電子の引き抜き、の少なくともいずれかが行われる。
第1動作においては、目標とするしきい値よりも若干低い値になる状態を形成する。すなわち、いわゆる「強い消去」を行う。
第1動作においては、目標とするしきい値よりも若干低い値になる状態を形成する。すなわち、いわゆる「強い消去」を行う。
そして、第2動作においては、第4電位V04が第3電位V03よりも高いので、配線WRを基準にした時、電極膜WLは正極性の電位を有する。すなわち、メモリセルトランジスタのしきい値は、第1動作において設定されたしきい値よりも若干高い値になり、結果として目標となるしきい値に設定されるようにする。この時の動作は、データの書き込み状態になるような動作ではなく、いわゆる「ソフト書き込み」の動作である。
このように、消去動作において、目標とするしきい値よりも低いしきい値に一旦深く消去する「強い消去」(第1動作)の実施と、その後、目標とするしきい値に設定する「ソフト書き込み」(第2動作)の実施と、を組み合わせて実施することにより、チャネル界面付近の浅いエネルギー準位に捕獲された電荷を予め除去し、消去動作時のデータ保持特性を向上させることができる。
以下、制御部CTUの動作の具体例を説明する。
図6は、第1の実施形態に係る不揮発性半導体記憶装置の動作を例示する模式図である。
すなわち、同図(a)及び(b)は、第1動作における電位の状態を例示する、それぞれ模式図及びグラフ図である。同図(c)及び(d)は、第2動作における電位の状態を例示する、それぞれ模式図及びグラフ図である。同図(b)及び(d)において、横軸は時間tを示し、縦軸は電位Vpを示す。
図6は、第1の実施形態に係る不揮発性半導体記憶装置の動作を例示する模式図である。
すなわち、同図(a)及び(b)は、第1動作における電位の状態を例示する、それぞれ模式図及びグラフ図である。同図(c)及び(d)は、第2動作における電位の状態を例示する、それぞれ模式図及びグラフ図である。同図(b)及び(d)において、横軸は時間tを示し、縦軸は電位Vpを示す。
図7は、第1の実施形態に係る不揮発性半導体記憶装置の動作を例示する模式図である。
すなわち、同図(a)、(b)及び(c)は、第1動作及び第2動作における、配線WRの電位(ビット線BLの電位VBL及びソース線SLの電位VSL)、ドレイン側選択ゲート電極SGDの電位VSGD及びソース側選択ゲート電極SGSの電位VSGS、並びに、電極膜WLの電位VWL、をそれぞれ示している。
すなわち、同図(a)、(b)及び(c)は、第1動作及び第2動作における、配線WRの電位(ビット線BLの電位VBL及びソース線SLの電位VSL)、ドレイン側選択ゲート電極SGDの電位VSGD及びソース側選択ゲート電極SGSの電位VSGS、並びに、電極膜WLの電位VWL、をそれぞれ示している。
図8は、第1の実施形態に係る不揮発性半導体記憶装置の動作を例示する模式図である。
すなわち、同図(a)、(b)及び(c)は、それぞれ、第1動作、第2動作、及び、第2動作後、におけるエネルギーバンド図である。
すなわち、同図(a)、(b)及び(c)は、それぞれ、第1動作、第2動作、及び、第2動作後、におけるエネルギーバンド図である。
図6(a)及び(b)に表したように、第1動作E1においては、配線WRには、消去電圧Veraが印加され、ドレイン側選択ゲート電極SGD及びソース側選択ゲート電極SGSには、消去時選択ゲート電圧VeraGが印加され、電極膜WL及びバックゲートBGは、接地電位GND(すなわち基準電位V00)に設定される。
すなわち、第1動作E1においては、制御部CTUは、配線WRを第1電位V01(消去電圧Vera)に設定しつつ、電極膜WLを第1電位V01よりも低い第2電位V02(基準電位V00)に設定する。そして、制御部CTUは、選択ゲート電極SGを、第1電位V01よりも低く第2電位V02よりも高い第5電位V05(消去時選択ゲート電圧VeraG)に設定する。
例えば、図7(a)〜(c)に表したように、第1動作E1の期間TE1において、消去電圧Veraは、時刻t11において基準電位V00から上昇し、第1電位V01に達し、その後低下し、時刻t14において基準電位V00に戻る。そして、消去時選択ゲート電圧VeraGは、時刻t12において基準電位V00から上昇し、第5電位V05に達し、その後低下し、時刻t13において基準電位V00に戻る。一方、電極膜WL及びバックゲートBGの電位は、基準電位V00で、一定である。
第1電位V01は例えば20V(ボルト)であり、第5電位V05は例えば15Vであり、基準電位V00は例えば0Vである。このように、第5電位V05は、第1電位V01よりも低く、その差は例えば5V程度である。なお、消去時選択ゲート電圧VeraGの最大値(すなわち第5電位V05と基準電位V00との差)は、選択ゲート電極SGの選択ゲートトランジスタの耐圧よりも低い値である。
ここで、時刻t12は時刻t11よりも後の時刻であり、時刻t13は時刻t14よりも前の時刻である。すなわち、消去電圧Veraは、どの時刻の場合も消去時選択ゲート電圧VeraGの値以上である。
このような消去時選択ゲート電圧VeraGをドレイン側選択ゲート電極SGD及びソース側選択ゲート電極SGSに印加することで、選択ゲートトランジスタのゲート破壊を起こさず、ドレイン側選択ゲート電極SGD及びソース側選択ゲート電極SGSに対向する部分近傍の半導体ピラーSPにおいて、GIDL(Gate-Induced-Drain-Leakage)を発生させることができる。
そして、消去電圧Veraを配線WRに印加することにより、電極膜WLと半導体ピラーSPとの交差部分に形成されるメモリセルトランジスタMTの記憶層48に正孔が注入される。この時、消去電圧Veraは、メモリセルトランジスタMTのしきい値が、消去状態の目標とするしきい値よりも若干低い値になるような電圧にする。例えば目標とするしきい値が−2Vである時には、メモリセルトランジスタMTのしきい値は、−3V程度に設定される。すなわち、強い消去が実施される。
すなわち、図8(a)に表したように、半導体ピラーSPの側から電極膜WLの方向に向けて、正孔が注入され、正孔cg2aが記憶層48に捕獲される。この時、半導体ピラーSPと内側絶縁膜42との間の界面や、内側絶縁膜42の半導体ピラーSP側の部分の、浅いエネルギー準位のトラップにも、正孔cg2bが捕獲される。
そして、この後、図6(c)及び(d)に表したように、第2動作E2においては、配線WRが、接地電位GND(基準電位V00)に設定され、ドレイン側選択ゲート電極SGD及びソース側選択ゲート電極SGSには、ソフト書き込み時選択ゲートパス電圧VpassGが印加され、電極膜WL及びバックゲートBGには、ソフト書き込み電圧VpgmWが印加される。
すなわち、第2動作E2においては、制御部CTUは、配線WRを第3電位V03(基準電位V00)に設定しつつ、電極膜WLを第3電位V03よりも高い第4電位V04(ソフト書き込み電圧VpgmW)に設定する。そして、制御部CTUは、選択ゲート電極SGを、第3電位V03よりも高く第4電位V04よりも低い第6電位V06(ソフト書き込み時選択ゲートパス電圧VpassG)に設定する。
例えば図7(a)〜(c)に表したように、第2動作E2の期間TE2において、ソフト書き込み時選択ゲートパス電圧VpassGは、時刻t15において基準電位V00から上昇し、第6電位V06に達し、その後低下し、時刻t18において基準電位V00に戻る。そして、ソフト書き込み電圧VpgmWは、時刻t16において基準電位V00から上昇し、第4電位V04に達し、その後低下し、時刻t17において、基準電位V00に戻る。なお、時刻t16は時刻t15よりも後の時刻であり、時刻t17は時刻t18よりも前の時刻である。一方、配線WRの電位は(電位VBL及びVSL)は、基準電位V00で、一定である。
第4電位V04は例えば10V程度であり、第6電位V06は例えば5V程度であり、基準電位V00は例えば0Vである。ここで、ソフト書き込み時選択ゲートパス電圧VpassGの最大値(すなわち第6電位V06と基準電位V00との差)は、ドレイン側選択ゲートトランジスタ及びソース側選択ゲートトランジスタがオン状態になる程度の電圧である。
なお、メモリセルトランジスタMTにデータを書き込む際には、電極膜WLに印加する書き込み電圧は、例えば17V以上である。これに対し、上記の第4電位V04は、10V程度であり、第2動作E2においては、ソフト書き込みが実施される。
ソフト書き込み電圧VpgmWは、通常の書き込みパルスの電圧に比べて低い電圧(例えば、通常の書き込み電圧の60%以下の電圧)であり、例えば、通常のデータの書き込みパルスの電圧が17Vであれば、10V程度以下に設定される。このソフト書き込み電圧VpgmWは、トンネル絶縁膜を大きなFN電流(Fowler-Nordheim放出電流)が流れるような状況は発生させないが、チャネルとトンネル絶縁膜との界面付近にトラップされた浅いエネルギー準位にある電荷(この場合は正孔)を放出させるのには十分な電圧である。
これにより、図8(b)に表したように、半導体ピラーSPと内側絶縁膜42との間の界面や、内側絶縁膜42の界面付近の部分の、浅いエネルギー準位のトラップに捕獲された正孔cg2bが、例えば半導体ピラーSPの方向に向かって引き抜かれる。すなわち、記憶層48に捕獲された正孔cg2aの状態は実質的に変化せず、浅いエネルギー準位のトラップに捕獲された正孔cg2bのみが放出される。
これにより、図8(c)に表したように、半導体ピラーSPと内側絶縁膜42との間の界面や、内側絶縁膜42の半導体ピラーSPの側の部分、すなわちチャネル界面付近、の浅いエネルギー準位のトラップに捕獲された正孔cg2bは消失し、記憶層48に捕獲された正孔cg2aのみが残り、正常な消去状態が形成される。
そして、第2動作E2により、メモリセルトランジスタMTのしきい値は、第1動作E1の後よりも例えば1V程度上昇し、結果として、目標の値(例えば−2V)になる。
このように、本実施形態に係る不揮発性半導体記憶装置110においては、消去動作EPが、強い消去の第1動作E1と、ソフト書き込みの第2動作E2と、の組みあわせを含むことにより、チャネル界面付近の浅いエネルギー準位に捕獲された正孔cg2bを予め除去し、消去時のデータ保持特性を向上させることができる。
図9は、第1の実施形態に係る不揮発性半導体記憶装置の特性を例示するグラフ図である。
すなわち、同図の横軸は、消去動作EPが終了してからの保持時間trであり、縦軸はメモリセルトランジスタMTのしきい値Vthであり、すなわち、同図はデータの保持特性を例示している。なお同図には、本実施形態に係る不揮発性半導体記憶装置110の特性ECと、比較例の不揮発性半導体記憶装置の特性CCと、が例示されている。なお、これらの特性は、85℃の温度の場合の特性である。なお、同図には、書き込み動作PPのしきい値Vthpも示されている。
すなわち、同図の横軸は、消去動作EPが終了してからの保持時間trであり、縦軸はメモリセルトランジスタMTのしきい値Vthであり、すなわち、同図はデータの保持特性を例示している。なお同図には、本実施形態に係る不揮発性半導体記憶装置110の特性ECと、比較例の不揮発性半導体記憶装置の特性CCと、が例示されている。なお、これらの特性は、85℃の温度の場合の特性である。なお、同図には、書き込み動作PPのしきい値Vthpも示されている。
比較例の不揮発性半導体記憶装置においては、消去動作EPは、ソフト書き込みの第2動作E2を有していない。すなわち、消去動作EPとして、目標のしきい値Vthになるように消去電圧Veraが配線WRに印加される。これ以外は、不揮発性半導体記憶装置110と同様の動作が行われる。
図9に表したように、比較例の不揮発性半導体記憶装置の特性CCにおいては、保持時間trの経過と共に、しきい値Vthは急激に上昇し、その後は緩やかに上昇する。この急激な上昇を示す保持時間trは、例えば数秒〜数分の程度である。このように、比較例においては、消去動作EP時の保持特性が低く、しきい値Vthの保持時間trに対する変化が大きい。これは、消去電圧Veraを印加した後、半導体ピラーSPと内側絶縁膜42との間の界面や、内側絶縁膜42の半導体ピラーSP側の部分の、浅いエネルギー準位のトラップに、正孔cg2bが捕獲され、これが比較的短い時間において放出されることが原因であると推測される。
これに対し、図9に表したように、本実施形態に係る不揮発性半導体記憶装置110の特性ECにおいては、しきい値Vthは、保持時間trの経過に対して急激に上昇せず、しきい値Vthは、ほぼ一定である。これは、不揮発性半導体記憶装置110においては、消去動作EPにおいて、強い消去の第1動作E1と、ソフト書き込みの第2動作E2と、が実施されるため、第1動作E1で発生する、浅いエネルギー準位のトラップに捕獲された正孔cg2bが、第2動作E2によって放出されるためである。これにより、不揮発性半導体記憶装置110においては、消去動作EP時の保持特性が向上する。
なお、一括加工型3次元積層メモリの動作においては、例えば円筒形の電荷蓄積層の内側と外側とでの曲率の違いに基づく内側絶縁膜42と外側絶縁膜43との電界の差異を利用することができる。この時、例えば貫通ホールTHの形状や大きさのばらつきによって、この電界のばらつきが大きくなり、これにより保持特性が劣化することがあり得る。このような場合に、本実施形態に係る動作を採用することで、消去動作EP時の保持特性の劣化を抑制することが可能となる。
なお、ソフト書き込みの第2動作E2において、記憶層48に捕獲されている正孔cg2aは、チャネルから遠い位置に捕獲されているので、正孔cg2aがしきい値Vthの変動へ与える影響は小さい。このため、不揮発性半導体記憶装置110においては、ソフト書き込みを行わない比較例(チャネル界面付近にも正孔cg2bが存在する場合)よりも、多くの正孔cg2aが記憶層48に捕獲される場合があるが、この場合において、この捕獲は、深く安定したエネルギー準位への捕獲なので、信頼性に関する問題は実質的に発生しない。
なお、上記においては、消去動作EPにおいて、正孔cg2aを記憶層48に注入し、蓄積する場合として説明したが、記憶層48への正孔cg2aの注入、及び、記憶層48からの電子の引き抜き、の少なくともいずれかを行えば良い。
また、上記の第1動作E1(強い消去)においては、電極膜WL及びバックゲートBGが、接地電位GND(すなわち基準電位V00)に設定され場合として説明したが、バックゲートBGの部分においては消去も書き込みも行わないので、電極膜WLを接地電位GND(基準電位V00)に設定し、バックゲートBGは浮遊状態に設定しても良い。
さらに、上記の第2動作E2(ソフト書き込み)においては、電極膜WL及びバックゲートBGにソフト書き込み電圧VpgmWが印加される場合として説明したが、バックゲートBGの部分において消去や書き込みを行わない場合は、電極膜WLにソフト書き込み電圧VpgmWを印加し、バックゲートBGは浮遊状態または接地電位GND(基準電位V00)に設定しても良い。
また、本具体例においては、U字形状の半導体ピラーSPのそれぞれの端に接続されたソース線SL及びビット線BLの両方が同じ電位に設定されるが、本発明はこれに限らない。すなわち、以下に説明するように、半導体ピラーSPの一方の端に接続された配線WR(ソース線SL及びビット線BLのいずれか)を所定の電位に設定し、他方の端(ソース線SL及びビット線BLの前記いずれかではない方)を浮遊状態に設定しても良い。
図10は、第1の実施形態に係る不揮発性半導体記憶装置の別の動作を例示する模式図である。
すなわち、同図(a)及び(b)は、第1動作E1における電位の別の状態を例示する、それぞれ模式図及びグラフ図である。
図10(a)及び(b)に表したように、別の動作における第1動作E1においては、一方の配線WR(第1配線W1であり、この場合はソース線SL)には、消去電圧Veraが印加され、他方の配線WR(第2配線W2であり、この場合はビット線BL)は、浮遊状態FLTに設定される。
すなわち、同図(a)及び(b)は、第1動作E1における電位の別の状態を例示する、それぞれ模式図及びグラフ図である。
図10(a)及び(b)に表したように、別の動作における第1動作E1においては、一方の配線WR(第1配線W1であり、この場合はソース線SL)には、消去電圧Veraが印加され、他方の配線WR(第2配線W2であり、この場合はビット線BL)は、浮遊状態FLTに設定される。
そして、ソース側選択ゲート電極SGSには、消去時選択ゲート電圧VeraGが印加され、ドレイン側選択ゲート電極SGDは、浮遊状態FLTに設定される。または、ソース側選択ゲート電極SGS及びドレイン側選択ゲート電極SGDの両方に、消去時選択ゲート電圧VeraGを印加しても良い。
そして、電極膜WL及びバックゲートBGは、接地電位GND(基準電位V00)に設定される。
この場合も、図6(b)及び図7(a)〜(c)に関して説明したのと同様に、消去電圧Vera及び消去時選択ゲート電圧VeraGを設定することができ、すなわち、第1電位V01、第2電位V02及び第5電位V05を設定することができる。
このような第1動作E1を実施したときも、図8(a)に例示した強い消去状態を形成することができる。そして、この後、既に説明した第2動作E2(ソフト書き込み)を実施する。これにより、チャネル界面付近の浅いエネルギー準位に捕獲された正孔cg2bを予め除去し、消去時のデータ保持特性を向上させることができる。
(第2の実施の形態)
第2の実施形態に係る不揮発性半導体記憶装置111(図示せず)は、書き込み動作時のデータ保持特性を向上させる。本実施形態に係る不揮発性半導体記憶装置111は、不揮発性半導体記憶装置110に対して、制御部CTUの動作が異なる他は、不揮発性半導体記憶装置110と同様の構成を有する。
第2の実施形態に係る不揮発性半導体記憶装置111(図示せず)は、書き込み動作時のデータ保持特性を向上させる。本実施形態に係る不揮発性半導体記憶装置111は、不揮発性半導体記憶装置110に対して、制御部CTUの動作が異なる他は、不揮発性半導体記憶装置110と同様の構成を有する。
図11は、第2の実施形態に係る不揮発性半導体記憶装置の動作を例示するフローチャート図である。
本実施形態においては、制御部CTUは、メモリセルトランジスタMTのいずれかに書き込みを行う際に、以下の第3動作(ステップS130)及び第4動作(ステップS140)を実施する。この時、書き込み動作は、複数の記憶層48の少なくともいずれか(データの書き込みを行う特定のメモリセルトランジスタMTの記憶層48)への電子の注入、及び、複数の記憶層48の前記少なくともいずれかからの正孔の引き抜き、の少なくともいずれかを行う動作である。
本実施形態においては、制御部CTUは、メモリセルトランジスタMTのいずれかに書き込みを行う際に、以下の第3動作(ステップS130)及び第4動作(ステップS140)を実施する。この時、書き込み動作は、複数の記憶層48の少なくともいずれか(データの書き込みを行う特定のメモリセルトランジスタMTの記憶層48)への電子の注入、及び、複数の記憶層48の前記少なくともいずれかからの正孔の引き抜き、の少なくともいずれかを行う動作である。
図11に表したように、制御部CTUは、書き込み動作を行う際に、配線WRを第7電位V07に設定しつつ、複数の記憶層48の少なくともいずれかに対向する電極膜WLを第7電位V07よりも高い第8電位V08に設定する第3動作を実施する(ステップS130)。ここで、第3動作は、メモリセルトランジスタMTのしきい値を、目標とするしきい値よりも若干高い値にさせる。すなわち、いわゆる「強い書き込み」を行う。
そして、その後、制御部CTUは、配線WRを第9電位V09に設定しつつ、複数の記憶層48の前記少なくともいずれかに対向する電極膜WLを第9電位V09よりも低い第10電位V10に設定する第4動作を実施する(ステップS140)。第4動作においては、第3動作によって目標よりも若干高く設定されたしきい値を、目標のしきい値に変化させる程度の動作であり、いわゆる「ソフト消去」の動作である。
このように、書き込み動作において、目標とするしきい値よりも高いしきい値に一旦高くする「強い書き込み」(第3動作)の実施と、その後、目標とするしきい値に設定する「ソフト消去」(第4動作)の実施と、を組み合わせて実施することにより、チャネル界面付近の浅いエネルギー準位に捕獲された電荷を予め除去し、書き込み動作時のデータ保持特性を向上させることができる。
以下、制御部CTUの動作の具体例を説明する。なお、以下では、一例として、電極膜WL1Dに対応するメモリセルトランジスタMTにデータの書き込みを行い、それ以外の電極膜(例えば電極膜WL0S〜WL3S、電極膜WL0D、及び電極膜WL2D〜WL3Dであり、以下ではこれらを「非選択電極膜」と言う。)に対応するメモリセルトランジスタMTにはデータの書き込みを行わない場合の例を説明するが、データの書き込みを行うメモリセルトランジスタMTの位置や数は任意である。
図12は、第2の実施形態に係る不揮発性半導体記憶装置の動作を例示する模式図である。
すなわち、同図(a)及び(b)は、第3動作における電位の状態を例示する、それぞれ模式図及びグラフ図である。同図(c)及び(d)は、第4動作における電位の状態を例示する、それぞれ模式図及びグラフ図である。
すなわち、同図(a)及び(b)は、第3動作における電位の状態を例示する、それぞれ模式図及びグラフ図である。同図(c)及び(d)は、第4動作における電位の状態を例示する、それぞれ模式図及びグラフ図である。
図13は、第2の実施形態に係る不揮発性半導体記憶装置の動作を例示する模式図である。
すなわち、同図(a)、(b)、(c)及び(d)は、第3動作及び第4動作における、配線WRの電位(ビット線BLの電位VBL及びソース線SLの電位VSL)、ドレイン側選択ゲート電極SGDの電位VSGD及びソース側選択ゲート電極SGSの電位VSGS、書き込みを行う電極膜WL1Dの電位VWLS、並びに、非選択電極膜の電位VWLN、をそれぞれ示している。
すなわち、同図(a)、(b)、(c)及び(d)は、第3動作及び第4動作における、配線WRの電位(ビット線BLの電位VBL及びソース線SLの電位VSL)、ドレイン側選択ゲート電極SGDの電位VSGD及びソース側選択ゲート電極SGSの電位VSGS、書き込みを行う電極膜WL1Dの電位VWLS、並びに、非選択電極膜の電位VWLN、をそれぞれ示している。
図14は、第2の実施形態に係る不揮発性半導体記憶装置の動作を例示する模式図である。
すなわち、同図(a)、(b)及び(c)は、それぞれ、第3動作、第4動作、及び、第4動作後、におけるエネルギーバンド図である。
すなわち、同図(a)、(b)及び(c)は、それぞれ、第3動作、第4動作、及び、第4動作後、におけるエネルギーバンド図である。
図12(a)及び(b)に表したように、第3動作P1においては、配線WRは、接地電位GND(基準電位V00)に設定される。そして、ドレイン側選択ゲート電極SGD及びソース側選択ゲート電極SGSには、書き込み時選択ゲートパス電圧VpassG1が印加される。そして、書き込みを行う電極膜WL1Dには、書き込み電圧Vpgmが印加される。そして、非選択電極膜及びバックゲートBGには、パス電圧Vpassが印加される。
すなわち、第3動作P1においては、制御部CTUは、配線WRを第7電位V07(基準電位V00)に設定しつつ、書き込みを行う電極膜WL1D(複数の記憶層48の少なくともいずれかに対向する電極膜)を第7電位V07よりも高い第8電位V08(書き込み電圧Vpgm)に設定する。そして、制御部CTUは、選択ゲート電極SGを、第7電位V07よりも高く第8電位V08よりも低い第11電位V11(書き込み時選択ゲートパス電圧VpassG1)に設定する。そして制御部CTUは、非選択電極膜(及びバックゲートBG)を、第7電位V07よりも高く第8電位V08よりも低い第13電位V13(パス電圧Vpass)に設定する。
例えば、図13(a)〜(d)に表したように、第3動作P1の期間TP1において、配線WRの電位(ビット線BLの電位VBL及びソース線SLの電位VSL)は、第7電位V07(例えば基準電位V00)である。そして、書き込み時選択ゲートパス電圧VpassG1は、時刻t21において基準電位V00から上昇し、第11電位V11に達し、その後低下し、時刻t24において基準電位V00に戻る。そして、書き込み電圧Vpgmは、時刻t22において基準電位V00から上昇し、第8電位V08に達し、その後低下し、時刻t23において基準電位V00に戻る。そして、パス電圧Vpassは、例えば時刻t21において基準電位V00から上昇し、第13電位V13に達し、その後低下し、時刻t24において基準電位V00に戻る。
第8電位V08は例えば17Vであり、第11電位V11は例えば5〜7Vであり、第13電位V13は例えば7〜9Vであり、基準電位V00は例えば0Vである。
なお、時刻t22は時刻t21よりも後の時刻であり、時刻t23は時刻t24よりも前の時刻である。
なお、時刻t22は時刻t21よりも後の時刻であり、時刻t23は時刻t24よりも前の時刻である。
このような各電圧を印加することによって、書き込みを行う電極膜WL1Dと、半導体ピラーSPと、の交差部分に形成されるメモリセルトランジスタMTの記憶層48に電子が注入される。この時、書き込み電圧Vpgmは、メモリセルトランジスタMTのしきい値が、書き込み状態の目標とするしきい値よりも若干高い値(例えば1V程度高い値)になるような電圧に設定される。
これにより、図14(a)に表したように、半導体ピラーSPの側から電極膜WLの方向に向けて、電子が注入され、電子cg1aが記憶層48に捕獲される。この時、半導体ピラーSPと内側絶縁膜42との間の界面や、内側絶縁膜42の半導体ピラーSP側の部分の、浅いエネルギー準位のトラップにも、電子cg1bが捕獲される。
そして、図12(c)及び(d)に表したように、第4動作P2においては、配線WRにソフト消去電圧Vera1が印加され、ドレイン側選択ゲート電極SGD及びソース側選択ゲート電極SGSには、ソフト消去時選択ゲート電圧VeraG1が印加され、書き込みを行う電極膜WL1Dは、接地電位GND(基準電位V00)に設定され、非選択電極膜及びバックゲートBGは、浮遊状態FLTに設定される。
すなわち、第4動作P2においては、制御部CTUは、配線WRを第9電位V09(ソフト消去電圧Vera1)に設定しつつ、書き込みを行う電極膜WL1Dを第9電位V09よりも低い第10電位V10(この場合は基準電位V00)に設定する。そして、制御部CTUは、選択ゲート電極SGを、第9電位V09よりも低く第10電位V10よりも高い第12電位V12(ソフト消去時選択ゲート電圧VeraG1)に設定する。そして、制御部CTUは、非選択電極膜(及びバックゲートBG)を、浮遊状態FLTに設定する。
例えば、図13(a)〜(d)に表したように、第4動作P2の期間TP2において、ソフト消去電圧Vera1は、時刻t25において基準電位V00から上昇し、第9電位V09に達し、その後低下し、時刻t28において基準電位V00に戻る。そして、ソフト消去時選択ゲート電圧VeraG1は、時刻t26において基準電位V00から上昇し、第12電位V12に達し、その後低下し、時刻t27において、基準電位V00に戻る。なお、時刻t26は時刻t25よりも後の時刻であり、時刻t27は時刻t28よりも前の時刻である。
第9電位V09は例えば10V〜12Vであり、第12電位V12は例えば5V〜7Vであり、基準電位V00は例えば0Vである。すなわち、ソフト消去時選択ゲート電圧VeraG1の最大値(すなわち第12電位V12と基準電位V00との差)は、ドレイン側選択ゲートトランジスタ及びソース側選択ゲートトランジスタがオン状態になる程度の電圧である。
ソフト消去電圧Vera1は、通常の消去パルスの電圧に比べて非常に低い電圧(通常の消去パルスの電圧の60%以下の電圧)であり、例えば通常の消去パルスの電圧が20Vであれば、12V以下に設定するのが好ましい。このソフト消去電圧Vera1は、トンネル絶縁膜を大きなFN電流が流れるような状況は発生させないが、チャネル/トンネル絶縁膜界面付近にトラップされた浅いエネルギー準位にある電荷(電子)を放出させるのには十分な電圧である。
これにより、図14(b)に表したように、半導体ピラーSPと内側絶縁膜42との間の界面や、内側絶縁膜42の界面付近の部分の、浅いエネルギー準位のトラップに捕獲された電子cg1bが、例えば半導体ピラーSPの方向に向かって引き抜かれる。すなわち、記憶層48に捕獲された電子cg1aの状態は実質的に変化せず、浅いエネルギー準位のトラップに捕獲された電子cg1bのみが放出される。
これにより、図14(c)に表したように、半導体ピラーSPと内側絶縁膜42との間の界面や、内側絶縁膜42の半導体ピラーSPの側の部分、すなわちチャネル界面付近、の浅いエネルギー準位のトラップに捕獲された電子cg1bは消失し、記憶層48に捕獲された電子cg1aのみが残り、正常な書き込み状態が形成される。
そして、第4動作P2により、メモリセルトランジスタMTのしきい値は、第3動作P1の後よりも低下し、結果として、目標のしきい値になる。
このように、本実施形態に係る不揮発性半導体記憶装置111においては、書き込み動作PPが、強い書き込みの第3動作P1と、ソフト消去の第4動作P2と、の組み合わせを含むことにより、チャネル界面付近の浅いエネルギー準位に捕獲された電子cg1bを予め除去し、消去時のデータ保持特性を向上させることができる。
書き込み動作PPにおけるデータ保持特性が、消去動作EPのデータ保持特性に対して著しく劣化が大きく、且つ、その劣化が短時間のみで発生しその後収束するような特性が得られるような場合において、通常、書き込み動作PPは、電極膜WLごとの書き込みを行うため、ソフト消去は、電極膜WL単位で行うことができる。
具体的には、第4動作P2においては、非選択電極膜は、浮遊状態FLTに設定する。これにより、半導体ピラーSPの電位の上昇に連れ、カップリング効果によって、浮遊状態FLTの電極膜WLの電位も上昇するめ、半導体ピラーSPと浮遊状態FLTの電極膜WLとの間には電位差が実質的に発生せず、浮遊状態FLTの電極膜WLに対応するメモリセルトランジスタMTのデータの誤消去が抑制できる。
図15は、第2の実施形態に係る不揮発性半導体記憶装置の特性を例示するグラフ図である。
すなわち、同図の横軸は、書き込み動作PPが終了してからの保持時間trであり、縦軸はメモリセルトランジスタMTのしきい値Vthであり、すなわち、同図はデータの保持特性を例示している。なお同図には、本実施形態に係る不揮発性半導体記憶装置111の特性ECと、比較例の不揮発性半導体記憶装置の特性CCと、が例示されている。なお、これらの特性は、85℃の温度の場合の特性である。なお、同図には、消去動作EPのしきい値Vtheも示されている。
すなわち、同図の横軸は、書き込み動作PPが終了してからの保持時間trであり、縦軸はメモリセルトランジスタMTのしきい値Vthであり、すなわち、同図はデータの保持特性を例示している。なお同図には、本実施形態に係る不揮発性半導体記憶装置111の特性ECと、比較例の不揮発性半導体記憶装置の特性CCと、が例示されている。なお、これらの特性は、85℃の温度の場合の特性である。なお、同図には、消去動作EPのしきい値Vtheも示されている。
比較例の不揮発性半導体記憶装置においては、書き込み動作PPが、ソフト消去の第4動作P2を有していない。すなわち、書き込み動作PPとして、目標のしきい値Vthになるように書き込み電圧Vpgmが電極膜WL1Dに印加される。これ以外は、不揮発性半導体記憶装置111と同様の動作が行われる。
図15に表したように、比較例の不揮発性半導体記憶装置の特性CCにおいては、保持時間trの経過と共に、しきい値Vthは急激に低下し、その後は緩やかに低下する。このように、比較例においては、書き込み動作PP時の保持特性が低く、しきい値Vthの保持時間trに対する変化が大きい。これは、書き込み電圧Vpgmを印加した後、半導体ピラーSPと内側絶縁膜42との間の界面や、内側絶縁膜42の半導体ピラーSP側の部分の、浅いエネルギー準位のトラップに、電子cg1bが捕獲され、これが比較的短い時間において放出されることが原因であると推測される。
これに対し、図15に表したように、本実施形態に係る不揮発性半導体記憶装置111の特性ECにおいては、しきい値Vthは、保持時間trの経過に対して急激に低下せず、しきい値Vthは、ほぼ一定である。これは、不揮発性半導体記憶装置111においては、書き込み動作PPにおいて、強い書き込みの第3動作P1と、ソフト消去の第4動作P2と、が実施されるため、第3動作P1で発生する、浅いエネルギー準位のトラップに捕獲された電子cg1bが、第4動作P2によって放出されためである。これにより、不揮発性半導体記憶装置111においては、書き込み動作PP時の保持特性が向上する。
なお、既に説明したように、例えば円筒形の電荷蓄積層の内側と外側とでの曲率の違いに基づく内側絶縁膜42と外側絶縁膜43との電界の差異のばらつきによって、データ保持特性が劣化することに対して、本実施形態に係る動作を採用することで、書き込み動作PP時の保持特性の劣化を抑制することが可能となる。
なお、ソフト消去の第4動作P2において、記憶層48に捕獲されている電子cg1aは、チャネルから遠い位置に捕獲されているので、電子cg1aがしきい値Vthの変動へ与える影響は小さい。このため、不揮発性半導体記憶装置111においては、ソフト消去を行わない比較例(チャネル界面付近にも電子cg1bが存在する場合)よりも、多くの電子cg1aが記憶層48に捕獲される場合があるが、この場合において、この捕獲は、深く安定したエネルギー準位への捕獲なので、信頼性に関する問題は実質的に発生しない。
なお、上記においては、書き込み動作PPにおいて、電子cg1aを記憶層48に注入し、蓄積する場合として説明したが、記憶層48への電子cg1aの注入、及び、記憶層48からの正孔の引き抜き、の少なくともいずれかを行えば良い。
以下、U字形のNANDストリングが多数設けられた場合の第3動作P3及び第4動作P4の例について説明する。
図16は、第2の実施形態に係る不揮発性半導体記憶装置の動作を例示する模式図である。
すなわち、同図(a)及び(b)は、それぞれ第3動作P3及び第4動作P4における各電位の関係を例示している。これらの図において、実線、破線及び一点鎖線は、各要素間の電気的な接続関係を示すと共に、それらの線の種類(破線及び一点鎖線におけるスペースの長さ等を含む)と太さとは、電位(印加される電圧)の種類を示している。また、これらの図においては、図を見やすくするために、線の一部が省略されており、相互に接続される要素間の線のうちの一部は描かれていない。
図16は、第2の実施形態に係る不揮発性半導体記憶装置の動作を例示する模式図である。
すなわち、同図(a)及び(b)は、それぞれ第3動作P3及び第4動作P4における各電位の関係を例示している。これらの図において、実線、破線及び一点鎖線は、各要素間の電気的な接続関係を示すと共に、それらの線の種類(破線及び一点鎖線におけるスペースの長さ等を含む)と太さとは、電位(印加される電圧)の種類を示している。また、これらの図においては、図を見やすくするために、線の一部が省略されており、相互に接続される要素間の線のうちの一部は描かれていない。
図16(a)に表したように、本具体例では、一例として、4つのU字形のNANDストリングのうちの図中の右端のNANDストリングの右側の第8半導体ピラーSP8の一番上のメモリセルMC83に、データを書き込む場合が示されている。
図16(a)に表したように、第3動作P3(強い書き込み)においては、選択された第8半導体ピラーSP8に対向するドレイン側選択ゲート電極SGD8と、第7半導体ピラーSP7に対向するソース側選択ゲート電極SGS7と、に、オン状態である書き込み時選択ゲートパス電圧VpassG1が印加される。そして、非選択の半導体ピラーSP1〜SP6の選択ゲート電極(ドレイン側選択ゲート電極SGD1、SGD4、SGD5、並びに、ソース側選択ゲート電極SGS2、SGS3、SGS6)は、オフ状態の電位(例えば基準電位V00)に設定される。そして、選択ビットである電極膜WL3Aには、書き込み電圧Vpgmが印加される。そして、非選択ビットである電極膜(例えば電極膜WL0A〜WL2A、WL0B〜WL3B)には、パス電圧Vpassが印加される。そして、選択セルであるメモリセルMC83に対応するビット線BL1、並びに、ソース線(例えばソース線SL1及びSL2)は、接地電位GND(基準電位V00)とされ、それ以外のビット線(例えばビット線BL2)には、書き込み時選択ゲートパス電圧VpassG1が印加される。
そして、図16(b)に表したように、第4動作P4(ソフト消去)においては、選択セルであるメモリセルMC83に対応するビット線BL1、並びに、ソース線(例えばソース線SL1及びSL2)には、ソフト消去電圧Vera1が印加され、それ以外のビット線(例えばビット線BL2)は、接地電位GND(基準電位V00)に設定される。選択された第8半導体ピラーSP8に対向するドレイン側選択ゲート電極SGD8と、第7半導体ピラーSP7に対向するソース側選択ゲート電極SGS7と、に、ソフト消去時選択ゲート電圧VeraG1が印加される。そして、非選択の半導体ピラーSP1〜SP6の選択ゲート電極(ドレイン側選択ゲート電極SGD1、SGD4、SGS5、並びに、ソース側選択ゲート電極SGS2、SGS3、SGS6)には、ソフト消去電圧Vera1が印加される。そして、選択ビットである電極膜WL3Aは、接地電位GND(基準電位V00)に設定される。そして、非選択ビットである電極膜(例えば電極膜WL0A〜WL2A、WL0B〜WL3B)は、浮遊状態FLTに設定される。
このような電圧の印加及び電位の設定は、制御部CTUによって行われ、これにより、上記の動作と上記の効果が得られる。
このような電圧の印加及び電位の設定は、制御部CTUによって行われ、これにより、上記の動作と上記の効果が得られる。
本具体例は、ソフト消去が、選択されたメモリセルMCに対して実施される例であるが、本発明はこれに限らない。例えば、浅いエネルギー準位に捕獲された電荷だけを放出させるような弱い電圧条件を用いた全面消去(ブロック消去)を、ソフト消去として実施しても良い。この場合、書き込みを行っていないメモリセルMC、または、既に書き込み及びソフト消去(第3動作P3及び第4動作P4)によってしきい値が確定したメモリセルMCは、浅いエネルギー準位に捕獲された電荷を有していないので、しきい値変動が発生しない。
また、例えば、ブロック内に含まれる所望のメモリセルMCの全てに対して所望のしきい値よりも高いレベルの書き込みを行った後(第3動作P3を実施した後)、そのブロックに含まれるメモリセルMCの全てに対して一度にソフト消去を実施して(第4動作P4)を実施して、そのブロックに含まれるメモリセルMCにおける浅い準位のトラップを放出されても良い。
図17は、第2の実施形態に係る不揮発性半導体記憶装置の別の動作を例示する模式図である。
すなわち、同図(a)及び(b)は、第4動作P2における電位の別の状態を例示する、それぞれ模式図及びグラフ図である。
図17(a)及び(b)に表したように、別の動作における第4動作P2においては、一方の配線WR(第1配線W1であり、この場合はソース線SL)には、消去電圧Veraが印加され、他方の配線WR(第2配線W2であり、この場合はビット線BL)は、浮遊状態FLTに設定される。
すなわち、同図(a)及び(b)は、第4動作P2における電位の別の状態を例示する、それぞれ模式図及びグラフ図である。
図17(a)及び(b)に表したように、別の動作における第4動作P2においては、一方の配線WR(第1配線W1であり、この場合はソース線SL)には、消去電圧Veraが印加され、他方の配線WR(第2配線W2であり、この場合はビット線BL)は、浮遊状態FLTに設定される。
そして、ソース側選択ゲート電極SGSには、ソフト消去時選択ゲート電圧VeraG1が印加され、ドレイン側選択ゲート電極SGDは、浮遊状態FLTに設定される。または、ソース側選択ゲート電極SGS及びドレイン側選択ゲート電極SGDの両方に、ソフト消去時選択ゲート電圧VeraG1を印加しても良い。
そして、書き込みを行う電極膜WL1Dは、接地電位GND(基準電位V00)に設定され、非選択電極膜及びバックゲートBGは、浮遊状態FLTに設定される。
この場合も、図12(d)及び図13(a)〜(d)に関して説明したのと同様に、ソフト消去電圧Vera1及びソフト消去時選択ゲート電圧VeraG1を設定することができ、すなわち、第9電位V09、第10電位V10及び第12電位V12を設定することができる。これにより、ソフト消去を実施することができる。
そして、図12(a)及び(b)に例示した第3動作P1(強い書き込み)を実施した後に、図17(a)及び(b)に例示した第4動作P2を実施することで、チャネル界面付近の浅いエネルギー準位に捕獲された電子cg1bを予め除去し、書き込み時のデータ保持特性を向上させることができる。
なお、本実施形態に係る不揮発性半導体記憶装置111において、制御部CTUは、図1に関して説明した動作と、図11に関して説明した動作と、の両方を実施することができる。すなわち、消去動作EPにおいては、第1動作E1(強い消去)及び第2動作E2(ソフト書き込み)の組みあわせを実施し、書き込み動作PPにおいては、第3動作P1(強い書き込み)及び第4動作P2(ソフト消去)の組みあわせを実施しても良い。
上記において強い消去及び強い書き込みは、目標とするしきい値よりも、それぞれ低く及び高く設定することを指しているが、例えば実質的に目標のしきい値に設定されても良く、各電位の関係が、それぞれ、図6(b)及び図7(a)〜(c)、並びに、図12(b)及び図13(a)〜(c)、に例示された関係であれば良い。また、上記において、ソフト書き込み及びソフト消去は、蓄積されるべきデータの状態に実質的に変化がおきないことを指しているが、各電位の関係が、それぞれ、図6(d)及び図7(a)〜(c)、並びに、図12(d)及び図13(a)〜(d)、に例示された関係であれば良い。
(第3の実施の形態)
図18及び図19は、第3の実施形態に係る不揮発性半導体記憶装置の構成を例示する、それぞれ模式的断面図及び模式的斜視図である。
なお、図19においては、図を見易くするために、導電部分のみを示し、絶縁部分は図示を省略している。
図18及び図19は、第3の実施形態に係る不揮発性半導体記憶装置の構成を例示する、それぞれ模式的断面図及び模式的斜視図である。
なお、図19においては、図を見易くするために、導電部分のみを示し、絶縁部分は図示を省略している。
図18及び図19に表したように、本実施形態に係る不揮発性半導体記憶装置120も、メモリ部MUと制御部CTUとを備える。
そして、メモリ部MUにおいては、半導体ピラーSPはU字形状に接続されておらず、それぞれの半導体ピラーSPが独立している。すなわち、不揮発性半導体記憶装置120においては、直線状のNANDストリングが設けられる。そして、積層構造体MLの上に上部選択ゲート電極USG(例えばドレイン側選択ゲート電極SGDとなる)が設けられ、積層構造体MLの下に下部選択ゲート電極LSG(例えばソース側選択ゲート電極SGSとなる)が設けられている。
そして、メモリ部MUにおいては、半導体ピラーSPはU字形状に接続されておらず、それぞれの半導体ピラーSPが独立している。すなわち、不揮発性半導体記憶装置120においては、直線状のNANDストリングが設けられる。そして、積層構造体MLの上に上部選択ゲート電極USG(例えばドレイン側選択ゲート電極SGDとなる)が設けられ、積層構造体MLの下に下部選択ゲート電極LSG(例えばソース側選択ゲート電極SGSとなる)が設けられている。
上部選択ゲート電極USGと半導体ピラーSPとの間には、例えば酸化シリコンからなる上部選択ゲート絶縁膜USGIが設けられ、下部選択ゲート電極LSGと半導体ピラーSPとの間には、例えば酸化シリコンからなる下部選択ゲート絶縁膜LSGIが設けられる。
そして、下部選択ゲート電極LSGの下側に、ソース線SL(配線WRであり、例えば第1配線W1)が設けられている。ソース線SLの下に層間絶縁膜13aが設けられ、ソース線SLと下部選択ゲート電極LSGとの間に層間絶縁膜13bが設けられている。
下部選択ゲート電極LSGの下方において半導体ピラーSPはソース線SLに接続され、上部選択ゲート電極USGの上方において半導体ピラーSPはビット線BL(配線WRであり、例えば第2配線W2)に接続されている。そして、上部選択ゲート電極USGと下部選択ゲート電極LSGとの間の積層構造体MLにおいてメモリセルMCが形成され、半導体ピラーSPが、直線状の1つのNANDストリングとして機能する。
上部選択ゲート電極USG及び下部選択ゲート電極LSGは、それぞれ層間絶縁膜17及び層間絶縁膜13cによってY軸方向に分断されており、X軸方向に沿って延在する帯状の形状を有している。
一方、半導体ピラーSPの上部に接続されるビット線BL、及び、半導体ピラーSPの下部に接続されるソース線SLは、Y軸方向に延在する帯状の形状を有している。
そして、この場合は、電極膜WLは、X−Y平面に平行な板状の導電膜である。
そして、この場合は、電極膜WLは、X−Y平面に平行な板状の導電膜である。
このような構造の不揮発性半導体記憶装置120においても、制御部CTUは、図1に関して説明した動作と、図11に関して説明した動作と、の少なくともいずれかを実施することができる。すなわち、消去動作EPにおいては、第1動作E1(強い消去)及び第2動作E2(ソフト書き込み)の組みあわせを実施する。また、書き込み動作PPにおいては、第3動作P1(強い書き込み)及び第4動作P2(ソフト消去)の組みあわせを実施する。
このように、直線状の半導体ピラーSPを有する不揮発性半導体記憶装置120においても、チャネル界面付近の浅いエネルギー準位に捕獲された電荷(正孔cg2b、電子cg1b)を予め除去し、消去動作及び書き込み動作の少なくともいずれかにおいて、データ保持特性を向上させることができる。
なお、本発明の実施形態に係る不揮発性半導体記憶装置において、電極間絶縁膜14、内側絶縁膜42及び外側絶縁膜43には、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸窒化アルミニウム、ハフニア、ハフニウム・アルミネート、窒化ハフニア、窒化ハフニウム・アルミネート、ハフニウム・シリケート、窒化ハフニウム・シリケート、酸化ランタン及びランタン・アルミネートよりなる群から選択されたいずれかの単層膜、または、前記群から選択された複数からなる積層膜を用いることができる。
また、記憶層48には、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸窒化アルミニウム、ハフニア、ハフニウム・アルミネート、窒化ハフニア、窒化ハフニウム・アルミネート、ハフニウム・シリケート、窒化ハフニウム・シリケート、酸化ランタン及びランタン・アルミネートよりなる群から選択されたいずれかの単層膜、または、前記群から選択された複数からなる積層膜を用いることができる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性半導体記憶装置を構成する半導体基板、電極膜、絶縁膜、絶縁層、積層構造体、記憶層、電荷蓄積層、半導体ピラー、ワード線、ビット線、ソース線、配線、メモリセルトランジスタ、選択ゲートトランジスタ等、各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性半導体記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性半導体記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
11…半導体基板、 11a…主面、 13、13a、13b、13c、15、16、17、18、19、23…層間絶縁膜、 14…電極間絶縁膜、 22…ビア、 31…ビアプラグ、 32…ワード配線、 42…内側絶縁膜、 43…外側絶縁膜、 48…記憶層、 110、111、120…不揮発性半導体記憶装置、 BG…バックゲート、 BL、BL1、BL2…ビット線、 CC…特性、 CP…接続部、 CP1、CP2…第1及び第2接続部、 CTU…制御部、 CU…回路部、 E1、E2…第1動作、第2動作、 EC…特性、 EP…消去動作、 FLT…浮遊状態、 GND…接地電位、 IL…絶縁層、 LSG…下部選択ゲート電極、 LSGI…下部選択ゲート絶縁膜、 MC、MC83…メモリセル、 ML…積層構造体、 MR…メモリアレイ領域、 MT…メモリセルトランジスタ、 MU…メモリ部、 MU1…マトリクスメモリセル部、 MU2…配線接続部、 P1、P2…第3動作、第4動作、 PP…書き込み動作、 PR…周辺領域、 PR1…周辺領域回路、 SG…選択ゲート電極、 SG1〜SG4…第1〜第4選択ゲート電極、 SGD、SGD1、SGD4、SGD5、SGD8…ドレイン側選択ゲート電極、 SGI…選択ゲート絶縁膜、 SGS、SGS2、SGS3、SGS6、SGS7…ソース側選択ゲート電極、 SL、SL1、SL2…ソース線、 SP…半導体ピラー、 SP1〜SP8…第1〜第8半導体ピラー、 TE1、TE2、TP1、TP2…期間、 TH…貫通ホール、 USG…上部選択ゲート電極、 USGI…上部選択ゲート絶縁膜、 V00…基準電位、 V01〜V13…第1〜第13電位、 V1、V2…ビア、 VBL、VSGD、VSGS、VSL、VWL、VWLN、VWLS…電位、 Vera…消去電圧、 Vera1…ソフト消去電圧、 VeraG…消去時選択ゲート電圧、 VeraG1…ソフト消去時選択ゲート電圧、 Vp…電位、 Vpass…パス電圧、 VpassG…ソフト書き込み時選択ゲートパス電圧、 VpassG1…書き込み時選択ゲートパス電圧、 Vpgm…書き込み電圧、 VpgmW…ソフト書き込み電圧、 W1、W2…第1、第2配線、 WL、WL0D〜WL3D、WL0S〜WL3S、WL0A〜WL3A、WL0B〜WL3B、WLA、WLB…電極膜、 WR…配線、 cg1a、cg1b…電子、 cg2a、cg2b…正孔、 t…時間、 t11〜t18、t21〜t28…時刻、 tr…保持時間
Claims (5)
- メモリ部と、制御部と、を備え、
前記メモリ部は、
第1方向に交互に積層された複数の電極膜と複数の電極間絶縁膜とを有する積層構造体と、
前記積層構造体を前記第1方向に貫通する半導体ピラーと、
前記電極膜のそれぞれと前記半導体ピラーとの間に設けられた記憶層と、
前記記憶層と前記半導体ピラーとの間に設けられた内側絶縁膜と、
前記電極膜のそれぞれと前記記憶層との間に設けられた外側絶縁膜と、
前記半導体ピラーの一端と電気的に接続された配線と、
を有し、
前記制御部は、前記記憶層への正孔の注入、及び、前記記憶層からの電子の引き抜き、の少なくともいずれかを行う動作の際に、
前記配線を第1電位に設定しつつ、前記電極膜を前記第1電位よりも低い第2電位に設定する第1動作の実施の後に、
前記配線を第3電位に設定しつつ、前記電極膜を前記第3電位よりも高い第4電位に設定する第2動作を実施することを特徴とする不揮発性半導体記憶装置。 - 前記メモリ部は、前記第1方向において前記積層構造体に積層され、前記一端の側で前記半導体ピラーに貫通された選択ゲート電極をさらに有し、
前記制御部は、
前記第1動作の期間において、前記選択ゲート電極を、前記第1電位よりも低く前記第2電位よりも高い第5電位に設定し、
前記第2動作の期間において、前記選択ゲート電極を、前記第3電位よりも高く前記第4電位よりも低い第6電位に設定することを特徴とする請求項1記載の不揮発性半導体記憶装置。 - メモリ部と、制御部と、を備え、
前記メモリ部は、
第1方向に交互に積層された複数の電極膜と複数の電極間絶縁膜とを有する積層構造体と、
前記積層構造体を前記第1方向に貫通する半導体ピラーと、
前記電極膜のそれぞれと前記半導体ピラーとの間に設けられた複数の記憶層と、
前記記憶層と前記半導体ピラーとの間に設けられた内側絶縁膜と、
前記電極膜のそれぞれと前記記憶層との間に設けられた外側絶縁膜と、
前記半導体ピラーの一端に電気的に接続された配線と、
を有し、
前記制御部は、前記複数の記憶層のうちの少なくともいずれかの前記記憶層への電子の注入、及び、前記少なくともいずれかの前記記憶層からの正孔の引き抜き、の少なくともいずれかを行う動作の際に、
前記配線を第7電位に設定しつつ、前記少なくともいずれかの前記記憶層に対向する前記電極膜を前記第7電位よりも高い第8電位に設定する第3動作の実施の後に、
前記配線を第9電位に設定しつつ、前記少なくともいずれかの前記記憶層に対向する前記電極膜を前記第9電位よりも低い第10電位に設定する第4動作を実施することを特徴とする不揮発性半導体記憶装置。 - 前記メモリ部は、前記第1方向において前記積層構造体に積層され、前記半導体ピラーの前記一端に貫通された選択ゲート電極をさらに有し、
前記制御部は、
前記第3動作の期間において、前記選択ゲート電極を、前記第7電位よりも高く前記第8電位よりも低い第11電位に設定し、
前記第4動作の期間において、前記選択ゲート電極を、前記第9電位よりも低く前記第10電位よりも高い第12電位に設定することを特徴とする請求項3記載の不揮発性半導体記憶装置。 - 前記制御部は、
前記第3動作の期間において、前記少なくともいずれかの前記記憶層を除く前記複数の記憶層に対向する前記電極膜を、前記第7電位よりも高く前記第8電位よりも低い第13電位に設定し、
前記第4動作の期間において、前記少なくともいずれかの前記記憶層を除く前記複数の記憶層に対向する前記電極膜を、浮遊状態にすることを特徴とする請求項3または4に記載の不揮発性半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009159536A JP2011014817A (ja) | 2009-07-06 | 2009-07-06 | 不揮発性半導体記憶装置 |
KR1020100022714A KR20110004256A (ko) | 2009-07-06 | 2010-03-15 | 불휘발성 반도체 기억장치 |
US12/728,694 US8374033B2 (en) | 2009-07-06 | 2010-03-22 | Nonvolatile semiconductor memory device |
US13/737,480 US8654586B2 (en) | 2009-07-06 | 2013-01-09 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009159536A JP2011014817A (ja) | 2009-07-06 | 2009-07-06 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011014817A true JP2011014817A (ja) | 2011-01-20 |
Family
ID=43412576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009159536A Pending JP2011014817A (ja) | 2009-07-06 | 2009-07-06 | 不揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8374033B2 (ja) |
JP (1) | JP2011014817A (ja) |
KR (1) | KR20110004256A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096341A (ja) * | 2009-11-02 | 2011-05-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013020682A (ja) * | 2011-07-14 | 2013-01-31 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013089272A (ja) * | 2011-10-19 | 2013-05-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8848440B2 (en) | 2012-07-26 | 2014-09-30 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
KR20150129360A (ko) * | 2014-05-12 | 2015-11-20 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
JP2016076280A (ja) * | 2014-10-02 | 2016-05-12 | ウィンボンド エレクトロニクス コーポレーション | 高信頼性不揮発性半導体メモリ |
JP2016170731A (ja) * | 2015-03-13 | 2016-09-23 | 株式会社東芝 | メモリシステム |
JP2017068880A (ja) * | 2015-09-28 | 2017-04-06 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体メモリ |
JP2017139036A (ja) * | 2016-02-01 | 2017-08-10 | 東芝メモリ株式会社 | メモリデバイス |
US10777571B2 (en) | 2018-01-31 | 2020-09-15 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor device having a peripheral connection plug in a through region below a gate stack structure |
Families Citing this family (158)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011014817A (ja) * | 2009-07-06 | 2011-01-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5380190B2 (ja) * | 2009-07-21 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
KR20120121177A (ko) * | 2011-04-26 | 2012-11-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 그 제조방법 |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US9171625B2 (en) * | 2012-06-15 | 2015-10-27 | Micron Technology, Inc. | Apparatuses and methods to modify pillar potential |
US8797804B2 (en) | 2012-07-30 | 2014-08-05 | Micron Technology, Inc. | Vertical memory with body connection |
JP2014075169A (ja) * | 2012-10-05 | 2014-04-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR20140068627A (ko) * | 2012-11-28 | 2014-06-09 | 삼성전자주식회사 | 가변저항막을 갖는 저항 메모리 소자 및 그 제조방법 |
US8988941B2 (en) * | 2012-12-18 | 2015-03-24 | SanDisk Tehcnologies Inc. | Select transistor tuning |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9142298B2 (en) * | 2013-02-11 | 2015-09-22 | Sandisk Technologies Inc. | Efficient smart verify method for programming 3D non-volatile memory |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
KR102083506B1 (ko) | 2013-05-10 | 2020-03-02 | 삼성전자주식회사 | 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치 |
KR102154784B1 (ko) * | 2013-10-10 | 2020-09-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
KR20150050878A (ko) * | 2013-11-01 | 2015-05-11 | 에스케이하이닉스 주식회사 | 메모리 스트링 및 이를 포함하는 반도체 장치 |
KR102128469B1 (ko) | 2013-11-08 | 2020-06-30 | 삼성전자주식회사 | 반도체 장치 |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
KR102161781B1 (ko) | 2014-02-03 | 2020-10-05 | 삼성전자주식회사 | 수직형 메모리 장치 |
JP2015149413A (ja) | 2014-02-06 | 2015-08-20 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP2015176622A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US9343159B2 (en) * | 2014-08-21 | 2016-05-17 | Sandisk Technologies Inc. | Avoiding unintentional program or erase of a select gate transistor |
US9431419B2 (en) * | 2014-09-12 | 2016-08-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing same |
US9312019B1 (en) * | 2014-09-29 | 2016-04-12 | Kabushiki Kaisha Toshiba | Memory device and method for operating the same |
KR102310511B1 (ko) * | 2014-12-19 | 2021-10-08 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
WO2017053329A1 (en) | 2015-09-21 | 2017-03-30 | Monolithic 3D Inc | 3d semiconductor device and structure |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US9911488B2 (en) * | 2015-10-22 | 2018-03-06 | Sandisk Technologies Llc | Three dimensional non-volatile memory with shorting source line/bit line pairs |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US9798481B1 (en) * | 2016-06-15 | 2017-10-24 | Winbond Electronics Corp. | Memory system includes a memory controller coupled to a non-volatile memory array configured to provide special write operation to write data in the non-volatile memory array before a board mount operation is applied and provde a regular write operation after a board mount operation is applied |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
JP7002899B2 (ja) * | 2017-09-22 | 2022-01-20 | キオクシア株式会社 | 記憶装置 |
KR102467452B1 (ko) * | 2017-10-13 | 2022-11-17 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07320487A (ja) * | 1994-05-20 | 1995-12-08 | Sony Corp | 半導体不揮発性記憶装置 |
JP2007042165A (ja) * | 2005-08-01 | 2007-02-15 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2008262626A (ja) * | 2007-04-11 | 2008-10-30 | Renesas Technology Corp | 不揮発性半導体メモリ |
JP2009105375A (ja) * | 2007-10-24 | 2009-05-14 | Samsung Electronics Co Ltd | 不揮発性メモリ素子の動作方法 |
JP2009146954A (ja) * | 2007-12-11 | 2009-07-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US7157314B2 (en) * | 1998-11-16 | 2007-01-02 | Sandisk Corporation | Vertically stacked field programmable nonvolatile memory and method of fabrication |
JP5016832B2 (ja) | 2006-03-27 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP2008034456A (ja) * | 2006-07-26 | 2008-02-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR101401558B1 (ko) | 2007-08-20 | 2014-06-09 | 삼성전자주식회사 | 플래시 메모리 장치, 그것의 프로그램 및 소거 방법들,그리고 그것을 포함하는 메모리 시스템 및 컴퓨터 시스템 |
JP2010010596A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2010080685A (ja) * | 2008-09-26 | 2010-04-08 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
US8063394B2 (en) * | 2008-10-08 | 2011-11-22 | Qimonda Ag | Integrated circuit |
JP5364336B2 (ja) * | 2008-11-04 | 2013-12-11 | 株式会社東芝 | 半導体記憶装置 |
JP5300419B2 (ja) * | 2008-11-05 | 2013-09-25 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP2011014817A (ja) * | 2009-07-06 | 2011-01-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP4975794B2 (ja) * | 2009-09-16 | 2012-07-11 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5394270B2 (ja) * | 2010-01-25 | 2014-01-22 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
US8237213B2 (en) * | 2010-07-15 | 2012-08-07 | Micron Technology, Inc. | Memory arrays having substantially vertical, adjacent semiconductor structures and the formation thereof |
-
2009
- 2009-07-06 JP JP2009159536A patent/JP2011014817A/ja active Pending
-
2010
- 2010-03-15 KR KR1020100022714A patent/KR20110004256A/ko not_active Application Discontinuation
- 2010-03-22 US US12/728,694 patent/US8374033B2/en active Active
-
2013
- 2013-01-09 US US13/737,480 patent/US8654586B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07320487A (ja) * | 1994-05-20 | 1995-12-08 | Sony Corp | 半導体不揮発性記憶装置 |
JP2007042165A (ja) * | 2005-08-01 | 2007-02-15 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2008262626A (ja) * | 2007-04-11 | 2008-10-30 | Renesas Technology Corp | 不揮発性半導体メモリ |
JP2009105375A (ja) * | 2007-10-24 | 2009-05-14 | Samsung Electronics Co Ltd | 不揮発性メモリ素子の動作方法 |
JP2009146954A (ja) * | 2007-12-11 | 2009-07-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096341A (ja) * | 2009-11-02 | 2011-05-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9947411B2 (en) | 2011-07-14 | 2018-04-17 | Toshiba Memory Corporation | Memory system including a memory chip configured to receive an erase suspend command and a program suspend command from a controller chip |
JP2013020682A (ja) * | 2011-07-14 | 2013-01-31 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9076536B2 (en) | 2011-07-14 | 2015-07-07 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system |
US9330772B2 (en) | 2011-07-14 | 2016-05-03 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system |
US11749352B2 (en) | 2011-07-14 | 2023-09-05 | Kioxia Corporation | Non-volatile semiconductor memory device and memory system |
US11011235B2 (en) | 2011-07-14 | 2021-05-18 | Toshiba Memory Corporation | Non-volatile semiconductor memory device in which erase and write operations are sequentially performed to control voltage thresholds of memory cells |
US9583200B2 (en) | 2011-07-14 | 2017-02-28 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system in which write operation is resumed after being suspended for an interrupt operation |
US10546643B2 (en) | 2011-07-14 | 2020-01-28 | Toshiba Memory Corporation | Non-volatile semiconductor memory device in which memory cell threshold voltages are controlled in performing write operations |
US10176877B2 (en) | 2011-07-14 | 2019-01-08 | Toshiba Memory Corporation | Non-volatile semiconductor memory device and memory system |
JP2013089272A (ja) * | 2011-10-19 | 2013-05-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8848440B2 (en) | 2012-07-26 | 2014-09-30 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
KR20150129360A (ko) * | 2014-05-12 | 2015-11-20 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR102135181B1 (ko) | 2014-05-12 | 2020-07-17 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
US9715935B2 (en) | 2014-10-02 | 2017-07-25 | Winbond Electronics Corp. | Non-volatile semiconductor memory with high reliability and data erasing method thereof |
JP2016076280A (ja) * | 2014-10-02 | 2016-05-12 | ウィンボンド エレクトロニクス コーポレーション | 高信頼性不揮発性半導体メモリ |
JP2016170731A (ja) * | 2015-03-13 | 2016-09-23 | 株式会社東芝 | メモリシステム |
US9870828B2 (en) | 2015-09-28 | 2018-01-16 | Winbond Electronics Corp. | Non-volatile semiconductor memory and erasing method thereof |
JP2017068880A (ja) * | 2015-09-28 | 2017-04-06 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体メモリ |
JP2017139036A (ja) * | 2016-02-01 | 2017-08-10 | 東芝メモリ株式会社 | メモリデバイス |
US10777571B2 (en) | 2018-01-31 | 2020-09-15 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor device having a peripheral connection plug in a through region below a gate stack structure |
Also Published As
Publication number | Publication date |
---|---|
US8654586B2 (en) | 2014-02-18 |
KR20110004256A (ko) | 2011-01-13 |
US8374033B2 (en) | 2013-02-12 |
US20110002172A1 (en) | 2011-01-06 |
US20130121081A1 (en) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011014817A (ja) | 不揮発性半導体記憶装置 | |
JP4975794B2 (ja) | 不揮発性半導体記憶装置 | |
KR101141798B1 (ko) | 불휘발성 반도체 기억 장치 | |
TWI613676B (zh) | 半導體記憶裝置及其製造方法 | |
KR101267130B1 (ko) | 반도체 기억 장치의 동작 방법 | |
US8817538B2 (en) | Nonvolatile semiconductor memory device and method for erasing data thereof | |
KR101261129B1 (ko) | 불휘발성 반도체 기억 장치 및 그 구동 방법 | |
JP5378255B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の駆動方法 | |
US9362302B1 (en) | Source line formation in 3D vertical channel and memory | |
US8179720B2 (en) | NAND flash memory | |
US8917555B2 (en) | Semiconductor device and operating method thereof | |
JP2012009512A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2014187286A (ja) | 不揮発性半導体記憶装置 | |
JP2012160222A (ja) | 不揮発性半導体記憶装置 | |
US9748337B2 (en) | Semiconductor memory device | |
US9935115B2 (en) | Nonvolatile semiconductor storage device and method of manufacturing nonvolatile semiconductor storage device | |
JP5524140B2 (ja) | 不揮発性半導体記憶装置 | |
JP2014165372A (ja) | 不揮発性半導体記憶装置 | |
JP2011014182A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130708 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131030 |