JP2001298082A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＳＡＣエッチングが開始するまでの被エッチ
ング膜厚が厚い場合でも、ＳＡＣエッチングのエッチン
グストッパ膜が消失することなく、良好なＳＡＣエッチ
ングを行うことができる半導体装置の製造方法を提供す
る。 【解決手段】 シリコン基板１上に導電性プラグ２、層
間絶縁膜６ａ、ビット線３を形成する。ビット線３はエ
ッチングストッパ膜４，５によって覆う。その後、層間
絶縁膜６ｂ、ストレージノード層間絶縁膜９に対して選
択比の取りやすい２０〜７０ｎｍ程度のエッチングスト
ッパ膜１０を形成し、ストレージノード層間絶縁膜９を
成膜する。レジストパターン７ｂをマスクとして、ま
ず、ストレージノード層間絶縁膜９のエッチングをエッ
チングストッパ膜１０まで行う。マスクを変えることな
くビット線３に対してＳＡＣエッチングを行って導電性
プラグ２へのコンタクトホールを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置の製造
方法に関し、特にＩＣ，ＬＳＩ等の半導体素子の製造方
法におけるＳＡＣ（Ｓｅｌｆ Ａｌｉｇｎｅｄ Ｃｏｎ
ｔａｃｔ）構造のコンタクトホールエッチングに関する
ものである。

【０００２】

【従来の技術】半導体装置の微細化に伴って半導体素子
の微細化や積層化が進み、半導体素子を相互接続するた
めの配線やコンタクトホールの微細化技術の進歩にも著
しいものがある。

【０００３】コンタクトホールの微細加工技術の一つ
に、ＳＡＣ構造を有するものがある。このＳＡＣ構造
は、写真製版工程においてはアライメントの影響を受け
にくいことから配線幅やコンタクトホール径を大きくで
きるメリットが有る。しかし、反面、エッチング工程に
おいてはストッパ膜との選択比を確保しつつ、細いスリ
ット間のエッチングを行うという非常に難易度の高い、
マージンの小さい技術となってしまう。

【０００４】図７（ａ）〜（ｄ）はＤＲＡＭの製造工程
において、円筒形のストレージノードを形成する際の従
来のコンタクトホールの形成方法を示す断面図である。
まず、図７（ａ）に示すように、シリコン基板１上にシ
リコン基板１とコンタクトを取るための導電性プラグ２
を形成する。その後、層間絶縁膜６ａを介して第２配線
であるビット線３を形成する。そして、ビット線３をエ
ッチングストッパ膜４，５によって保護し、さらに、層
間絶縁膜６ｂを形成する。その後、レジストパターン７
ａを形成し、ビット線３に対してＳＡＣエッチングを行
いストレージノードコンタクトホールを形成する。ここ
では導電性プラグ２を形成しているが、導電性プラグ２
を形成せずにビット線３に対するＳＡＣエッチングにお
いてシリコン基板１までのエッチングを行ってストレー
ジノードコンタクトホールを形成してもよい。

【０００５】次に、図７（ｂ）に示すように、ドープト
ポリシリコン８を堆積させる。次に、図７（ｃ）に示す
ように、エッチバックを行いストレージノードコンタク
トホール内にドープトポリシリコン８を埋め込む。次
に、図７（ｄ）に示すように、ストレージノード層間絶
縁膜９としてＳｉ₃Ｎ₄膜９ａ，酸化膜９ｂを形成し、円
筒形のストレージノードを形成するためにレジストパタ
ーン７ｂをマスクとして酸化膜９ｂをエッチングし、続
いてＳｉ₃Ｎ₄膜９ａをエッチングして、ストレージノー
ド形成のためのホールを形成する。

【０００６】図８に示す製造工程では、ストレージノー
ドおよびストレージノードコンタクトホールを形成する
ためにはマスクが２枚必要であり、工程数が多く、繁雑
であった。そこで、マスクの枚数や工程数を削減するた
めに種々の製造方法の改良がなされている。

【０００７】図８は円筒形のストレージノードを形成す
る際の別の従来のコンタクトホールの形成方法を示す断
面図である。図において、１はシリコン基板、２はシリ
コン基板１上に形成された導電性プラグ、３は第２配線
であるビット線、４，５はビット線３を覆っているエッ
チングストッパ膜、６は層間絶縁膜、９はストレージノ
ード層間絶縁膜である。

【０００８】図７と同様に、シリコン基板１上に形成さ
れた導電性プラグ２へのコンタクトホールを形成するの
であるが、図８の場合、新しいマスクを使用せずにビッ
ト線３によるＳＡＣエッチングを行う。つまり、一枚の
マスクによる一工程で、ストレージノード層間絶縁膜９
と層間絶縁膜６との厚い絶縁膜を順にエッチングして深
いコンタクトホールを形成する。この場合も、導電性プ
ラグ２を形成せずにシリコン基板１までエッチングを行
っても良い。

【０００９】

【発明が解決しようとする課題】従来のストレージノー
ド形成の際の、ＳＡＣエッチングを使用したストレージ
ノードコンタクトホールの形成方法は以上のようであ
り、図８に示すように、一枚のマスクで形成する場合、
導電性プラグ２までの被エッチング膜であるストレージ
ノード層間絶縁膜９と層間絶縁膜６との膜厚は非常に厚
いものとなる。

【００１０】特に、ビット線３までのストレージノード
層間絶縁膜９の膜厚は通常、１．０〜２．０μｍであ
り、この膜厚を一度でエッチングするためには、ウエハ
面内におけるエッチング速度のバラツキを考慮するとお
よそ３０％程度のオーバーエッチングが設定されるのが
一般的である。その結果、最大で０．６〜１．２μｍも
の過剰なオーバーエッチングが施される箇所が生じるこ
とになる。

【００１１】このため、２０〜７０ｎｍ程度の膜厚であ
るエッチングストッパ膜４，５は消失し、ビット線３と
ストレージノードとが短絡してしまうという問題点があ
った。

【００１２】ここで、ビット線３の消失を防止するため
には、エッチングストッパ膜４，５の被エッチング膜に
対する選択比を大きくするということが考えられる。し
かし、現段階では、エッチングと同時にフロロカーボン
からなるエッチング保護膜をエッチングストッパ膜４，
５へ付着させることによってエッチングストッパ膜４，
５の耐エッチング性を高めているのが実情である。

【００１３】従って、さらにエッチング選択比を大きく
するということは、エッチングストッパ膜４，５へ、フ
ロロカーボンをより多量に付着させることになる。その
結果、被エッチング膜にもエッチング保護膜として多量
のフロロカーボンが付着することになり、耐エッチング
性が高くなり、エッチングが進まなくなるという問題点
があった。

【００１４】この発明は上記のような問題点を解消する
ためになされたもので、ＳＡＣエッチングにおいて、エ
ッチングストッパ膜までの被エッチング膜の膜厚が厚い
場合でもエッチングストッパ膜が消失することなく、良
好なＳＡＣエッチングを行うことができ、一枚のマスク
で深いコンタクトホールを良好に形成することのできる
半導体装置の製造方法を提供することを目的としてい
る。

【００１５】

【課題を解決するための手段】この発明の請求項１に係
る半導体装置の製造方法は、層間絶縁膜として第１の層
間絶縁膜を形成する工程と、上記第１の層間絶縁膜上に
エッチングストッパ膜を形成する工程と、上記エッチン
グストッパ膜上に上記エッチングストッパ膜に対して所
望のエッチング選択比を有する第２の層間絶縁膜を形成
する工程と、上記第２の層間絶縁膜上にレジストパター
ンを形成する工程と、上記レジストパターンをマスクと
して上記第２の層間絶縁膜を、上記エッチングストッパ
膜までエッチングする工程と、上記露出したエッチング
ストッパ膜を除去する工程と、引き続いて上記レジスト
パターンをマスクとしたまま、自己整合エッチングを行
って開口部を形成する工程と、を備えるようにしたもの
である。

【００１６】この発明の請求項２に係る半導体装置の製
造方法は、レジストパターンをマスクとして開口部を形
成する工程が、配線層の下層にありシリコン基板または
シリコン基板上に形成された導電性プラグ上に達するま
でエッチングする工程であるようにしたものである。

【００１７】この発明の請求項３に係る半導体装置の製
造方法は、エッチングストッパ膜が、第１の層間絶縁膜
上にある上層配線層上の全面に形成されているようにし
たものである。

【００１８】この発明の請求項４に係る半導体装置の製
造方法は、レジストパターンによる開口部のパターニン
グは、配線層間の自己整合エッチングにより形成される
開口部の径に比べて大きく形成されているものである。

【００１９】この発明の請求項５に係る半導体装置の製
造方法は、配線層がビット線であり、第２の層間絶縁膜
がストレージノード絶縁膜である場合、開口部に円筒形
のストレージノードを形成するようにしたものである。

【００２０】

【発明の実施の形態】実施の形態１．図１（ａ）〜
（ｃ），図２（ａ），（ｂ）はストレージノード形成の
際の、この発明のコンタクトホールの形成方法を示す断
面図である。図に従って順次説明する。まず、図１
（ａ）に示すように、シリコン基板１上にシリコン基板
１とコンタクトを取るための導電性プラグ２を形成す
る。その後、第１の層間絶縁膜である層間絶縁膜６ａを
介してビット線３を形成する。

【００２１】その後、ビット線３上にエッチングストッ
パ膜４を形成した後、さらに全面にエッチングストッパ
膜５を形成し、エッチバックを行ってサイドウォール形
状のエッチングストッパ膜５を形成する。これにより、
ビット線３の全面は絶縁膜としてのエッチングストッパ
膜４，５によって覆われる。この時、層間絶縁膜６ａは
シリコン酸化膜であり、エッチングストッパ膜４，５は
シリコン酸化膜と所望のエッチング選択比を取りやすい
膜、例えばＳｉ₃Ｎ₄膜等である。

【００２２】その後、第２の層間絶縁膜である層間絶縁
膜６ｂとしてシリコン酸化膜又は、ボロン又はリンを含
むシリコン酸化膜を２００〜７００ｎｍ程度成膜する。
さらに、２０〜７０ｎｍ程度のエッチングストッパ膜１
０を形成する。このエッチングストッパ膜１０として
は、一般的にＳｉ₃Ｎ₄膜が広く使用されている。

【００２３】その後、第３の層間絶縁膜であるストレー
ジノード層間絶縁膜９を１．０〜２．０μｍ程度成膜し
た後、レジストパターン７ｂを形成する。続いて、レジ
ストパターン７ｂをマスクとして、まず、ストレージノ
ード層間絶縁膜９のエッチングを行う。

【００２４】ここで、ストレージノード層間絶縁膜９の
エッチングはエッチングストッパ膜１０に対して所望の
エッチング選択比のとれる条件で行わなければならな
い。ところが、ＳＡＣエッチング程の高選択比は必要で
なく、ウエハ面内のバラツキを吸収できる程度で良い。
つまり、ＳＡＣエッチングではエッチングストッパ膜と
の選択比は２０以上必要であったが、この発明のストレ
ージノード層間絶縁膜９のエッチングでは１０程度で良
い。

【００２５】さらに、エッチングストッパ膜１０との選
択比を低くしてストレージノード層間絶縁膜９のエッチ
ングを行えることから、エッチング形状を垂直形状に形
成することも容易となり、ストレージノードの容量の確
保も容易に行うことができる。

【００２６】次に、図１（ｂ）に示すように、マスクを
変えることなくレジストパターン７ｂを用いて、エッチ
ングストッパ膜１０のエッチングを行う。さらに、マス
クを変えることなく、同じレジストパターン７ｂを用い
て、ビット線３に対してＳＡＣエッチングを行って導電
性プラグ２へのコンタクトホールを形成し、ストレージ
ノードを形成するための開口部を完成する。本実施の形
態では導電性プラグ２を形成しているが、導電性プラグ
２を形成せずにビット線３に対するＳＡＣエッチングに
おいてシリコン基板１までエッチングを行い、コンタク
トホールを形成してもよい。

【００２７】このとき、ストレージノードエッチング
と、エッチングストッパ膜１０のエッチングおよびＳＡ
Ｃエッチングとは別の装置で行っても良いし、同じ装置
で連続して処理しても良い。

【００２８】次に、図１（ｃ）に示すように、レジスト
パターン７ｂを除去した後、開口部を含む全面にストレ
ージノード用のポリシリコン１６を３０〜１００ｎｍ堆
積する。次に、図２（ａ）に示すように、開口部内にレ
ジスト１７を埋め込んだ後、ポリシリコンのエッチバッ
クを行い円筒形のストレージノードを完成する。最後
に、図２（ｂ）に示すように、レジスト１７を除去した
後、ストレージノード上に誘電体膜１８，セルプレート
１９を順に成膜してキャパシタを完成する。

【００２９】このようにすれば、厚いストレージノード
層間絶縁膜９のエッチングにおいてはビット線３の上に
形成されているエッチングストッパ膜１０によって、エ
ッチング速度のウエハ面内バラツキを吸収することがで
きる。従って、その後に行われるビット線３によるＳＡ
Ｃエッチングにおいて、ビット線３を覆っているエッチ
ングストッパ膜４，５へのオーバーエッチング量を抑制
することができ、ストレージノード１６とビット線３と
の短絡を防止することができる。その結果、一枚のマス
クでストレージノードおよびストレージノードコンタク
トのための開口部であるホールを良好に形成することが
でき、マスク数および工程数を減らすことができる。

【００３０】実施の形態２．上記実施の形態１ではビッ
ト線３を覆うエッチングストッパ膜４，５の内、エッチ
ングストッパ膜５の形状がサイドウォール形状であるも
のについて説明を行ったが、ここではエッチングストッ
パ膜５がサイドウォール形状でない場合について説明を
行う。

【００３１】図３（ａ），（ｂ）は実施の形態２のコン
タクトホールの形成方法を示す断面図である。図に従っ
て順次説明する。まず、図３（ａ）に示すように、上記
実施の形態１と同様にして、シリコン基板１上にシリコ
ン基板１とコンタクトを取るための導電性プラグ２を形
成する。その後、層間絶縁膜６ａを形成し、エッチング
ストッパ膜４をマスクとしてビット線３を形成する。さ
らに全面にエッチングストッパ膜５を形成する。

【００３２】次に、上記実施の形態１とは異なり、エッ
チバックを行わずに、エッチングストッパ膜５の形状は
全面敷きのままとする。

【００３３】次に、上記実施の形態１と同様にして、層
間絶縁膜６ｂ、エッチングストッパ膜１０、ストレージ
ノード層間絶縁膜９を順に成膜し、レジストパターン７
ｂを形成する。続いて、レジストパターン７ｂをマスク
として、まず、ストレージノード層間絶縁膜９のエッチ
ングを行う。このとき、ウエハ面内のエッチングレート
のバラツキをエッチングストッパ膜１０によって吸収す
ることができる。

【００３４】次に、図３（ｂ）に示すように、マスクを
変えることなくレジストパターン７ｂを使用して、エッ
チングストッパ膜１０のエッチングを行う。さらに、マ
スクを変えることなく同じレジストパターン７ｂを用い
て、ビット線３によるＳＡＣエッチングを行って層間絶
縁膜６ｂをエッチングする。その後、全面敷きのままで
あったエッチングストッパ膜５をエッチングし、再度、
ＳＡＣエッチングを行うことにより、導電性プラグ２へ
のコンタクトホールを形成し、ストレージノードを形成
するための開口部を完成する。その後、実施の形態１と
同様にしてストレージノードを形成し、キャパシタを完
成する。

【００３５】このようにすれば、ＳＡＣエッチングで使
用するビット線３を覆うエッチングストッパ膜５の形状
にかかわらず、上記実施の形態１と同様の効果を有する
ことができるので、プロセスや装置の選択の自由度が向
上する。

【００３６】実施の形態３．上記実施の形態１および２
ではストレージノード形成の際にビット線に対してＳＡ
Ｃエッチングを行って導電性プラグへのストレージノー
ドコンタクトホールを形成する例について説明したが、
ここではストレージノードコンタクトホールを形成する
際にビット線とは別の配線であるゲートに対してＳＡＣ
エッチングを行ってシリコン基板へのコンタクトホール
を形成する場合について説明する。

【００３７】図４（ａ），（ｂ）は実施の形態３のコン
タクトホールの形成方法を示す断面図である。図に従っ
て順次説明する。まず、図４（ａ）に示すように、シリ
コン基板１上にゲートである第１配線１１を形成する。
その後、第１配線１１上にエッチングストッパ膜１２を
形成した後、さらに全面にエッチングストッパ膜１３を
形成し、エッチバックを行ってサイドウォール形状のエ
ッチングストッパ膜１３を形成する。これにより、第１
配線１１はエッチングストッパ膜１２，１３によって覆
われる。

【００３８】その後、層間絶縁膜１４としてシリコン酸
化膜又は、ボロン又はリンを含むシリコン酸化膜を２０
０〜５００ｎｍ程度成膜する。さらに、シリコン酸化膜
に対して選択比の取りやすい２０〜７０ｎｍ程度のエッ
チングストッパ膜１５を形成する。エッチングストッパ
膜１５としては、一般的にＳｉ₃Ｎ₄膜が広く使用されて
いる。

【００３９】また、エッチングストッパ膜１５はこの場
合において上層配線となるビット線３を形成する前に成
膜しても良いし、ビット線３にＷ等の膜を使用する場合
には、後工程の熱処理による酸化を防止するためにビッ
ト線３を覆うように形成されるＳｉ₃Ｎ₄膜等の酸化防止
膜を、エッチングストッパ膜１５として使用しても良
い。図４（ａ）ではビット線３を覆うように形成される
Ｓｉ₃Ｎ₄膜等の酸化防止膜をエッチングストッパ膜１５
として使用した例を示している。

【００４０】その後、層間絶縁膜６を０．６〜１．５μ
ｍ程度成膜した後、レジストパターン７ｃを形成する。
続いて、レジストパターン７ｃをマスクとして、まず、
層間絶縁膜６のエッチングを行う。

【００４１】このとき、層間絶縁膜６の下部にはエッチ
ングストッパ膜１５が形成されていることから、層間絶
縁膜６の膜厚が厚い場合でも、ウエハ面内のエッチング
レートのバラツキをエッチングストッパ膜１５によって
吸収することができる。従って、その後、ＳＡＣエッチ
ングを行った際に第１配線１１を覆うエッチングストッ
パ膜１２，１３に過剰なオーバーエッチングがかかるこ
とを防止することができる。

【００４２】次に、図４（ｂ）に示すように、レジスト
パターン７ｃを使用して、エッチングストッパ膜１５の
エッチングを行う。さらに、同じレジストパターン７ｃ
を用いて第１配線１１に対してＳＡＣエッチングを行っ
てシリコン基板１へのコンタクトホールを形成する。

【００４３】このようにすれば、厚い層間絶縁膜６のエ
ッチングにおいては、ビット線３の上に形成されている
エッチングストッパ膜１５によって、エッチング速度の
ウエハ面内バラツキを吸収することができる。従って、
その後に行われるシリコン基板１へのＳＡＣエッチング
において、第１配線１１を覆っているエッチングストッ
パ膜１２、１３へのオーバーエッチング量を抑制するこ
とができ、ストレージノードコンタクトと第１配線１１
との短絡を防止することができる。その結果、一枚のマ
スクでストレージノードコンタクトおよびシリコン基板
１へのコンタクトのためのホールを良好に形成すること
ができ、マスク数および工程数を減らすことができる。

【００４４】実施の形態４．上記実施の形態３では第１
配線１１を覆うエッチングストッパ膜１２、１３の内、
エッチングストッパ膜１３の形状がサイドウォール形状
であるものについて説明を行ったが、ここではエッチン
グストッパ膜１３がサイドウォール形状でない場合につ
いて説明を行う。

【００４５】図５（ａ），（ｂ）は実施の形態３のコン
タクトホールの形成方法を示す断面図である。図に従っ
て順次説明する。まず、図５（ａ）に示すように、上記
実施の形態３と同様にして、シリコン基板１上にエッチ
ングストッパ膜１２をマスクとして、第１配線１１を形
成する。さらに全面にエッチングストッパ膜１３を形成
する。

【００４６】その後、上記実施の形態３とは異なり、エ
ッチバックを行わずにエッチングストッパ膜１３の形状
は全面敷きのままとする。

【００４７】その後、上記実施の形態３と同様にして、
層間絶縁膜１４、ビット線３、エッチングストッパ膜１
５、層間絶縁膜６を順に成膜し、レジストパターン７ｃ
を形成する。続いて、レジストパターン７ｃをマスクと
して、まず、層間絶縁膜６のエッチングを行う。このと
き、ウエハ面内のエッチングレートのバラツキをエッチ
ングストッパ膜１５によって吸収することができる。

【００４８】次に、図５（ｂ）に示すように、レジスト
パターン７ｃを使用して、エッチングストッパ膜１５の
エッチングを行う。さらに、同じレジストパターン７ｃ
を用いて、第１配線１１に対してＳＡＣエッチングを行
って層間絶縁膜１４をエッチングする。その後、全面敷
きのままであったエッチングストッパ膜１３をエッチン
グし、シリコン基板１へのコンタクトホールを完成させ
る。

【００４９】このようにすれば、ＳＡＣエッチングで使
用する第１配線１１を覆うエッチングストッパ膜１３の
形状にかかわらず、上記実施の形態３と同様の効果を有
することができるので、プロセスや装置の選択の自由度
が向上する。

【００５０】実施の形態５．上記実施の形態２ではビッ
ト線に対するＳＡＣエッチングの方法について説明し、
上記実施の形態３では第１配線に対するＳＡＣエッチン
グについて説明を行った。ここでは上記実施の形態２と
３とを同時に行う場合について説明を行う。

【００５１】図６は実施の形態５のコンタクトホールの
形成方法を示す断面図である。まず、上記実施の形態３
と同様にして、シリコン基板１上に第１配線１１上のエ
ッチングストッパ膜１２をマスクとして、第１配線１１
を形成する。さらに全面にエッチングストッパ膜１３を
形成し、エッチバックを行ってサイドウォール形状のエ
ッチングストッパ膜１３を形成する。これにより、第１
配線１１はエッチングストッパ膜１２，１３によって覆
われ保護される。その後、層間絶縁膜１４としてシリコ
ン酸化膜又は、ボロン又はリンを含むシリコン酸化膜を
２００〜５００ｎｍ程度成膜する。

【００５２】その後、上記実施の形態２と同様にして、
ビット線３上のエッチングストッパ膜４をマスクとし
て、この場合において上層配線となるビット線３を形成
する。さらに全面にエッチングストッパ膜５を形成し、
エッチバックを行わずにエッチングストッパ膜５の形状
は全面敷きのままとする。

【００５３】その後、層間絶縁膜６ｂ、エッチングスト
ッパ膜１０、ストレージノード層間絶縁膜９を順に成膜
し、レジストパターン７ｂを形成する。続いて、レジス
トパターン７ｂをマスクとして、まず、ストレージノー
ド層間絶縁膜９のエッチングを行う。このとき、ウエハ
面内のエッチングレートのバラツキをエッチングストッ
パ膜１０によって吸収することができる。

【００５４】続いて、レジストパターン７ｂを使用し
て、エッチングストッパ膜１０のエッチングを行う。さ
らに、同じレジストパターン７ｂを用いて、ビット線３
に対してＳＡＣエッチングを行って層間絶縁膜６ｂをエ
ッチングする。その後、全面敷きのままであったエッチ
ングストッパ膜５をエッチングし、再度、第１配線１１
に対してＳＡＣエッチングを行うことにより、シリコン
基板１へのコンタクトホールを完成させる。

【００５５】これにより、マスクの枚数はさらに減少さ
せることができ、工程数を減らすことができる。また、
厚い層間絶縁膜のエッチングによるエッチングストッパ
膜へのオーバーエッチング量を抑制することができ、ス
トレージノードとビット線、ストレージノードコンタク
トと第１配線との短絡を防止することができる。

【００５６】また、当然のことながら、実施の形態２と
４とを同時に行っても良く、この場合も上記実施の形態
５と同様の効果がある。

【００５７】

【発明の効果】以上のようにこの発明によれば層間絶縁
膜として第１の層間絶縁膜を形成する工程と、上記第１
の層間絶縁膜上にエッチングストッパ膜を形成する工程
と、上記エッチングストッパ膜上に上記エッチングスト
ッパ膜に対して所望のエッチング選択比を有する第２の
層間絶縁膜を形成する工程と、上記第２の層間絶縁膜上
にレジストパターンを形成する工程と、上記レジストパ
ターンをマスクとして上記第２の層間絶縁膜を、上記エ
ッチングストッパ膜までエッチングする工程と、上記露
出したエッチングストッパ膜を除去する工程と、引き続
いて上記レジストパターンをマスクとしたまま、自己整
合エッチングを行って開口部を形成する工程と、を備え
るようにしたので、層間絶縁膜のエッチングにおいては
配線層の上に形成されているエッチングストッパ膜によ
って、エッチング速度のウエハ面内バラツキを吸収する
ことができる。従って、その後に行われるＳＡＣエッチ
ングにおいて、配線層を覆っているエッチングストッパ
膜へのオーバーエッチング量を抑制することができる。
その結果、層間絶縁膜が厚く形成されたとしても一枚の
マスクで長いホールを良好に形成することができ、マス
ク数および工程数を減らすことができる。

【００５８】また、レジストパターンをマスクとして開
口部を形成する工程が、配線層の下層にありシリコン基
板上に形成された導電性プラグ上に達するまでエッチン
グするようにしたので、シリコン基板と良好なコンタク
トを取ることができ、一枚のマスクで良好なストレージ
ノードを形成することができる。

【００５９】また、エッチングストッパ膜が、第１の層
間絶縁膜上にある上層配線層上の全面に形成されている
ようにしたので、厚い層間絶縁膜のエッチングにおいて
は、ビット線上に形成されているエッチングストッパ膜
によって、エッチング速度のウエハ面内バラツキを吸収
することができる。従って、その後に行われるシリコン
基板へのＳＡＣエッチングにおいて、第１配線を覆って
いるエッチングストッパ膜へのオーバーエッチング量を
抑制することができ、ストレージノードコンタクトと第
１配線との短絡を防止することができる。

【００６０】また、レジストパターンによる開口部のパ
ターニングが、配線層間の自己整合エッチングによる開
口部の径に比べて大きく形成するようにしたので、レジ
ストパターンサイズを大きくでき、写真製版工程におけ
るマージンを大きくすることができる。

【００６１】また、配線層がビット線であり、第２の層
間絶縁膜がストレージノード絶縁膜である場合、開口部
に円筒形のストレージノードを形成するようにしたの
で、厚い層間絶縁膜のエッチングにおいてはビット線の
上に形成されているエッチングストッパ膜によって、エ
ッチング速度のウエハ面内バラツキを吸収することがで
きる。従って、その後に行われるビット線によるＳＡＣ
エッチングにおいて、ビット線を覆っているエッチング
ストッパ膜へのオーバーエッチング量を抑制することが
でき、ストレージノードとビット線との短絡を防止する
ことができる。その結果、一枚のマスクでストレージノ
ードおよびストレージノードコンタクトのためのホール
を良好に形成することができ、ＤＲＡＭの製造工程にお
いてマスク数および工程数を減らすことができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１のコンタクトホール
の形成方法を示す断面図である。

【図２】 この発明の実施の形態１のコンタクトホール
の形成方法を示す断面図である。

【図３】 この発明の実施の形態２のコンタクトホール
の形成方法を示す断面図である。

【図４】 この発明の実施の形態３のコンタクトホール
の形成方法を示す断面図である。

【図５】 この発明の実施の形態４のコンタクトホール
の形成方法を示す断面図である。

【図６】 この発明の実施の形態５のコンタクトホール
の形成方法を示す断面図である。

【図７】 従来のコンタクトホールの形成方法を示す断
面図である。

【図８】 従来の別のコンタクトホールの形成方法を示
す断面図である。

【符号の説明】

１ シリコン基板、２ 導電性プラグ、３ ビット線、
４，５，１０，１２，１３，１５ エッチングストッパ
膜、６，１４ 層間絶縁膜、７ｂ，７ｃ レジストパタ
ーン、９ ストレージノード層間絶縁膜、１１ 第１の
配線、１６ ストレージノード用のポリシリコン。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 BB01 CC01 DD02 DD16 DD17 DD19 DD65 DD72 EE09 EE17 GG16 5F004 AA02 DB03 DB07 EA01 EA11 EA23 EB01 5F033 JJ04 KK01 LL04 MM15 NN40 QQ08 QQ09 QQ10 QQ21 QQ25 QQ28 QQ30 QQ31 QQ37 RR04 RR06 RR13 RR14 TT08 VV16 XX33 5F083 AD24 AD31 KA05 MA02 MA06 MA17 PR06 PR10

Claims (5)

【特許請求の範囲】
1. 【請求項１】 シリコン基板上に複数の配線層を形成す
   る工程と、上記配線層上の全面に絶縁膜を形成する工程
   と、上記絶縁膜上に上記絶縁膜に対して所望のエッチン
   グ選択比を有する層間絶縁膜を形成する工程と、上記配
   線層および絶縁膜をマスクとして、上記配線層間の上記
   層間絶縁膜に自己整合エッチングを行う工程とを備えた
   半導体装置の製造方法において、 上記層間絶縁膜として第１の層間絶縁膜を形成する工程
   と、上記第１の層間絶縁膜上にエッチングストッパ膜を
   形成する工程と、上記エッチングストッパ膜上に上記エ
   ッチングストッパ膜に対して所望のエッチング選択比を
   有する第２の層間絶縁膜を形成する工程と、上記第２の
   層間絶縁膜上にレジストパターンを形成する工程と、上
   記レジストパターンをマスクとして上記第２の層間絶縁
   膜を、上記エッチングストッパ膜までエッチングする工
   程と、上記露出したエッチングストッパ膜を除去する工
   程と、引き続いて上記レジストパターンをマスクとした
   まま、上記自己整合エッチングを行って開口部を形成す
   る工程と、を備えるようにしたことを特徴とする半導体
   装置の製造方法。
2. 【請求項２】 レジストパターンをマスクとして開口部
   を形成する工程が、配線層の下層にありシリコン基板ま
   たは上記シリコン基板上に形成された導電性プラグ上に
   達するまでエッチングする工程であることを特徴とする
   請求項１に記載の半導体装置の製造方法。
3. 【請求項３】 エッチングストッパ膜が、第１の層間絶
   縁膜上にある上層配線層上の全面に形成されていること
   を特徴とする請求項１または２に記載の半導体装置の製
   造方法。
4. 【請求項４】 レジストパターンによる開口部のパター
   ニングは、配線層間の自己整合エッチングにより形成さ
   れる開口部の径に比べて大きく形成されていることを特
   徴とする請求項１ないし３のいずれかに記載の半導体装
   置の製造方法。
5. 【請求項５】 配線層がビット線であり、第２の層間絶
   縁膜がストレージノード絶縁膜である場合、開口部に円
   筒形のストレージノードを形成するようにしたことを特
   徴とする請求項１ないし４のいずれかに記載の半導体装
   置の製造方法。