KR100310543B1 - 반도체소자의 형성방법 - Google Patents

반도체소자의 형성방법 Download PDF

Info

Publication number
KR100310543B1
KR100310543B1 KR1019980059565A KR19980059565A KR100310543B1 KR 100310543 B1 KR100310543 B1 KR 100310543B1 KR 1019980059565 A KR1019980059565 A KR 1019980059565A KR 19980059565 A KR19980059565 A KR 19980059565A KR 100310543 B1 KR100310543 B1 KR 100310543B1
Authority
KR
South Korea
Prior art keywords
forming
contact
bit line
active region
storage electrode
Prior art date
Application number
KR1019980059565A
Other languages
English (en)
Other versions
KR20000043215A (ko
Inventor
이정훈
위보령
이원철
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980059565A priority Critical patent/KR100310543B1/ko
Publication of KR20000043215A publication Critical patent/KR20000043215A/ko
Application granted granted Critical
Publication of KR100310543B1 publication Critical patent/KR100310543B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 형성방법에 관한 것으로, I 자 형태의 활성영역을 정의하고 이에 중첩되는 T 자형 콘택마스크를 형성하고, 질화막으로 절연된 게이트전극과 산화막 계열 층간절연막의 식각선택비 차이와 상기 콘택마스크를 이용하여 비트라인 콘택홀과 저장전극 콘택홀을 동시에 형성하고 이들을 매립하는 콘택플러그들을 동시에 형성한 다음, 후속공정으로 최적화된 반도체 메모리 소자를 형성하는 기술이다.

Description

반도체소자의 형성방법
본 발명은 반도체소자의 형성방법에 관한 것으로, 특히 I 형 활성영역을 정의하고 T 형 콘택플러그 마스크를 이용하여 비트라인 콘택플러그와 저장전극 콘택플러그를 동시에 형성할 수 있도록 하여 후속공정으로 반도체소자의 최적화를 가능하도록 하는 기술에 관한 것이다.
종래기술에 따른 반도체 메모리 소자인 디램의 구조는 기술이 변할때마다 점차 발전해왔으며 주로 사용하고 있는 구조는 T, Z 또는 I 의 활성영역을 갖는 형태가 사용되고 있다.
그러나, 이런 형태의 활성영역은 발전된 기술에서 최적화되어 있지 못하여 셀 면적을 최소화하지 못하고 있다.
특히, 0.25 ㎛ 이하의 기술에서 보편화되고 있는 저장전극 콘택을 자기정렬적으로 구현할 경우 저장전극 콘택을 2단계로 콘택 플러그를 형성하면 셀의 크기 및 모양을 최적화하지 못하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, I 자형 활성영역을 형성하고 T 자형 콘택플러그용 마스크를 이용하여 한단계로 콘택플러그를 형성함으로써 소자의 최적화를 가능하게 하는 반도체소자의 형성방법을 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 콘택마스크를 도시한 평면도.
도 2a 내지 도 2c 는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도로서, 상기 도 1 의 ⓒ-ⓒ 절단면을 따라 형성한 것을 도시함.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 반도체기판 13 : 소자분리막
15 : 게이트산화막 17 : 게이트전극용 도전체
19 : 제1질화막 21 : 제2질화막
23 : 제3질화막 25 : 층간절연막
27 : 비트라인 콘택플러그 29 : 저장전극 콘택플러그
40 : 저장전극 콘택홀 50 : 비트라인 콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법은,
I 자형 활성영역 전부와 중첩되는 T 자형 콘택마스크를 이용한 반도체소자의 형성방법에 있어서,
반도체기판에 I 자형으로 활성영역을 정의하는 소자분리막을 형성하는 공정과,
전체표면상부에 게이트산화막, 게이트전극용 도전체 및 제1질화막의 적층구조를 형성하는 공정과,
상기 적층구조를 패터닝하여 상기 활성영역과 교차하는 워드라인, 즉 게이트전극을 형성하는 공정과,
상기 게이트전극 측벽에 제2질화막으로 스페이서를 형성하는 공정과,
상기 반도체기판의 활성영역 표면에 제3질화막을 형성하는 공정과,
전체표면상부에 산화막 계열의 층간절연막을 형성하는 공정과,
상기 층간절연막을 평탄화식각하여 상기 제1질화막을 노출시키는 공정과,
상기 T 자형 콘택마스크를 이용하여 상기 활성영역의 층간절연막을 제거함으로써 상기 반도체기판의 예정된 부분을 노출시키는 비트라인 콘택홀과 저장전극 콘택홀을 형성하는 공정과,
상기 콘택홀 들을 매립하는 비트라인 콘택플러그와 저장전극 콘택플러그를 형성하는 공정과,
후속공정으로 상기 콘택플러그에 접속되는 비트라인과 저장전극을 형성하는 공정을 포함하는 것과,
상기 평탄화식각공정은 상기 제1질화막을 식각장벽으로 하여 실시하는 것과,
상기 콘택마스크를 이용한 층간절연막 식각공정은 제1,2,3 질화막과의 식각선택비 차이를 이용하여 실시하는 것과,
상기 비트라인 및 저장전극 콘택플러그는 비트라인 콘택홀과 저장전극 콘택홀을 매립하는 도전체를 증착하고 상기 제1질화막을 식각장벽으로 하는 화학기계연마공정이나 에치백공정으로 형성하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1 은 본 발명의 실시예에 따른 콘택마스크를 도시한 평면도이다.
상기 도 1 은, I 자 형태로 활성영역(200)을 정의하는 비활성영역(100)이 구비되고, 상기 활성영역(200)에 직교하는 게이트전극 라인, 즉 워드라인(300)이 활성영역(200)과 비활성영역(100)에 걸쳐 구비되는 레이아웃을 갖는 디램소자에, 상기 활성영역(200) 모두를 포함하는 T 자 형태의 콘택마스크(400)가 구비된 형태를 도시한다.
도 2a 내지 도 2c 는 상기 도 1 의 ⓒ-ⓒ 절단면을 따른 반도체소자의 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11)에 상기 활성영역(200)을 정의하는 소자분리막(13)을 비활성영역(100)에 형성한다.
그리고, 상기 전체표면상부에 게이트산화막(15), 게이트전극용 도전체(17) 및 제1질화막(19)을 적층구조로 형성한다.
그리고, 상기 적층구조를 게이트전극 마스크(도시안됨)를 이용한 식각공정으로 패터닝하여 적층구조의 게이트전극을 형성한다. (도 2a)
그 다음, 상기 적층구조의 게이트전극 측벽에 제2질화막(21)으로 스페이서를 형성한다.
이때, 상기 스페이서는 전체표면상부에 제2질화막(21)을 일정두께 형성하고 이를 증착된 두께만큼 이방성식각하여 형성한다.
그 다음에, 상기 반도체기판(11)의 활성영역(200) 표면에 제3질화막(23)을 형성한다.
여기서, 상기 제2질화막(21)과 제3질화막(23)은 후속 콘택식각공정시 활성영역의 손상을 감소시키고 주변회로부의 콘택공정에 대한 활성영역 중첩마진을 확보할 수 있도록 하는 역할을 한다.
그 다음에, 상기 게이트전극을 도포하도록 전체표면상부에 층간절연막(25)을 형성한다. 이때, 상기 층간절연막(25)은 산화막 계열의 절연물질로 형성된다.
그리고, 상기 게이트전극의 최상층인 제1질화막(19)을 식각장벽으로 하여 상기 층간절연막(25)을 화학기계연마함으로써 상기 게이트전극의 높이로 평탄화시킨다. (도 2b)
그 다음에, 본 발명에 따른 콘택마스크(400)을 이용하여 상기 활성영역(200)에 형성되는 층간절연막(29)을 식각함으로써 저장전극 콘택홀(40)과 비트라인 콘택홀(50)을 형성한다.
이때, 상기 층간절연막(29)의 식각공정은 상기 제1,2,3 질화막(19,21,23)과의 식각선택비 차이를 이용하여 실시한다.
그 다음에, 상기 콘택홀(40,50)을 매립하는 비트라인 콘택플러그(27)와 저장전극 콘택플러그(29)를 형성한다.
이때, 상기 콘택플러그(27,29)는 전체표면상부에 콘택플러그용 도전체를 증착하고 상기 제1질화막(19)을 식각장벽으로 하거나 화학기계연마하거나 에치백하여 형성한다. (도 2c)
후속공정으로 상기 비트라인 콘택플러그(27)에 접속되는 비트라인을 형성하고, 그 측벽에 절연막 스페이서를 형성한 다음, 상기 캐패시터 콘택플러그(29)에 접속되는 캐패시터를 형성하고 그 상부를 평탄화시키고 후속 금속배선 공정을 실시함으로써 최적화된 반도체소자를 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 형성방법은, I 자 형태의 활성영역을 정의하고 이에 중첩되는 T 자형 콘택마스크를 형성하고, 이를 이용하여 최적화된 반도체소자를 형성함으로써 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (4)

  1. T 자형 콘택마스크를 이용한 반도체소자의 형성방법에 있어서,
    반도체기판에 I 자형으로 활성영역을 정의하는 소자분리막을 형성하는 공정과,
    전체표면상부에 게이트산화막, 게이트전극용 도전체 및 제1질화막의 적층구조를 형성하는 공정과,
    상기 적층구조를 패터닝하여 상기 활성영역과 교차하는 워드라인, 즉 게이트전극을 형성하는 공정과,
    상기 게이트전극 측벽에 제2질화막으로 스페이서를 형성하는 공정과,
    상기 반도체기판의 활성영역 표면에 제3질화막을 형성하는 공정과,
    전체표면상부에 산화막 계열의 층간절연막을 형성하는 공정과,
    상기 층간절연막을 평탄화식각하여 상기 제1질화막을 노출시키는 공정과,
    상기 T 자형 콘택마스크를 이용하여 상기 활성영역의 층간절연막을 제거함으로써 상기 반도체기판의 예정된 부분을 노출시키는 비트라인 콘택홀과 저장전극 콘택홀을 형성하는 공정과,
    상기 콘택홀 들을 매립하는 비트라인 콘택플러그와 저장전극 콘택플러그를 형성하는 공정과,
    후속공정으로 상기 콘택플러그에 접속되는 비트라인과 저장전극을 형성하는 공정을 포함하는 콘택마스크를 이용한 반도체소자의 형성방법.
  2. 제 1 항에 있어서, 상기 평탄화식각공정은 상기 제1질화막을 식각장벽으로 하여 실시하는 것을 특징으로하는 콘택마스크를 이용한 반도체소자의 형성방법.
  3. 제 1 항에 있어서, 상기 콘택마스크를 이용한 층간절연막 식각공정은 제1,2,3 질화막과의 식각선택비 차이를 이용하여 실시하는 것을 특징으로하는 콘택마스크를 이용한 반도체소자의 형성방법.
  4. 제 1 항에 있어서, 상기 비트라인 및 저장전극 콘택플러그는 비트라인 콘택홀과 저장전극 콘택홀을 매립하는 도전체를 증착하고 상기 제1질화막을 식각장벽으로 하는 화학기계연마공정이나 에치백공정으로 형성하는 것을 특징으로하는 콘택마스크를 이용한 반도체소자의 형성방법.
KR1019980059565A 1998-12-28 1998-12-28 반도체소자의 형성방법 KR100310543B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980059565A KR100310543B1 (ko) 1998-12-28 1998-12-28 반도체소자의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980059565A KR100310543B1 (ko) 1998-12-28 1998-12-28 반도체소자의 형성방법

Publications (2)

Publication Number Publication Date
KR20000043215A KR20000043215A (ko) 2000-07-15
KR100310543B1 true KR100310543B1 (ko) 2002-01-17

Family

ID=19566470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980059565A KR100310543B1 (ko) 1998-12-28 1998-12-28 반도체소자의 형성방법

Country Status (1)

Country Link
KR (1) KR100310543B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783637B1 (ko) * 2002-03-13 2007-12-10 주식회사 하이닉스반도체 반도체장치의 제조 방법

Also Published As

Publication number Publication date
KR20000043215A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100618819B1 (ko) 오버레이 마진이 개선된 반도체 소자 및 그 제조방법
KR100349986B1 (ko) 메모리셀의비트라인용비아홀제조방법
KR20000003872A (ko) 반도체 장치의 콘택 홀을 형성하는 방법
KR20000042460A (ko) 반도체소자의 비트라인 콘택 형성방법
KR100310543B1 (ko) 반도체소자의 형성방법
KR100537204B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100333541B1 (ko) 반도체소자의제조방법
KR100431708B1 (ko) 반도체장치제조방법
KR100513364B1 (ko) 반도체소자의 캐패시터 형성방법
KR100844939B1 (ko) 미세 선폭의 게이트 라인을 구비한 반도체 소자의 제조방법
KR100414730B1 (ko) 반도체소자의 캐패시터 형성방법
KR19990061007A (ko) 반도체소자의 제조방법
KR100267773B1 (ko) 반도체 소자 제조방법
KR100248806B1 (ko) 반도체 메모리장치 및 그 제조방법
KR100641085B1 (ko) 반도체 소자의 콘택 형성 방법
KR19980068806A (ko) 메모리 소자의 자기 정렬 콘택 형성방법
KR960011662B1 (ko) 스택캐패시터 제조방법
KR100844936B1 (ko) 반도체소자 및 그 제조 방법
KR960013644B1 (ko) 캐패시터 제조방법
KR100277883B1 (ko) 반도체 소자의 제조 방법
KR19990003042A (ko) 반도체 소자의 캐패시터 형성방법
KR0140476B1 (ko) 반도체 소자의 저장전극 제조방법
KR100218731B1 (ko) 반도체 소자의 제조방법
KR20030003306A (ko) 반도체 장치의 랜딩 플러그 제조 방법
KR20020032182A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee