KR100218731B1 - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 소자의 제조 방법에 관한 것으로, 특히 비등방식 식각을 이용하여 게이트전극 측벽에 절연막 스페이서를 형성한 다음, 상기 절연막 스페이서 사이에 노출된 반도체 기판의 활성영역과 접속되는 콘택플러그를 형성하여 추후 콘택형성시 콘택플러그를 사용하여 콘택구조를 개선하는 방법이며, 종래의 콘택형성시 반도체기판의 표면까지 콘택식각을 해야함에 따른 노출된 반도체기판의 식각으로 인한 식각 데미지를 줄일 수 있고, 식각 깊이가 깊은 단점을 해소함과 아울러, 반도체 기판 표면에서의 콘택크기가 종래의 다이렉트 콘택보다 크므로 콘택저항을 줄일 수 있다.

Description

반도체 소자의 제조방법

제1도는 종래의 기술에 따라 게이트 전극과 제2절연막을 증착한 후 콘택패드를 형성한 구조의 단면도.

제2a도 내지 제2c도는 본 발명에 따른 반도체 소자 제조 공정도.

* 도면의 주요부분에 대한 부호의 설명

10 : 반도체 기판 12 : 소자분리막

13 : 게이트 산화막 14 : 게이트 전극

15 : 게이트 절연막 패턴 16 : 절연막 스페이서

17 : 콘택플러그 18 : 콘택패드

19 : 제1층간 절연막 20 : 제2층간 절연막

21 : 비트라인 22 : 저장전극

본 발명은 소자의 제조 방법에 관한 것으로, 특히 비등방성 식각을 이용하여 게이트전극 측벽에 절연막 스페이서를 형성한 다음, 상기 게이트 전극간의 활성영역과 접속되는 콘택플러그를 형성하여 추후 콘택형성시 상기 콘택 플러그를 사용하여 콘택구조를 개선하는 반도체 소자의 제조방법에 관한 것이다.

제1도는 종래의 기술에 따라 형성된 콘택패드 구조를 나타낸 단면도이다.

상기 제1도를 참조하여 콘택패드(18) 형성을 위한 공정단계는 다음과 같이 이뤄진다.

먼저 반도체기판(10)의 상부 소정 위치에 소자분리막(12)을 형성한 다음, 반도체기판(10)의 활성영역 상부에 게이트 산화막(13)을 형성한다.

다음, 상기 게이트 산화막(13) 상부에 게이트 전극용 도전층과 게이트 절연막의 적층구조를 형성하고, 게이트 전극 마스크를 사용하여 상기 적층구조를 식각하여 게이트 절연막 패턴(15)이 적층된 게이트 전극(14)을 형성한다.

그 다음, 전체표면 상부에 절연막을 형성하고, 전면식각공정을 실시하여 상기 게이트 전극(14)과 게이트 절연막 패턴(15)의 측벽에 절연막 스페이서(16)를 형성한 후, 도전층을 증착한다. 그 후, 소자분리 마스크를 사용하여 게이트전극 상부와 소자 분리막(12)상부의 도전층을 식각하고 남은 부분을 콘택패드(18)로 사용하게 된다.

상기의 종래의 콘택패드 구조에 있어서는 콘택형성을 위해 실리콘기관의 표면까지 콘택식각을 해야하므로 노출된 실리콘 기판에 식각으로 인한 손상(Damage)이 크고, 식각 깊이가 깊어 미스얼라인이 발생하기 쉽고, 접합영역의 손상으로 인하여 콘택저항이 증가하는 등 소자의 신뢰성을 저하시키게 되는 문제점이 있다.

따라서 본 발명은 상기의 문제점을 해결하기 위하여 비등방성 식각을 이용하여 게이트전극 측벽에 절연막 스페이서를 형성한 다음, 콘택플러그를 형성하여 추후 콘택형성시 콘택플러그를 사용하여 콘택구조를 개선하는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은 반도체 기판 상부의 소정 위치에 소자 분리막을 형성하는 단계와, 상기 소자분리 영역을 제외한 활성영역의 상부에 게이트 산화막을 형성하는 단계와, 상기 게이트 산화막 상부에 다결정 실리콘으로 되어 있는 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계와,전체 구조 상부에 절연막을 증착하는 단계와, 상기 절연막을 상기 반도체기판이 노출될 때까지 비등방 식각을 하여 상기 게이트 전극과 게이트 절연막의 측벽에 스페이서를 형성하는 단계와, 전체구조 상부에 도전체를 증착하는 단계와, 상기 도전체를 하부에 게이트 절연막이 드러날 때까지 비등방 식각을 하여 콘택플러그를 형성하는 단계와, 소자 분리 마스크를 사용하여 상기 소자분리막 위에 형성되어 있는 콘택플러그를 제거하는 단계와, 전체구조 상부에 제1층간 절연막을 증착하는 단계와, 상기 1층간 절연막을 식각하여 비트라인 콘택으로 예정되는 상기 콘택플러그를 노출시키는 비트라인 콘택홀을 형성하는 단계와, 상기 비트라인 콘택홀을 이용하여 상기 콘택플러그와 접속되는 비트라인을 형성하는 단계와, 전체구조 상부에 제2층간절연막을 형성하는 단계와, 상기 제2층간 절연막을 식각하여 저장전극 콘택으로 예정되는 상기 콘택 플러그를 노출시키는 저장 전극콘택홀을 형성하는 단계와, 상기 저장전극 콘택홀을 이용하여 상기 콘택플러그와 접속되는 저장전극을 형성하는 단계로 이뤄지는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하기로 한다.

제2a도 내지 제2c도는 본 발명에 따른 반도체 소자의 제조 공정도이다.

제2a도를 참조하면, 반도체 기판(10)에서 소자분리막(12)을 형성하고, 상기 소자분리영역을 제외한 활성영역의 상부에 게이트 산화막(13)을 형성한다.

다음, 상기 게이트산화막(13)상부에 게이트 전극용 도전층을 소정 두께로 증착한 후, 상기 게이트 전극용 도전층 상부에 게이트 절연막을 증착한 다음 마스크 작업을 통해 상부의 게이트 절연막, 게이트 전극용 도전층을 차례로 선택 식각하여 게이트 절연막 패턴(15)가 적층되어 있는 게이트 전극(14)을 형성한다.

이때, 상기 게이트 절연막 패턴(15)을 실리콘 산화막 또는 실리콘 산화막/ 실리콘 질화막의 이중구조를 사용할 수도 있다.

제2b도를 참조하면, 상기 게이트전극(14)과 게이트 절연막 패턴(15)의 측벽에 절연막으로 비등방성 식각방법을 이용 절연막 스페이서(16)를 형성하고, 도전체로 콘택플러그(17)를 형성한다. 상기 절연막 스페이서(16)는 실리콘 산화막 또는 실리콘 질화막으로 형성하고, 상기 콘택플러그(17)는 도핑된 다결정 실리콘을 사용하여 형성한다.

제2c도는 상기 제2b도의 상태에서 전체구조 상부에 제1층간절연막(19)을 증착한 후 비트라인(21)을 형성하고, 다시 전체구조 상부에 제2층간절연막(20)을 증착한 후 저장전극(22)을 형성한 구조이다.

본 발명의 콘택플러그(17)를 사용할 경우 콘택 식각시에 실리콘 표면에 식각 데미지를 줄 일수 있고, 또한 콘택형성을 위한 식각 깊이를 줄일 수 있다.

아울러, 실리콘 표면에서의 콘택 크기는 종래의 다이렉트(direct) 콘택보다 크므로 콘택저항을 줄일 수 있다.

Claims (4)

1. 반도체 기판 상부의 소정 위치에 소자 분리막을 형성하는 단계와, 상기 소자분리 영역을 제외한 활성영역의 상부에 게이트 산화막을 형성하는 단계와, 상기 게이트 산화막 상부에 다결정 실리콘으로 되어 있는 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계와, 전체 구조 상부에 절연막을 증착하는 단계와, 상기 절연막을 상기 반도체기판이 노출될 때까지 비등방 식각을 하여 상기 게이트 전극과 게이트 절연막의 측벽에 스페이서를 형성하는 단계와, 전체구조 상부에 도전체를 증착하는 단계와, 상기 도전체를 하부에 게이트 절연막이 드러날 때까지 비등방 식각을하여 콘택플러그를 형성하는 단계와, 소자 분리 마스크를 사용하여 상기 소자분리막 위에 형성되어 있는 콘택플러그를 제거하는 단계와, 전체구조 상부에 제1층간 절연막을 증착하는 단계와, 상기 1층간 절연막을 식각하여 비트라인 콘택으로 예정되는 상기 콘택플러그를 노출시키는 비트라인 콘택홀을 형성하는 단계와, 상기 비트라인 콘택홀을 이용하여 상기 콘택플러그와 접속되는 비트라인을 형성하는 단계와, 전체구조 상부에 제2층간절연막을 형성하는 단계와, 상기 제2층간 절연막을 식각하여 저장전극 콘택으로 예정되는 상기 콘택 플러그를 노출시키는 저장 전극콘택홀을 형성하는 단계와, 상기 저장전극 콘택홀을 이용하여 상기 콘택플러그와 접속되는 저장전극을 형성하는 단계로 이뤄지는 것을 특징으로 하는 반도체 소자의 제조방법.
2. 제1항에 있어서, 상기 게이트 절연막을 실리콘 산화막 또는 실리콘 산화막/ 실리콘 질화막의 이중구조를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
3. 제1항에 있어서, 상기 절연막을 실리콘산화막 또는 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
4. 제1항에 있어서 도핑된 다결정 실리콘을 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.