KR0165501B1 - 반도체소자의 접촉창 형성방법 - Google Patents

Abstract

반도체소자의 접촉창 형성방법에 대해 기재되어 있다. 이는 반도체기판 상에 적어도 하나 이상의 하부도전층들을 형성하는 제1공정 적어도 상기 하부도전층들 상에 비전도 물질층을 형성하는 제2공정 결과물 전면에 층간절연층을 형성하는 제3공정 하부도전층과 상부도전층을 연결시키기 위한 접촉창이 형성될 영역에 있는 상기 층간절연층을 식각대상물로 하고 사익 비전도 물질층 표면을 식각종료점으로 한 식각공정을 실시하여 홀을 형성하는 제4공정 및 상기홀을 통해 표면으로 노출되는 상기 비전도 물질층을 제거함으로써 상기 접촉창을 형성하는 제5공정을 포함하는 것을 특징으로 한다. 따라서 그 두께가 부분적으로 달라지는 층간절연층에 여러개의 접촉창을 동시에 형성하는 데 있어서 층간절연층의 두께가 가장 얇은 곳에서 발생하는 하부도전층 표면의 손상을 방지할 수 있어서 접촉저항을 저하시킬 수 있다.

Description

반도체소자의 접촉창 형성방법

제1도 및 제2도는 서로 다른 두께의 층간절연층에 접촉창을 형성하는 것을 도시한 단면도들이다.

제3도는 정션 깊이(junction depth)가 깊은 불순물영역이 형성되어 있는 반도체기판 상에 형성된 접촉창을 도시한 단면도이다.

제4a도 및 제4b도는 정션 깊이가 얕은 불순물 영역이 형성되어 있는 반도체 기판 및 SOI(Silicon On Insulator) 구조 상에 형성된 접촉창을 각각 도시한 단면도들이다.

제5도 내지 제8도는 본 발명에 일 실시예에 의한 접촉창 형성방법을 설명하기 위해 도시한 단면도들이다.

제9a도 내지 제9c도는 본 발명의 다른 실시예에 의한 접촉창 형성방법을 설명하기 위해 도시한 단면도들이다.

본 발명은 반도체소자의 제조방법에 관한 것으로 특히 접촉창 형성시 반도체기판의 손상을 최소화하는 반도체소자의 접촉창 형성방법에 관한 것이다. 반도체 기판과 도전층을 접속시키기 위한 접촉창을 반도체기판 상에 형성된 층간절연층을 부분적으로 식각함으로써 반도체기판의 표면 일부를 노출시키는 것에 의해 형성된다.

반도체소자의 종류 및 기능이 다양화됨에 따라 소자 제조를 위한 공정은 점점 복잡해지고 난이해지고 있다. 특히 접촉창 형성에 있어서는 그 두께가 부분적으로 달라지는 층간절연층에 여러개의 접촉창들을 동시에 형성하는 공정이 요구되고 있다.

제1도 및 제3도는 그 두께가 부분적으로 달라지는 층간절연층에 접촉창을 형성하는 것을 도시한 단면도들이다. 제1도a, b 및 c는 반도체기판(10) 상에 게이트전극과 같은 제1도전층(12)과 비트라인과 같은 제2 도전층(14)을 형성한 후 결과물 전면에 층간절연층(16)을 도포하고 이어서 접촉창 형성을 위한 포토레지스트 패턴(18)을 형성한 후의 단면도들이다.

이때 제1도a는 도전층이 형성되어 있지 않은 영역에서의 단면도를 제1도b는 제1 도전층(12)만이 형성되어 있는 영역에서의 단면도를 그리고 제1도c는 도전층(12) 및 제2도전층(14)이 형성되어 있는 영역에서의 단면도를 나타내고 포토레지스트 패턴(18)은 반도체기판(10)을 표면으로 노출시키는 접촉창 형성을 위한 것이다.

상기 제1도에 의하면 통상 반도체기판(10)상에 형성되어 있는 물질층의 두께에 따라 층간절연층(16)의 두께가 달라진다는 것을 알 수 있다. 즉 층간절연층의 두께는 반도체기판 상에 형성되어 있는 물질층의 두께에 비례한다.

따라서 반도체기판 상에 도전층이 형성되어 있지 않은 영역에서의 층간절연층의 두께를 t1이라고 하고 반도체기판 상에 제1 도전층만이 형성되어 있는 영역에서의 층간절연층의 두께를 t2라고 하며 반도체기판상에 제1 도전층 및 제2 도전층이 형성되어 있는 영역에서의 층간 절연층의 두께를 t3라고 했을 때, t1 t2 t3 이다.

제2도a, b 및 c는 포토레지스트 패턴(제1도a, b 및 c의 도면부호18 참조)을 식각마스크로 한 이방성식각 공정을 행하여 층간절연층(16)에 반도체기판10의 표면을 노출시키는 접촉창 1,2 및 3을 형성한 후 포토레지스트 패턴을 제거한 도면들이다.

접촉창 형성을 위한 식각공정에 있어서 식각종료점(end point)은 통상 접촉창이 형성되는 물질층의 하층의 표면이 된다. 즉 제2도의 경우 반도체기판(10)의 표면이 식각종료점이 된다. 따라서 층간절연층의 두께가 서로 다른 영역에 동시에 접촉창들을 형성하는 경우, 층간절연층의 두께에 따라 접촉창의 형성 시기가 달라지는 현상이 발생한다. 통상 중간 절연층으로 두께가 얇은 곳에서의 접촉창은 층간절연층의 두께가 두꺼운 곳에서의 접촉창 보다 먼저 형성된다. 제1도a, b 및 c에서 보여지는 것처럼 층간절연층(16)은 반도체기판(10) 상에 형성되어 있는 물질층의 두께에 따라 그 두께가 다르게 형성되어 있다. 따라서 제1도a의 층간절연층에 형성되는 접촉창의 형성시기는 제1도c의 층간절연층에 형성되는 접촉창의 형성시기보다 더 빠르다는 것을 앞서 설명한 바에 의해 분명하게 알 수 있다. 즉 제2도에 있어서 a의 접촉창(1)은 c의 접촉창(3) 보다 먼저 형성된다.

그 두께가 부분적으로 달라지는 층간절연층에서의 접촉창 형성 공정은 통상층간절연층의 두께가 두꺼운 곳을 기준으로 하여 진행된다. 따라서 층간절연층의 두께가 얇은 곳에서는 접촉창이 완전히 형성된 후에도 식각공정이 계속해서 진행되므로 이미 형성된 접촉창을 통해 표면으로 노출되는 반도체기판의 표면이 식각공정에 의해 손상되는 경우가 생긴다.

제2도a, b 및 c를 참조했을 때, a의 접촉창(1)이 완전히 형성된 후에도 식각공정이 진행되기 때문에 a의 접촉창(1)을 통해 표면으로 노출되는 반도체기판(10)의 표면이 A1 깊이만큼 손상된다. B의 층간절연층의 두께는 A의 층간절연층의 두께 보다 더 두껍기 때문에 B의 반도체기판 표면의 손상 깊이 (A2 )는 A의 반도체기판 표면의 손상깊이 (A1)보다 더 적다.

따라서 층간 절연층의 두께를 t1, t2, 및 t3 라고 하고 이들 사이에 t1 t2 t3 의 관계가 성립할 때 그들 각각에서의 반도체기판의 손상깊이를 나타내는 A1, A2, 및 A3는 A1 A2 A3이 된다.

접촉창 형성시 발생하는 반도체기판의 손상은 반도체소자의 집적도가 증가하고 그 기능이 다양화 될수록 더 큰 문제로 대두대고 있다. 제3도는 정션 깊이(junction depth)가 깊은 불순물영역이 형성되어 있는 반도체기판 상에 형성된 접촉창을 도시한 단면도로서, 반도체 소자의 집적도가 높지 않을 때의 접촉창 구조 및 반도체기판의 손상 정도를 도시한다. 상기 제3도에 있어서, 도면부호 20 은 반도체기판을, 22은 반도체기판에 형성된 불순물영역을, 24는 층간절연층을 4는 층간절연층에 형성된 접촉창을 t1은 불순물영역의 정션 깊이를 그리고 t2는 접촉창 형성시 반도체기판의 손상깊이를 나타낸다.

반도체소자의 집족도가 낮을수록 반도체 기판에 형성되는 불순물영역의 정션 깊이는 깊어진다. 즉 불순물영역의 정션 깊이는 반도체소자의 집적도가 높을 때 보다 낮을 때 더 깊다. 그 두께가 서로 다른 층간절연층에 접촉창들을 형성할 때 층간절연층의 두께가 상대적으로 얇은 곳에의 반도체기판은 과다식각에 의해 그 표면이 손상되고 그 손상 정도는 그 두께가 가장 두꺼운 곳에서의 층간절연층과 그 두께가 가장 얇은 곳에서의 층간절연층의 두께차에 비례한다.

반도체기판에 형성된 불순물영역과 다른 도전층을 접속시키기 위한 접촉창을 형성할 때, 물순물 영역의 정션깊이기 깊을수록 반도체기판 손상이 소자의 전기적 특성에 미치는 영향은 적어진다. 즉, 접촉창 형성시 발생하는 반도체기판의 손상정도에 비해 불순물영역의 정션 깊이가 깊을 경우 어느 정도의 손상이 발생할지라도 반도체소자의 전기적 특성에 영향을 주지 않는다. 상기 제3도의 경우, 반도체기판 표면의 손상깊이에 비해 불순물영역의 정션 깊이기 훨씬 깊기 때문에 (t1t2), 반도체기판의 표면에 발생한 상기 손상은 소자의 전기적 특성에 영향을 주지 않는다. 그러나, 고집적도의 반도체제품의 경우, 불순물영역의 정션 깊이를 얕게 하고 얇은 SOI 제품의 경우, 실리콘층의 두께가 얇을수록 소자의 전기적 특성이 우수해지기 때문에 실리콘층의 두께를 얇게 하는 방향으로 기술개발이 진행되고 있다.

제4a도 및 제4b도는 정션 깊이가 얕은 불순물영역이 형성되어 있는 반도체기판 및 SOI (Silicon On Insulator) 구조상에 형성된 접촉창을 각각 도시한 단면도들이다. 제4a도에 있어서 도면부호 30 은 반도체기판을 31은 불순물영역을 36은 층간절연층을 5는 접촉창을 t1은 불순물 영역의 정션 깊이를, 그리고 t2 는 반도체기판의 손상깊이를 나타내고, 제4b도에 있어서 도면부호 32산화막을 34는 실리콘층을 6은 접촉창을, t3은 실리콘층의 두께를, 그리고 t4 는 실리콘층의 손상깊이를 나타낸다.

제4a도의 단면도는 반도체기판(30)에 불순물영역(31)을 형성하는 공정 결과물 전면에 층간절연층(36)을 형성하는 공정 및 층간절연층을 부분적으로 식각하여 불순물영역 (31)의 표면을 노출시키는 접촉창(5)을 형성하는 공정으로 형성되고, 제4b도의 단면도는 반도체기판(30) 상에 산화막(32)을 형성하는 공정, 산화막 상에 실리콘층(34)을 형성하는 공정, 실리콘층 상에 층간 절연층(36)을 형성하는 공정 및 층간절연층을 부분적으로 식각하여 반도체층(34)의 표면을 노출시키는 접촉창(6)을 형성하는 공정으로 형성된다.

상기 제1도 내지 제3도에서 사용한 것과 같은 방식으로 접촉창을 형성할 경우, 상술한 바와 같이 피식각물 하부층(제4a도에서는 반도체기판을 의미하고 제4b도에서는 반도체층을 의미한다.)이 부분적으로 손상되는 경우가 생긴다. 이러한 손상은 반도체소자의 집적도가 낮을 때는 큰 문제로 대두되기 않았으나 제4a도 및 제4b도와 같이 집적도가 높은 반도체제품 및 얇은 SOI 제품에서는 접촉저항 증가 접촉 실패등의 여러 가지 문제를 일으킨다.

제4a도 및 제4b도에 도시된 바와 같이, 반도체기판 및 반도체층의 손상깊이(t2 및 t4)가 불순물영역 및 반도체층의 두께(t1 및 t3)보다 커지는 경우도 발생하여 접촉저항 뿐만 아니라 접촉실패도 일으킨다.

D/R이 약 0.45㎛ 인 16Mb DRAM 제품의 경우, 층간절연층의 두께는 최대의 경우 약 6,500Å 정도이고 최소의 경우 약 3,500Å 정도이다. 이때 층간절연층: 반도체기판의 식각선택비를 약 15:1 로 하여 접촉창 형성을 위한 식각 공정을 진행할 경우 층간절연층의 두께가 최소인 영역에서의 실리콘의 손상정도는 약 200Å 정도이고 과다식각 및 잔사처리를 고려하면 약 500Å이 된다. 이러한 결과는 불순물 영역의 정션 깊이가 약 1,000Å이 될 1Gb DRAM에서는 치명적인 접촉 실패를 유발시킬 수도 있으며 얇은 SOI구조(실리몬충의 두께가 약 1,000Å)에서도 접촉 실패를 발생하게 된다.

실제 얇은 SOI구조의 실리콘층에 P⁺및 N⁺불순물영역을 형성한 후 접촉창을 형성하여 금속물질과 N⁺및 금속물질과 P⁺사이의 접촉저항을 측정해 본 결과 표1과 같은 실험치를 얻었다.

상기 표1의 실험 결과치는 접촉창의 크기가 0.7*0.8 인 경우의 금속물질과 불순물영역 사이으 접촉저항을 측정한 것으로 벌크웨이퍼는 반도체기판에 정션 깊이가 깊은 불순물영역이 형성된 상태에서의 접촉저항을SOI 웨이퍼는 얇은 SOI구조에서의 접촉저항을 나타낸다.

상기 표1에 의하면 접촉저항은 벌크 웨이퍼에서 보다 SOI웨이퍼에서 훨씬 높아진다는 것을 알 수 있다. 즉 금속물질과 접속될 물질 층(벌크 웨이퍼의 경우엔 불순물영역을 SOI 웨이퍼의 경우엔 SOI웨이퍼에 형성된 불순물영역을 의미한다.)의 손상정도가 동일한 경우 접속될 물질층의 두께가 얇을수록 접촉저항을 더 커진다.

따라서 소자의 신뢰도 향상을 위해서 접촉창 형성시 과다식각에 의해 발생하는 반도체기판의 손상 정도를 최소화시키는 것이 필요하다. 본 발명의 목적은 접촉창 형성시 하부도 전층의 표면 손상을 최소화 할 수 있는 반도체소자의 접촉창 형성방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명에 의한 반도체소자의 접촉창 형성방법은, 반도체기판 상에 적어도 하나 이상의 하부도 전층들을 형성하는 제1공정: 상기 하부도 전층이 형성되어 있는 결과물 전면 상에 산화막과 불순물이 도우프되지 않은 다결정실리콘층을 차례대로 적층하여 비전도 물질층을 형성하는 제2공정: 결과물 전면 상에 층간절연층을 형성하는 제 3공정: 상기 층간 절연층을 부분적으로 식각함으로써 상기 비전도 물질층 표면을 노출시키는 홀을 형성하는 제4공정: 및 상기 홀을 통해 노출된 상기 비전도 물질층을 식각함으로써 상기 하부도전층을 노출시키는 접촉창을 완성하는 제5공정을 포함하는 것을 특징으로 한다. 상기 층간절연층은 산화물질로 형성되는 것이 바람직하다. 본 발명에 의한 반도체소자의 접촉창 형성방법에 있어서 상기 하부도 전층들은 반도체기판에 부분적으로 불순물을 도우프하는 공정에 의해 형성되는 것이 바람직하다.

본 발명에 의한 반도체소자의 접촉창 형성방법에 있어서 상기 하부도전층 중 일부는 반도체기판 상에 도전 물질을 증착/패터닝 하는 공정에 의해 형성되는 것이 바람직하다.

따라서 본 발명에 의한 반도체소자의 접촉창 형성방법에 의하면 이산화실콘층과 불순물이 도우프되지 않은 다결정실리콘층으로된 비전도 물질층의 표면(즉, 불순물이 도우프되지 않은 다결정실리콘층)을 식각종료점으로 한 이방성식각 공정을 행하여 층간절연층에 홀을 형성한후 이 홀에 의해 노출된 상기 비전도 물질층을 제거하여 접촉창을 완성함으로써 그 두께가 부분적으로 달라지는 층간절연층에 여러개의 접촉창을 동시에 형성하는 데 있어서 층간절연층의 두께가 가장 얇은 곳에서 발생하는 하부도전층 표면의 손상을 방지할 수 있어 접촉저항을 저하시킬 수 있다.

이하 첨부한 도면을 참조하여 본 발명을 더욱 자세하게 설명하고자 한다.

[일 실시예]

제5도 내지 제8도는 본 발명에 일 실시예에 의한 접촉창 형성방법을 설명하기 위해 도시한 단면도들이다. 먼저. 제5도a, b 및 c는 비전도 물질층(48 및 50)을 형성하는 공정을 도시한 것으로서 이는 반도체기판(40) 상에 게이트절연막(44) 및 게이트전극(46)을 형성하는 공정 상기 게이트전극을 마스크로 하여 불순물이온을 주입함으로써 반도체기판에 불순물확산영역(42)을 형성하는 공정 결과물 전면에 예컨대 이산화실리콘층과 같은 비전도성 물질을 약 200Å-300Å 정도의 두께로 증착하여 산화막(48)을 형성하는 공정 상기 산화막 전면에 예컨대 불순물이 도우프되지 않은 다결정 실리콘과 같은 비전도성 물질을 약 50Å-100Å정도의 두께로 증착하여 불순물이 도우프되지 않은 다결정실리콘층(50)을 형성하는 공정, 결과물 상에 비트라인(52) 및 층간절연층(54)을 형성하는 공정 및 접촉창이 형성될 영역에 창이 형성되어 있는 포토레지스트 패턴(56)을 상기 층간절연층(54)상에 형성하는 공정으로 진행된다.

층간절연층(54) 내에 도우프되어 있는 불순물이 상기 불순물이 도우프되지 않은 다결정실리콘층(50)으로 확산되어 상기 불순물이 도우프되지 않은 다결정실리콘층(50)이 원하지 않은 도전막 역할을 하여 어떤 경우 배선간 단락을 유발시킬 수 있도 있는데 상기 산화막(48)은 이러한 단락을 방지하기 위해 형성된다.

본 발명의 일 실시예에서는 상기 산화막(48)과 불순물이 도우프되지 않은 다결정실리콘층(50)을 통합하여 비전도 물질층이라 한다. 이때 상기 불순물이 도우프된 다결정실리콘층(50)은 식각선택비가 매우 우수하다. 참고로 산화막 대비 실리콘나이트라이드의 식각선택비는 2:1 내지 3:1 인 반면 산화막 대비 불순물이 도우프되지 않은 다결정실리콘층의 식각선택비는 10:1 내지 20:1 정도이다. 또한 불순물이 도우프되지 않은 다결정실리콘층은 불순물이 도우프된 다결정실리콘층보다 산화막에 대비한 식각선택비가 더 우수하다.

이때 층간절연층(54)에 도우프되어 있는 불순물이 불순물이 도우프되지 않은 다결정실리콘층(50)으로 확산되는 것을 방지하기 위해 상기 불순물이 도우프되지 않은 다결정실리콘층(50) 상에 불순물이 도우프되지 않은 산화막을 얇게 형성시켜 줄수도 있다.

제6도a, b 및 c는 접촉창이 형성될 층간절연층에 홀(H)을 형성하는 공정을 도시한 것으로서 이는 접촉창이 형성될 영역에 위치하고 있는 상기 층간절연층을 식각대상물로 하고 상기 불순물이 도우프되지 않은 다결정실리콘층(50)의 표면을 식각종료점으로 한 이방성식각을 결과물 전면에 행하는 공정으로 진행된다.

홀(H)이 형성될 영역의 층간절연층(54)의 두께가 부분적으로 다르더라도 상기 이방성식각 공정은 식각종료점으로 사용되는 상기 불순물이 도우프되지 않은 다결정실리콘층(50)의 표면이 노출될 때까지 계속해서 진행된다. 이때 불순물이 도우프되지 않은 다결정실리콘층(50)은 상기 이방성식각 공정에 의해 반도체기판의 표면이 손상되는 것을 방지하는 완충막 역할을 한다. 불순물이 도우프되지 않은 다결정실리콘층은 상기 층간절연층을 구성하는 산화막에 대비하여 임의의 건식식각에 대해 식각선택비가 매우 우수하므로 제 6도c의 홀이 형성되는 동안 제6도a에서는 불순물과 도우프되지 않은 다결정실리콘층(50)에 의해 식각공정이 정지된 것처럼 보인다. 즉 제6도c의 홀이 형성되는 동안 제6도a에서는 상기 불순물이 도우프되지 않은 다결정실리콘층(50)이 식각저지층으로 작용하므로 불순물확산영역(42)이 과식각되는 현상(반도체기판 표면의 손상)을 방지한다.

이때 제 6도a에서는 홀(H)이 완성된 후에도 계속해서 진행되는 식각공정 때문에 불순물이 도우프되지 않은 다결정실리콘층(50)의 표면이 다소 손상되더라도 반도체기판 표면에 직접적인 손상을 초래하지는 않는다.

제7도a, b 및 c는 불순물이 도우프되지 않은 다결정실리콘층을 제거하는 공정을 도시한 것으로서 이는 상기 홀에 의해 표면으로 노출된 불순물이 도우프되지 않은 다결정실리콘층을 이방성식각으로 제거하는 공정으로 진행된다.

이때, 상기 식각공정은 불순물이 도우프되지 않은 다결정실리콘층(50)을 식각대상물로 하고 산화막(48) 표면을 식각종료점으로 한다. 제8도a, b 및 c는 접촉창(C)을 완성하는 공정을 도시한 것으로서 이는 불순물이 도우프되지 않은 다결정실리콘층 제거에 의해 표면으로 노출된 산화막을 이방성식각으로 제거하는 공정으로 진행된다. 이때, 상기 식각공정은 산화막을 식각대상물로 하고 반도체기판(40) 표면을 식각종료점으로 한다.

따라서 본 발명의 일 실시예에 의한 반도체소자의 접촉창 형성방법에 의하면 비전도 물질층으로 된 완충막(산뫄막과 불순물이 도우프되지 않은 다결정실리콘층의 적층 구조)을 층간절연층과 하부도전층( 본 실시예에서는 불순물확산 영역)사이에 형성함으로써 접촉창 형성을 위한 식각공정에 의해 반도체기판의 표면이 손상되는 것을 방지할 수 있다.

[다른 실시예]

제9a도 내지 제9c도는 본 발명의 다른 실시예에 의한 접촉창 형성방법을 설명하기 위해 도시한 단면도들이다. 상기 일 실시예는 하부도 전층으로 불순물확산영역만을 사용한 경우인데 반해 본 실시예는 하부도전층으로 불순물확산영역과 도전물질로 형성된 도전층을 동시에 사용한 경우이다. 제9a도는 비전도 물질층을 형성하는 공정을 도시한 것으로서 이는 반도체기판(60) 상에 게이트전극(64)을 형성하는 공정 상기 게이트전극을 이온주입 마스크로 한 불순물이온 주입 공정을 실시함으로써 소오스/드레인 영역(62)을 형성하는 공정 결과물 전면에 상기 일 실시예에서 설명한 바와 같은 공정으로 산화막(66) 및 불순물이 도우프되지 않은 다결정실리콘층 (68)으로 된 비전도 물질층을 형성하는 공정 상기 비전도 물질층 상에 층간절연층(70)을 형성하는 공정 및 접촉창이 형성될 영역에 창이 형성되어 있는 포토레지스트 패턴(72)을 상기 층간절연층(70)상에 형성하는 공정으로 진행된다.

제9b도는 홀(H)을 형성하는 공정을 도시한 것으로서 이는 상기 포토레지스트 패턴(72)을 식각마스크로 하고 상기 층간절연층(70)을 식각대상물로 하며 상기 불순물이 도우프되지 않은 다결정실리콘층68을 식각종료점으로 한 이방성 식각을 결과물 전면에 행하는 공정으로 진행된다.

제9c도는 접촉창(C)을 완성하는 공정을 도시한 것으로서 이는 상기홀을 통해 표면으로 노출된 불순물이 도우프되지 않은 다결정실리콘층을 제거하는 공정 및 불순물이 도우프되지 않은 다결정실리콘층을 제거한후 표면으로 노출된 산화막을 제거하는 공정으로 진행된다.

본 발명의 다른 실시예는 하부도전층이 불순물확산영역과 도전패턴층으로 구성된 경우에도 상기 불순물확산영역 및 도전패턴층의 표면 손상 없이 접촉창을 형성할 수 있음을 보여준다. 따라서 본 발명에 의한 반도체소자의 접촉창 형성방법에 의하면 산화막과 불순물이 도우프되지 않은 다결정실리콘층의 적층된 형태의 비전도 불질층으로 된 완충막을 층간절연층과 하부도전층(본 실시예에서는 불순물확산영역) 사이에 형성함으로써 그 두께가 부분적으로 달라지는 층간절연층에 여러개의 접촉창을 동시에 형성하는데 있어서 층간절연층의 두께가 가장 얇은 곳에서 발생하는 하부도전층 표면의 손상을 방지할 수 있어 접촉저항을 저하시킬 수 있다.

본 발명은 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (4)

1. 반도체기판 상에 적어도 하나 이상의 하부도 전층을 형성하는 제1공정: 상기 하부도전층이 형성되어 있는 결롸물 기판 전면 상에 산화막과 불순물이 도우프되지 않은 다결정실리콘층을 차례대로 적층하여 비전도 물질층을 형성하는 제 2공정: 결과물 전면 상에 층간절연층을 형성하는 제2공정: 결과물 전면 상에 층간 절연층을 형성하는 제3공정: 상기 층간절연층을 부분적으로 식각함으로써 상기 비전도 물질층의 표면을 노출시키는 홀을 형성하는 제4공정; 및 상기 홀을 노출된 상기 비전도 물질층을 식각함으로써 상기 하부도 전층을 노출시키는 접촉창을 완성하는 제5 공정을 포함하는 것을 특징으로 하는 반도체소자의 접촉창 형성방법
2. 제1항에 있어서 상기 층간절연층은 산화물질로 형성되는 것을 특징으로 하는 반도체소자의 접촉창 형성방법
3. 제1항에 있어서 상기 하부도전층은 반도체기판에 부분적으로 불순물을 도우프하는 공정에 의해 형성되는 것을 특징으로 하는 반도체소자의 접촉창 형성방법.
4. 제1항에 있어서 상기 하부도전층은 반도체기판 상에 도전물질을 증착하고 패터닝하는 공정에 의해 형성되는 것을 특징으로 하는 반도체소자의 접촉창 형성방법.