CN105633007A - 金属连线制备方法 - Google Patents

金属连线制备方法 Download PDF

Info

Publication number
CN105633007A
CN105633007A CN201410620626.2A CN201410620626A CN105633007A CN 105633007 A CN105633007 A CN 105633007A CN 201410620626 A CN201410620626 A CN 201410620626A CN 105633007 A CN105633007 A CN 105633007A
Authority
CN
China
Prior art keywords
metal layer
layer
metal
connecting line
line preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410620626.2A
Other languages
English (en)
Inventor
夏禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410620626.2A priority Critical patent/CN105633007A/zh
Publication of CN105633007A publication Critical patent/CN105633007A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的金属连线制备方法中，包括：提供半导体衬底，在所述半导体衬底依次沉积下层金属层、中间金属层、顶层金属层；在所述顶层金属层上沉积缓冲金属层；选择性刻蚀所述缓冲金属层、所述顶层金属层、所述中间金属层以及所述下层金属层，形成金属连线结构。本发明金属连线制备方法，在沉积所述顶层金属层之后通过物理沉积一层缓冲金属层，在芯片表面和物理沉积的腔体的侧壁上都覆盖有一层粘附性很好的缓冲金属层，可以有效防止所述顶层金属层和腔体侧壁带来的金属剥落缺陷。

Description

金属连线制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种金属连线制备方法。
背景技术
在集成电路制造过程中，需要用金属连线将芯片内部的结构连接出来，目前，通常采用的是铝金属连线或者铝铜合金金属连线。金属连线是通过沉积，光刻，刻蚀等工艺制备的，之后，再在金属连线上形成上下层接触电极(Contact)、通孔结构(Via)的连接，最终使芯片中所有的器件结构按设计互相连接，使芯片能正常工作。
参考图1所示，金属连线通常为三明治结构。即包括下层金属层2，中间金属层3以及顶层金属层4。中间金属层通常为铝金属层或者铝铜合金金属层，其中，下层金属层、顶层金属层用于抑制中间金属层的电迁移效应。
在形成顶层金属层过程中，通常采用的物理沉积方法，物理沉积过程不但会在器件表面形成一顶层金属层，而且在物理沉积的腔体的侧壁也会覆盖顶层金属层。由于顶层金属层的薄膜本身硬度大物理特性，在工艺过程中，在晶圆的边缘以及物理沉积的腔体的侧壁容易产生金属剥落缺陷，使得晶圆表面形成缺陷。现有技术中，通常采用洗涤等方法去除晶圆表面的缺陷，但是，该方法的效果不太明显。因此，需要一种更有效的工艺方法，可以防止在金属连线制备过程中顶层金属层产生剥落缺陷。
发明内容
本发明的目的在于，提供一种防止金属连线制程中顶层金属产生剥落缺陷的方法，提高工艺效率。
为解决上述技术问题，本发明提供一种金属连线制备方法，包括：
提供半导体衬底，在所述半导体衬底依次沉积下层金属层、中间金属层、顶层金属层；
在所述顶层金属层上沉积缓冲金属层；
选择性刻蚀所述缓冲金属层、所述顶层金属层、所述中间金属层以及所述下层金属层，形成金属连线结构。
可选的，采用物理沉积方法沉积所述缓冲金属层。
可选的，所述缓冲金属层为钛金属层。
可选的，所述钛金属层的厚度为
可选的，所述下层金属层包括自下至上依次层叠的一下层钛金属层和一下层氮化钛金属层。
可选的，所述下层钛金属层的厚度为所述下层氮化钛金属层的厚度为
可选的，所述中间金属层为铝金属层或者铝铜合金金属层。
可选的，所述中间金属层的厚度为
可选的，所述顶层金属层包括自下至上依次层叠的一顶层钛金属层和一顶层氮化钛金属层。
可选的，所述顶层钛金属层的厚度为所述顶层氮化钛金属层的厚度为
与现有技术相比，本发明的金属连线制备方法具有以下优点：
本发明提供的金属连线制备方法中，包括：提供半导体衬底，在所述半导体衬底依次沉积下层金属层、中间金属层、顶层金属层；在所述顶层金属层上沉积缓冲金属层；选择性刻蚀所述缓冲金属层、所述顶层金属层、所述中间金属层以及所述下层金属层，形成金属连线结构。本发明金属连线制备方法，在沉积所述顶层金属层之后通过物理沉积一层缓冲金属层，在芯片表面和物理沉积的腔体的侧壁上都覆盖有一层粘附性很好的缓冲金属层，可以有效防止所述顶层金属层和腔体侧壁带来的金属剥落缺陷。
附图说明
图1为现有技术中金属连线的剖面结构示意图；
图2为本发明一实施例中金属连线制备方法的流程图；
图3至图4为本发明金属连线制备方法中对应的器件结构的剖面示意图。
具体实施方式
下面将结合示意图对本发明的金属连线制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供的金属连线制备方法，包括：提供半导体衬底，在所述半导体衬底依次沉积下层金属层、中间金属层、顶层金属层；在所述顶层金属层上沉积缓冲金属层；选择性刻蚀所述缓冲金属层、所述顶层金属层、所述中间金属层以及所述下层金属层，形成金属连线结构。本发明金属连线制备方法，在沉积所述顶层金属层之后通过物理沉积一层缓冲金属层，芯片表面和物理沉积的腔体的侧壁上都覆盖有一层粘附性很好的缓冲金属层，可以有效防止所述顶层金属层和腔体侧壁带来的金属剥落缺陷。
具体的，结合上述核心思想，本发明提供的金属连线制备方法的流程图参考图2所示，并结合图3和图4进行具体说明。
执行步骤S1：提供半导体衬底10，在所述半导体衬底依次沉积下层金属层20、中间金属层30以及顶层金属层40。本发明中，所述下层金属层20包括自下至上依次层叠的一下层钛金属层21和一下层氮化钛金属层22。所述下层钛金属层21的厚度为例如，厚度可以为200、等。所述下层氮化钛金属层22的厚度为例如，厚度可以为400、 等。所述中间金属层30为铝金属层或者铝铜合金金属层，所述中间金属层30的厚度为例如，厚度可以为5000、 等。所述顶层金属层40包括自下至上依次层叠的一顶层钛金属层41和一顶层氮化钛金属层42，所述顶层钛金属层41的厚度为例如，厚度可以为200、等。所述顶层氮化钛金属层42的厚度为例如，厚度可以为400、等。本实施例中，所述半导体衬底10中还包括有PMOS晶体管、NMOS晶体管、通孔结构(Via)等结构，此为本领域技术人员可以理解的，在此不作赘述。
在所述步骤S1中，通过物理沉积所述顶层金属层40，所述顶层氮化钛金属层42形成的薄膜硬度大，使得晶圆边缘部分产生金属剥落缺陷，或者由于物理沉积的腔体的侧壁使得顶层金属形成剥落缺陷。
执行步骤S2：在所述顶层金属层40上沉积缓冲金属层50，在本实施例中，所述缓冲金属层50为钛金属层，钛金属层的厚度为例如，厚度可以为等。可以理解的是，通过物理沉积钛金属层50的过程中，在所述顶层金属层40和物理沉积的腔体的侧壁上，都会覆盖一层钛金属层，由于钛金属层具有很好的粘附性，可以保护所述顶层金属层40，防止所述顶层金属层的顶层氮化钛金属层42从芯片表面或是腔体的侧壁剥落下来，在芯片表面形成剥落缺陷。
接着，执行步骤S3：在所述缓冲金属层50上沉积一层光阻，经过曝光、显影等步骤，选择性刻蚀所述缓冲金属层50、所述顶层金属层40、所述中间金属层30以及所述下层金属层20直至所述半导体衬底10，形成金属连线结构60，所述金属连线结构60参考图4所示。
在半导体后段工艺中，金属连线结构是将芯片内部的结构连接出来，实现不同的器件结构的相互连接，因此，可以理解的是，本发明的金属连线的制备方法可以适用于各个阶段需要形成电连接的器件结构，只要可能存在金属剥落缺陷，亦可以采用本发明的金属连线制备方法。
综上所述，本发明提供的金属连线制备方法中，包括：提供半导体衬底，在所述半导体衬底依次沉积下层金属层、中间金属层、顶层金属层；在所述顶层金属层上沉积缓冲金属层；选择性刻蚀所述缓冲金属层、所述顶层金属层、所述中间金属层以及所述下层金属层，形成金属连线结构。本发明金属连线制备方法，在沉积所述顶层金属层之后通过物理沉积一层缓冲金属层，器件表面和物理沉积的腔体的侧壁上都覆盖有一层粘附性很好的缓冲金属层，可以有效防止所述顶层金属层和腔体侧壁带来的金属剥落缺陷。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种金属连线制备方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底依次沉积下层金属层、中间金属层、顶层金属层；
在所述顶层金属层上沉积缓冲金属层；
选择性刻蚀所述缓冲金属层、所述顶层金属层、所述中间金属层以及所述下层金属层，形成金属连线结构。
2.如权利要求1所述的金属连线制备方法，其特征在于，采用物理沉积方法沉积所述缓冲金属层。
3.如权利要求2所述的金属连线制备方法，其特征在于，所述缓冲金属层为钛金属层。
4.如权利要求3所述的金属连线制备方法，其特征在于，所述钛金属层的厚度为
5.如权利要求1所述的金属连线制备方法，其特征在于，所述下层金属层包括自下至上依次层叠的一下层钛金属层和一下层氮化钛金属层。
6.如权利要求5所述的金属连线制备方法，其特征在于，所述下层钛金属层的厚度为所述下层氮化钛金属层的厚度为
7.如权利要求1所述的金属连线制备方法，其特征在于，所述中间金属层为铝金属层或者铝铜合金金属层。
8.如权利要求7所述的金属连线制备方法，其特征在于，所述中间金属层的厚度为
9.如权利要求1所述的金属连线制备方法，其特征在于，所述顶层金属层包括自下至上依次层叠的一顶层钛金属层和一顶层氮化钛金属层。
10.如权利要求9所述的金属连线制备方法，其特征在于，所述顶层钛金属层的厚度为所述顶层氮化钛金属层的厚度为
CN201410620626.2A 2014-11-06 2014-11-06 金属连线制备方法 Pending CN105633007A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410620626.2A CN105633007A (zh) 2014-11-06 2014-11-06 金属连线制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410620626.2A CN105633007A (zh) 2014-11-06 2014-11-06 金属连线制备方法

Publications (1)

Publication Number Publication Date
CN105633007A true CN105633007A (zh) 2016-06-01

Family

ID=56047795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410620626.2A Pending CN105633007A (zh) 2014-11-06 2014-11-06 金属连线制备方法

Country Status (1)

Country Link
CN (1) CN105633007A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712034A (zh) * 2024-02-05 2024-03-15 粤芯半导体技术股份有限公司 半导体器件的金属线及金属线的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020142605A1 (en) * 2001-03-28 2002-10-03 Ki Ho Kim Method for forming metal line of Al/Cu structure
CN1763944A (zh) * 2004-09-29 2006-04-26 恩益禧电子股份有限公司 半导体器件及其制造方法
CN101970712A (zh) * 2008-11-28 2011-02-09 佳能安内华股份有限公司 溅射设备
CN103730412A (zh) * 2014-01-07 2014-04-16 上海华虹宏力半导体制造有限公司 金属互连线的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020142605A1 (en) * 2001-03-28 2002-10-03 Ki Ho Kim Method for forming metal line of Al/Cu structure
CN1763944A (zh) * 2004-09-29 2006-04-26 恩益禧电子股份有限公司 半导体器件及其制造方法
CN101970712A (zh) * 2008-11-28 2011-02-09 佳能安内华股份有限公司 溅射设备
CN103730412A (zh) * 2014-01-07 2014-04-16 上海华虹宏力半导体制造有限公司 金属互连线的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712034A (zh) * 2024-02-05 2024-03-15 粤芯半导体技术股份有限公司 半导体器件的金属线及金属线的制作方法

Similar Documents

Publication Publication Date Title
US20160126201A1 (en) Dual layer stack for contact formation
WO2007149991A3 (en) Dielectric deposition and etch back processes for bottom up gapfill
CN102800628A (zh) 防止图形倒塌的双大马士革结构制备方法
CN105845624A (zh) 通孔及导电插塞的制作方法
US8551881B2 (en) Method of bevel trimming three dimensional semiconductor device
CN103887231A (zh) 用于tsv背面漏孔及介质层与tsv的自对准工艺
US20190198395A1 (en) Electrically conductive via(s) in a semiconductor substrate and associated production method
CN103325700B (zh) 一种通过自底向上填充实现通孔互联的方法及其产品
CN104167353A (zh) 键合衬底表面的处理方法
CN102573335A (zh) 起始层芯板的方法
CN105355574B (zh) 镍金凸块的制作方法及镍金凸块组件
CN102437107A (zh) 具有超厚顶层金属的集成电路的制作方法及集成电路
CN104600024A (zh) 半导体装置及其制造方法
CN105633007A (zh) 金属连线制备方法
US9852943B2 (en) Method for manufacturing a conductor to be used as interconnect member
JP2008141204A5 (zh)
CN115842000A (zh) 具有金属壁的贯穿玻璃过孔
CN103066093B (zh) 一种用深槽隔离制造影像传感器的方法及影像传感器结构
KR20080101446A (ko) 반도체 소자 및 ｂｏａｃ/ｃｏａ 제조 방법
CN108109954B (zh) 互连结构的制造方法
US20200126902A1 (en) Low cost metallization during fabrication of an integrated circuit (ic)
CN103839885B (zh) 去除缺陷的方法
CN107785307B (zh) 具有台阶型的氮化钛图形的制造方法
US9275894B2 (en) Method for forming semiconductor device structure
CN108122820B (zh) 互连结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160601

RJ01 Rejection of invention patent application after publication