KR100236095B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100236095B1
KR100236095B1 KR1019970021322A KR19970021322A KR100236095B1 KR 100236095 B1 KR100236095 B1 KR 100236095B1 KR 1019970021322 A KR1019970021322 A KR 1019970021322A KR 19970021322 A KR19970021322 A KR 19970021322A KR 100236095 B1 KR100236095 B1 KR 100236095B1
Authority
KR
South Korea
Prior art keywords
forming
contact hole
metal wiring
plug
insulating film
Prior art date
Application number
KR1019970021322A
Other languages
English (en)
Other versions
KR19980085264A (ko
Inventor
전선애
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970021322A priority Critical patent/KR100236095B1/ko
Publication of KR19980085264A publication Critical patent/KR19980085264A/ko
Application granted granted Critical
Publication of KR100236095B1 publication Critical patent/KR100236095B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Abstract

본 발명은 다층 금속배선의 제조공정을 간소화시키도록 한 반도체 소자의 금속배선 제조방법에 관한 것으로서, 반도체 기판상에 일정한 폭을 갖는 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선의 표면이 소정부분 노출되도록 콘택홀을 갖는 절연막을 형성하는 단계와, 상기 콘택홀을 포함한 기판의 전면에 제 1, 제 2 도전층을 형성하는 단계와, 상기 콘택홀 내부의 제 2 도전층상에 플러그를 형성하는 단계와, 상기 플러그 주변을 제외한 제 1, 제 2 도전층을 제거하는 단계와, 상기 절연막을 표면으로부터 소정깊이로 식각하는 단계와, 그리고 상기 플러그와 콘택되도록 기판상에 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 금속배선 형성방법
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 다층 금속배선의 제조공정을 간소화시키도록 한 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로 다층배선을 이용하는 제품을 만드는 경우 층간의 배선을 연결하는 콘택(Contact)이 층간에 직렬로 되어 있을 경우에는 배선간의 절연층 두께 만큼의 깊이를 갖는 콘택에 알루미늄(Al)을 직접 채울 수 없다.
그래서 CVD(Chermical Vapor Deposition) 방식으로 텅스텐을 콘택홀 내부에 채우고 남도록 두껍게 증착하여 에치백 공정을 실시하여 콘택홀 내부에 텅스텐 플러그를 형성한다.
그러나 텅스텐 플러그를 형성할 때 제품의 전체구조 즉, 단차가 높은 부분과 낮은 부분의 단차 정도와 기울기 정도에 따라 텅스텐이 콘택홀을 제외한 다른 부분에 남는 것을 방지하기 위해 충분히 식각해주게 되는데 이때 텅스텐 플러그의 손실이 많아져 이후 배선공정이 복잡해지는 것을 알 수 있다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 금속배선 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래의 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
먼저, 도 1a에 도시한 바와같이 반도체 기판(11)상에 금속층을 증착하고, 상기 금속층을 사진석판술 및 식각공정으로 선택적으로 제거하여 상기 반도체 기판(11)상에 제 1 금속배선(12)을 형성한다.
이어, 상기 제 1 금속배선(12)을 포함한 반도체 기판(11)의 전면에 절연막(13)을 형성하고, 상기 제 1 금속배선(12)의 표면이 일정부분 노출되도록 상기 절연막(13)을 선택적으로 제거하여 콘택홀(Contact Hole)(14)을 형성한다.
도 1b에 도시한 바와같이 상기 콘택홀(14)을 포함한 반도체 기판(11)의 전면에 제 1 티타늄(Ti)막(15)과 제 1 티타늄 질화막(TiN)(16)을 차례로 형성하고, 상기 제 1 티타늄 질화막(16)을 포함한 반도체 기판(11)의 전면에 CVD(Chemical Vapor Deposition)법으로 텅스텐(17)을 증착한다.
여기서 상기 제 1 티타늄막(15)과 제 1 티타늄 질화막(16)은 일반적으로 텅스텐과 절연막과의 접착도가 좋지 않아서 절연막상에 텅스텐을 증착하는 경우에 에지(Edge) 부분에 들뜨는 현상이 발생하여 불량이 발생하게 된다.
이런 현상을 방지하고자 절연막과 접착도가 좋은 상기 제 1 티타늄막(15)과 제 1 티타늄 질화막(16)을 증착한 후, 상기 텅스텐(17)을 증착한다.
그리고 상기 텅스텐(17)은 상기 제 1 티타늄 질화막(16)의 표면으로부터 3000Å 이상으로 상기 콘택홀(14)을 채우고 남도록 증착한다.
도 1c에 도시한 바와같이 상기 텅스텐(17)의 전면에 에치백 공정을 실시하여 상기 콘택홀(14)내부에 텅스텐 플러그(17a)를 형성한다.
이때 상기 텅스텐 플러그(17a)는 상기 제 1 티타늄 질화막(16)의 표면까지 상기 텅스텐(17)을 모두 식각함으로 상기 콘택홀(14)내부에만 상기 제 1 티타늄 질화막(16)의 표면과 동일 높이로 텅스텐 플러그(17a)를 형성해야 하는데 상기 텅스텐 플러그(17a)는 제 1 티타늄 질화막(16)의 표면으로부터 적게는 몇 백 Å부터 몇 천 Å까지 들어가게 형성된다.
도 1d에 도시한 바와같이 상기 텅스텐 플러그(17a)가 상기 제 1 티타늄 질화막(16)의 표면과 단차가 심하기 때문에 단차를 줄이기 위해 상기 텅스텐 플러그(17a)를 포함한 반도체 기판(11)의 전면에 200 ~ 300Å 두께의 제 2 티타늄막(18)과 500 ~ 1000Å 두께의 제 2 티타늄 질화막(19)을 차례로 형성한다.
이어, 상기 제 2 티타늄 질화막(19)을 포함한 반도체 기판(11)의 전면에 PVD(Physical Vapor Deposition)법으로 알루미늄을 증착하여 제 2 금속배선(20)을 형성한다.
이때 상기 제 2 금속배선(20)을 형성하기 위해 알루미늄의 증착은 리플로우(Reflow)라는 방식을 사용하는데 이 방식은 고온에서 알루미늄을 녹여 콘택홀을 채운 후 다시 저온에서 응고시키는 방법을 써서 전기 전도 특성을 좋게한다.
그러나 이와 같은 종래의 반도체 소자의 금속배선 형성방법에 있어서 다음과 같은 문제점이 있었다.
즉, 에치백 공정을 실시하여 텅스텐 플러그를 형성하기 위해 텅스텐을 티타늄 질화막의 표면까지 식각할 경우 콘택홀 내부의 텅스텐 플러그의 손실이 많고, 이후 공정에서 리플로우 방식을 사용하여 알루미늄을 증착하는 공정이 복잡하고 많은 시간이 소요된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 텅스텐 플러그의 손실을 최소로하여 이후 공정을 간소화시키도록 한 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
*도면의 주요 부분에 대한 부호의 설명*
21 : 반도체 기판 22 : 제 1 금속배선
23 : 절연막 24 : 콘택홀
25 : 티타늄막 26 : 티타늄 질화막
27 : 텅스텐 27a : 텅스텐 플러그
28 : 제 2 금속배선
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 금속배선 형성방법은 반도체 기판상에 일정한 폭을 갖는 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선의 표면이 소정부분 노출되도록 콘택홀을 갖는 절연막을 형성하는 단계와, 상기 콘택홀을 포함한 기판의 전면에 제 1, 제 2 도전층을 형성하는 단계와, 상기 콘택홀 내부의 제 2 도전층상에 플러그를 형성하는 단계와, 상기 플러그 주변을 제외한 제 1, 제 2 도전층을 제거하는 단계와, 상기 절연막을 표면으로부터 소정깊이로 식각하는 단계와, 그리고 상기 플러그와 콘택되도록 기판상에 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 금속배선 형성방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
먼저, 도 2a에 도시한 바와같이 반도체 기판(21)상에 금속층을 증착하고, 상기 금속층을 사진석판술 및 식각공정으로 선택적으로 제거하여 상기 반도체 기판(21)상에 제 1 금속배선(22)을 형성한다.
이어, 상기 제 1 금속배선(22)을 포함한 반도체 기판(21)의 전면에 절연막(23)을 형성하고, 상기 제 1 금속배선(22)의 표면이 일정부분 노출되도록 절연막(23)을 선택적으로 제거하여 콘택홀(Contact Hole)(24)을 형성한다.
도 2b에 도시한 바와같이 상기 콘택홀(24)을 포함한 반도체 기판(21)의 전면에 티타늄(Ti)막(25)과 티타늄 질화막(TiN)(26)을 차례로 형성하고, 상기 티타늄 질화막(26)을 포함한 반도체 기판(21)의 전면에 CVD(Chemical Vapor Deposition)법으로 텅스텐(27)을 증착한다.
여기서 상기 텅스텐(27)은 상기 절연막(23)과 접착도가 좋지 않기 때문에 상기 절연막(23)과 접착도가 좋은 상기 티타늄막(25)과 티타늄 질화막(26)을 증착한 후, 상기 텅스텐(27)을 증착한다.
그리고 상기 텅스텐(27)은 상기 티타늄 질화막(26)의 표면으로부터 3000Å 이상으로 상기 콘택홀(24)을 채우고 남도록 증착한다.
도 2c에 도시한 바와같이 상기 텅스텐(27)의 전면에 에치백 공정을 실시하여 상기 콘택홀(24)내부에 텅스텐 플러그(27a)를 형성한다.
이때 상기 텅스텐 플러그(27a)는 상기 티타늄 질화막(26)의 표면까지 상기 텅스텐(27)을 모두 식각함으로 상기 콘택홀(24)내부에만 상기 티타늄 질화막(26)의 표면과 동일 높이로 텅스텐 플러그(27a)를 형성해야 하는데 상기 텅스텐 플러그(27a)는 티타늄 질화막(26)의 표면으로부터 적게는 몇 백 Å부터 몇 천 Å까지 들어가게 형성된다.
도 2d에 도시한 바와같이 상기 텅스텐 플러그(27a)의 주변을 제외한 상기 티타늄 질화막(26)과 티타늄막(25)을 제거한다.
도 2e에 도시한 바와같이 상기 절연막(23)을 표면으로부터 300 ~ 500Å정도 식각하는데, 이때 식각방법은 불소(F)기의 가스를 산소(O2)(100sccm)가스에 소량(5 ~ 15sccm) 첨가하여 고밀도 플라즈마 장비에서 식각공정을 실시한다.
여기서 상기 고밀도 플라즈마 장비에서 플라즈마를 방전시키는 소스 파워(Source Power)는 2000 W 정도로 사용하고, 식각 가스의 직진성을 유도하는 반도체 기판(21)이 놓이는 쪽에 바이어스 파워(Bias Power)를 200 ~ 300 W 정도 가하면 상기 텅스텐 플러그(27a)가 형성된 콘택홀(24) 입구 부분은 0.2㎛ 정도로 넓게 커지고 전체적으로 절연막(23)의 두께가 감소한다.
도 2f에 도시한 바와같이 상기 콘택홀(24)내부에 형성된 상기 텅스텐 플러그(27a)을 포함한 반도체 기판(21)의 전면에 PVD(Physical Vapor Deposition)법으로 알루미늄을 증착하여 제 2 금속배선(28)을 형성한다.
이상에서 설명한 바와같이 본 발명에 의한 반도체 소자의 금속배선 형성방법에 있어서 다음과 같은 효과가 있다.
첫째, 텅스텐 플러그를 형성한 후 티타늄막과 티타늄 질화막을 제거하고 절연막을 소정깊이로 식각함으로써 텅스텐 플러그의 손실을 최소로 할 수 있다.
둘째, 고밀도 플라즈마 장비에서 산소가스에 불소가스를 첨가함으로써 콘택홀 주위의 사이즈를 키우기 때문에 이후 금속배선 형성시 전기 전도 특성을 향상 시킬 수 있다.
셋째, 텅스텐 플러그가 표면과 단차가 적기 때문에 알루미늄을 증착할 때 리플로우 방식을 생략함으로써 공정이 간소하고, 시간도 단축할 수 있다.

Claims (5)

  1. 반도체 기판상에 일정한 폭을 갖는 제 1 금속배선을 형성하는 단계;
    상기 제 1 금속배선의 표면이 소정부분 노출되도록 콘택홀을 갖는 절연막을 형성하는 단계;
    상기 콘택홀을 포함한 기판의 전면에 제 1, 제 2 도전층을 형성하는 단계;
    상기 콘택홀 내부의 제 2 도전층상에 플러그를 형성하는 단계;
    상기 플러그 주변을 제외한 제 1, 제 2 도전층을 제거하는 단계;
    상기 절연막을 표면으로부터 소정깊이로 식각하는 단계; 그리고
    상기 플러그와 콘택되도록 기판상에 제 2 금속배선을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 제 1, 제 2 도전층은 절연막과 접착도가 좋은 티타늄막과 티타늄 질화막으로 형성함을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 절연막을 선택적으로 식각하는 공정은 불소(F)기의 가스를 산소(O2)(100sccm)가스에 소량(5 ~ 15sccm) 첨가하여 고밀도 플라즈마 장비에서 식각함을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 3 항에 있어서,
    상기 절연막은 표면으로부터 300 ~ 500Å정도 식각함을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 3 항에 있어서,
    상기 고밀도 플라즈마 장비에서 플라즈마를 방전시키는 소스 파워(Source Power)는 2000 W 정도로 사용하고, 식각 가스의 직진성을 유도하는 반도체 기판이 놓이는 쪽에 바이어스 파워(Bias Power)를 200 ~ 300 W 정도 가하면 상기 플러그가 형성된 콘택홀의 입구 부분은 0.2㎛ 정도로 넓게 커지고 전체적으로 절연막의 두께가 감소시키는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019970021322A 1997-05-28 1997-05-28 반도체 소자의 금속배선 형성방법 KR100236095B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970021322A KR100236095B1 (ko) 1997-05-28 1997-05-28 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970021322A KR100236095B1 (ko) 1997-05-28 1997-05-28 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR19980085264A KR19980085264A (ko) 1998-12-05
KR100236095B1 true KR100236095B1 (ko) 1999-12-15

Family

ID=19507535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970021322A KR100236095B1 (ko) 1997-05-28 1997-05-28 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100236095B1 (ko)

Also Published As

Publication number Publication date
KR19980085264A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
JP2959758B2 (ja) コンタクトホール内の導電性プラグ形成方法
KR100294838B1 (ko) 콘택트구조의제조방법
KR100236095B1 (ko) 반도체 소자의 금속배선 형성방법
KR100552811B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20000004332A (ko) 반도체 소자의 금속 배선 형성방법
KR100315039B1 (ko) 반도체 소자의 금속배선 형성방법
KR960009987B1 (ko) 반도체 소자의 금속배선 형성방법
KR100400251B1 (ko) 반도체 소자의 유기 반사 방지막 식각방법
KR100552835B1 (ko) 반도체소자의 금속 플러그 형성방법
KR950014270B1 (ko) 반도체 배선공정에서의 플러그(Plug) 형성방법
KR100744243B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR19990003564A (ko) 반도체 소자의 금속 배선 형성 방법
KR20010064077A (ko) 리프트-오프법을 이용한 반도체 소자의 금속배선 형성방법
JPH04225550A (ja) メタルプラグの形成方法
KR19990059098A (ko) 반도체 소자의 제조방법
KR20000042855A (ko) 반도체 소자의 금속배선 형성방법
KR19980085833A (ko) 반도체 소자의 제조 방법
KR20030018746A (ko) 반도체 소자의 금속배선 형성방법
KR19990060828A (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR20000003409A (ko) 반도체 소자의 금속배선 형성 방법
JPH08107148A (ja) 配線構造及び配線構造の形成方法
KR20040055876A (ko) 반도체 공정의 패시베이션 방법
JPH1074833A (ja) コンタクト形成方法
KR20050033212A (ko) 반도체 소자 제조 방법
KR20000044947A (ko) 반도체 소자의 텅스텐 플러그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee