KR100744243B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100744243B1
KR100744243B1 KR1020050131232A KR20050131232A KR100744243B1 KR 100744243 B1 KR100744243 B1 KR 100744243B1 KR 1020050131232 A KR1020050131232 A KR 1020050131232A KR 20050131232 A KR20050131232 A KR 20050131232A KR 100744243 B1 KR100744243 B1 KR 100744243B1
Authority
KR
South Korea
Prior art keywords
etching process
etching
metal layer
sccm
forming
Prior art date
Application number
KR1020050131232A
Other languages
English (en)
Other versions
KR20070069290A (ko
Inventor
이완기
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050131232A priority Critical patent/KR100744243B1/ko
Publication of KR20070069290A publication Critical patent/KR20070069290A/ko
Application granted granted Critical
Publication of KR100744243B1 publication Critical patent/KR100744243B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명에 따른 반도체 소자의 금속 배선 형성 방법은, 반도체 기판 상에 절연막과 금속층을 형성하는 단계와, 금속층의 상부에 금속배선을 정의하기 위한 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 식각 마스크로 N(N≥2)차의 식각 공정을 실시하여 금속층을 점진적으로 식각하되, 식각 공정 중 N-1 식각 공정까지 포토레지스트 패턴에 의해 드러난 금속층을 식각하고, N번째 식각 시 절연막의 일부를 식각하는 오버 식각 공정을 실시하여 금속 배선을 형성하는 단계를 포함하며, 식각 공정 중 N-1 또는 N 번째 식각 공정까지는 폴리머 유발 가스를 첨가시켜 금속층을 식각 시 금속층의 측벽에 폴리머를 유발시켜 금속층의 측벽을 보호하는 것을 특징으로 한다.
이와 같이, 본 발명은 금속층을 다단계로 나누어서 식각하여 금속 배선을 형성함과 더불어 폴리머 유발 가스를 첨가시켜 식각 공정을 진행함으로서, 금속 배선의 하부에 노치가 형성되는 것을 방지하여 금속 배선 공정의 신뢰성을 확보할 수 있어 반도체 소자의 수율을 향상시킬 수 있다.
반도체, 금속배선, 노치(notch)

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FABRICATING A METAL LINE IN A SEMICONDUCTOR}
도 1a 내지 도 1c는 종래 반도체 소자의 금속 배선 형성 방법을 설명하기 공정 흐름도이며,
도 2a 내지 도 2g는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 금속 배선 형성 과정을 도시한 공정 단면도이다.
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로, 고전압이 인가되는 전력 반도체의 경우 박막의 금속 라인이 형성되며, 일렉트로 마이그레이션(electron migration) 현상 및 금속 라인의 단선이 우려된다.
이런 이유로, 고전압 반도체 소자의 상부 금속 배선으로 20000Å 이상의 두꺼운 금속 배선을 사용한다.
이하, 첨부된 도면을 참조하여 종래 반도체 소자의 금속 배선 형성 방법을 설명하기로 한다.
도 1a 내지 도 1c는 종래 반도체 소자의 금속 배선 형성 방법을 설명하기 공정 흐름도이다.
도 1a에 도시된 바와 같이, 금속 배선을 형성하기 위한 하부 구조가 형성된 기판(11) 상에 절연막(13) 및 금속층(15)을 형성한다. 여기에서 금속층(15)은 예를 들어 20000Å이상의 두께를 갖는 알루미늄(Al)을 증착하여 형성된다.
이때, 도시 생략되었지만, 금속층(15)의 상부에는 반사 방지막이 형성될 수 있으며, 반사 방지막은 예를 들어 티타늄 나이트라이드를 증착하여 형성된다.
도 1b에 도시된 바와 같이, 금속층(15)의 상부에 포토레지스트를 도포한 후 사진 및 현상 공정을 실시하여 금속층(15)의 일부가 드러난 포토레지스트 패턴(17)을 형성한다.
이후, 도 1c에 도시된 바와 같이, 포토레지스트 패턴(17)을 식각 마스크로 하여 포토레지스트 패턴(17)에 의해 드러난 금속층(15)을 식각하고, 스트리핑 공정을 실시하여 잔존하는 포토레지스트 패턴(17)을 제거함으로서, 금속 배선(19)을 형성한다. 여기에서 금속층(15)은 플라즈마 식각 방법에 의해서 식각된다.
그러나, 종래 반도체 소자의 금속 배선 형성 방법에서 20000Å이상의 두께(두꺼운)를 갖는 금속층을 플라즈마 식각 공정으로 제거하는 경우에 식각 공정 시 전체 금속층 중에서 하부 측벽에 대한 패시베이션 마진(passivation margin)이 부족하여, 도 1c에 도시된 바와 같이, 금속 배선이 형성된 후 금속 배선의 하부 측벽에는 노치(notch)(A)가 발생하게 된다.
이러한 금속배선의 노치(A)는 일렉트로 마이그레이션에 의해 소자 페일(fail)을 유발시키며, 수율을 감소시킬 뿐만 아니라 소자의 특성을 악화시키는 문제점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 금속층을 다단계로 나누어서 식각하여 금속 배선을 형성함과 더불어 폴리머 유발 가스를 첨가시켜 식각 공정을 진행함으로서, 금속 배선의 하부에 노치가 형성되는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 반도체 기판 상에 절연막과 금속층을 형성하는 단계와, 상기 금속층의 상부에 금속배선을 정의하기 위한 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 N(N≥2)차의 식각 공정을 실시하여 상기 금속층을 점진적으로 식각하되, 상기 식각 공정 중 N-1 식각 공정까지 상기 포토레지스트 패턴에 의해 드러난 상기 금속층을 식각하고, 상기 N번째 식각 시 상기 절연막의 일부를 식각하는 오버 식각 공정을 실시하여 금속 배선을 형성하는 단계를 포함하며, 상기 식각 공정 중 N-1 또는 N 번째 식각 공정까지는 폴리머 유발 가스를 첨가시켜 진행하되, 상기 식각 공정이 진행될 때마다 상기 폴리머 유발 가스의 양을 점진적으로 증가시키는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명한다.
도 2a 내지 도 2g는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 금속 배선 형성 과정을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 먼저 금속 배선을 형성하기 위한 하부 구조가 형성된 기판(200) 상에 절연막(202) 및 금속층(204)을 형성한다. 여기에서 금속층(204)은 예를 들어 20000Å이상부터 50000∼60000Å까지의 두께를 갖는 알루미늄(Al)을 증착하여 형성된다.
이어서, 금속층(204)의 상부에 포토레지스트를 도포한 후 사진 및 현상 공정을 금속 배선을 정의하기 위한 포토레지스트 패턴(206)을 형성한다.
그런 다음, 도 2b에 도시된 바와 같이, 포토레지스트 패턴(206)을 식각 마스크로 제 1 식각 공정을 실시하여 포토레지스트 패턴(206)에 의해 드러난 금속층(204)의 일부를 식각하는데, 이때 제 1 식각 공정 시 식각되는 금속층(204)의 측벽이 손상되는 것을 방지하기 위하여 폴리머 유발 가스를 첨가시킨다. 이러한 폴리머 유발 가스에 의해 금속층(204)의 측벽에는 폴리머가 생성되며, 생성된 폴리머에 의해 제 1 식각 공정 시 식각되는 금속층(204)의 측벽이 손상되는 것을 방지할 수 있다.
여기서, 제 1 식각 공정 시 포토레지스트 패턴(206)의 일부가 제거되고, 대략 금속층(204)의 두께에서 1/2 정도가 식각된다. 제 1 식각 공정에서 사용하는 폴리머 생성 가스는 0∼5sccm의 CHF3, 0∼10sccm의 N2 및 0∼5sccm의 CF4 가스이다.
이후, 도 2c에 도시된 바와 같이, 제 1 식각 공정으로 일부 제거된 포토레지스트 패턴(206)을 식각 마스크로 하여 제 2 식각 공정을 실시하여 포토레지스트 패 턴(206)에 의해 드러난 금속층(204)의 일부를 식각하는데, 이때 제 1 식각 공정과 마찬가지로 식각되는 금속층(204)의 측벽이 손상되는 것을 방지하기 위하여 폴리머 유발 가스를 첨가시킨다. 이때 제 2 식각 공정 시 첨가되는 폴리머 유발 가스는 금속층(204)의 깊이가 깊어지기 때문에 제 1 식각 공정에 비해 많은 양이 첨가된다.
이때, 제 2 식각 공정 시 제 1 식각 공정과 마찬가지로 포토레지스트 패턴(206)의 일부가 제거되고, 대략 식각된 금속층(204)의 두께에서 1/2 정도가 식각된다.
그리고 나서, 도 2d에 도시된 바와 같이, 제 2 식각 공정으로 일부 제거된 포토레지스트 패턴(206)을 식각 마스크로 하여 제 3 식각 공정을 실시하여 절연막(202)의 상부면이 드러나도록 포토레지스트 패턴(206)에 의해 드러난 금속층(204)을 식각하여 금속 배선(208)을 형성하는데, 이때 제 1, 2 식각 공정과 마찬가지로 식각되는 금속층(204)의 측벽이 손상되는 것을 방지하기 위하여 폴리머 유발 가스를 첨가시킨다. 이때 제 3 식각 공정 시 첨가되는 폴리머 유발 가스는 금속층(204)의 깊이가 깊어지기 때문에 제 2 식각 공정에 비해 많은 양이 첨가된다.
또한, 제 3 식각 공정 시 제 1, 2 식각 공정과 마찬가지로 포토레지스트 패턴(206)의 일부가 제거된다.
그런 다음, 도 2e에 도시된 바와 같이, 제 3 식각 공정에 의해 일부 제거된 포토레지스트 패턴(206)을 식각 마스크로 금속 배선(208)에 의해서 드러난 절연막(202)을 식각하는데, 이때 식각되는 절연막(202)의 두께는 500Å이상이다.
이후, 도 2f에 도시된 바와 같이, 잔존하는 포토레지스트 패턴(206)을 스트리핑 공정으로 제거한다.
여기서, 제 1, 2 3 식각 공정 시 이용되는 폴리머 유발 가스는, CHF3, N2 및 CF4인의 혼합가스이다 즉, 제 1 식각 공정에서는, 0∼5sccm의 CHF3, 0∼10sccm의 N2 및 0∼5sccm의 CF4를 첨가시키고, 제 2 식각 공정에서는, 0∼5sccm의 CHF3, 5∼10sccm의 N2 및 0∼5sccm의 CF4를 첨가시키며, 제 3 식각 공정에서는, 0∼5sccm의 CHF3, 0∼10sccm의 N2 및 0∼5sccm의 CF4를 첨가시킨다.
또한, 제 1, 2, 3, 4 식각 공정은 상기 각각의 식각 공정은, 8∼20mT의 공정 압력, 200∼700watt의 소스(source) RF 전력, 150∼300watt의 바이어스(bias) RF 전력, 40도∼60도의 캐소드 온도 및 8Torr∼14Torr의 He를 이용한 냉각 조건으로 설정된 플라즈마 장치에서 이루어지며, 50∼80sccm의 Cl2 가스 및 25∼50sccm의 BCl3 가스가 주입된다.
일반적으로, 금속층(206)이 20000Å 이하의 두께를 갖는 경우에는 제 1, 2 식각 공정에 의해 금속 배선이 형성되며, 20000Å 이상의 두께인 경우에는 이후 단계가 필요로 하다.
본 발명의 바람직한 실시 예에서는 금속층(204)과 포토레지스트 패턴(206)을 형성한 후 포토레지스트 패턴(206)을 식각 마스크로 하여 금속층(204)을 점진적으로 식각하여 금속 배선(208)을 형성하는 것으로 예를 들어 설명하였지만, 다른 실 시 예로서 금속층(204)의 상부에 식각 공정 시 금속층(204)의 상부가 손상되는 것을 방지하기 위한 하드 마스크막을 형성한 후 포토레지스트 패턴(206)을 형성하고, 포토레지스트 패턴(206)과 하드 마스크막을 식각 마스크로 하여 금속층(204)을 점진적으로 식각하여 금속배선(208)을 형성할 수 있다.
특히, 하드 마스크막은 50000Å 이상의 두께를 갖는 금속층을 형성하여 금속 배선을 형성할 때 금속층의 상부에 형성되어 식각 공정 시 금속층의 상부가 손상되는 것을 방지한다.
본 발명에 따르면, 금속층을 다단계로 나누어서 식각하여 금속 배선을 형성함과 더불어 폴리머 유발 가스를 첨가시켜 식각 공정을 진행함으로서, 금속 배선의 하부에 노치가 형성되는 것을 방지할 수 있다.
본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
이상 설명한 바와 같이, 본 발명은 금속층을 다단계로 나누어서 식각하여 금속 배선을 형성함과 더불어 폴리머 유발 가스를 첨가시켜 식각 공정을 진행함으로서, 금속 배선의 하부에 노치가 형성되는 것을 방지하여 금속 배선 공정의 신뢰성을 확보할 수 있어 반도체 소자의 수율을 향상시킬 수 있다.

Claims (8)

  1. 반도체 기판 상에 절연막과 금속층을 형성하는 단계와,
    상기 금속층의 상부에 금속배선을 정의하기 위한 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴을 식각 마스크로 N(N≥2)차의 식각 공정을 실시하여 상기 금속층을 점진적으로 식각하되, 상기 식각 공정 중 N-1 식각 공정까지 상기 포토레지스트 패턴에 의해 드러난 상기 금속층을 식각하고, 상기 N번째 식각 시 상기 절연막의 일부를 식각하는 오버 식각 공정을 실시하여 금속 배선을 형성하는 단계를 포함하며,
    상기 식각 공정 중 N-1 또는 N 번째 식각 공정까지는 폴리머 유발 가스를 첨가시켜 진행하되, 상기 식각 공정이 진행될 때마다 상기 폴리머 유발 가스의 양을 점진적으로 증가시키는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 폴리머 유발 가스는, CHF3, N2 및 CF4로 이루어진 혼합가스인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 2 항에 있어서,
    상기 금속 배선은, 3번 식각 공정을 실시하여 형성되며,
    상기 식각 공정 중 첫 번째 식각 공정에서는, 0∼5sccm의 CHF3, 0∼10sccm의 N2 및 0∼5sccm의 CF4로 이루어진 혼합액을 상기 폴리머 유발 가스로 이용하고, 상기 식각 공정 중 두 번째 식각 공정에서는, 0∼5sccm의 CHF3, 5∼10sccm의 N2 및 0∼5sccm의 CF4로 이루어진 혼합액을 상기 폴리머 유발 가스로 이용하며, 상기 식각 공정 중 세 번째 식각 공정에서는, 0∼5sccm의 CHF3, 0∼10sccm의 N2 및 0∼5sccm의 CF4로 이루어진 혼합액을 상기 폴리머 유발 가스로 이용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 각각의 식각 공정은, 8∼20mT의 공정 압력, 200∼700watt의 소스(source) RF 전력, 150∼300watt의 바이어스(bias) RF 전력, 40도∼60도의 캐소드 온도 및 8Torr∼14Torr의 He를 이용한 냉각 조건으로 설정된 플라즈마 장치에서 이 루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 각각의 식각 공정에는, 50∼80sccm의 Cl2 가스 및 25∼50sccm의 BCl3 가스가 주입되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 식각 공정 중 마지막 식각 공정에서 식각되는 절연막의 두께는, 500Å인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  8. 제 1 항에 있어서,
    상기 금속층은, 50000∼60000Å이상의 두께를 갖는 알루미늄(Al)인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020050131232A 2005-12-28 2005-12-28 반도체 소자의 금속 배선 형성 방법 KR100744243B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131232A KR100744243B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131232A KR100744243B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20070069290A KR20070069290A (ko) 2007-07-03
KR100744243B1 true KR100744243B1 (ko) 2007-07-30

Family

ID=38504927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131232A KR100744243B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100744243B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100221585B1 (ko) 1996-06-28 1999-09-15 김영환 반도체 소자의 비아홀 형성방법
KR20010063765A (ko) * 1999-12-24 2001-07-09 박종섭 반도체소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100221585B1 (ko) 1996-06-28 1999-09-15 김영환 반도체 소자의 비아홀 형성방법
KR20010063765A (ko) * 1999-12-24 2001-07-09 박종섭 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR20070069290A (ko) 2007-07-03

Similar Documents

Publication Publication Date Title
JPH11330046A (ja) 半導体装置の製造方法及び半導体装置
US11742241B2 (en) ALD (atomic layer deposition) liner for via profile control and related applications
US7381640B2 (en) Method of forming metal line and contact plug of flash memory device
KR100744243B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100876532B1 (ko) 반도체 소자의 제조 방법
KR100373358B1 (ko) 비아 퍼스트 듀얼 대머신 공정을 사용한 반도체 소자제조방법
KR100315039B1 (ko) 반도체 소자의 금속배선 형성방법
US20060094235A1 (en) Method for fabricating gate electrode in semiconductor device
KR100906642B1 (ko) 반도체 소자의 게이트전극 제조방법
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
KR100377163B1 (ko) 반도체소자의 폴리실리콘 플러그 형성 방법
US6949469B1 (en) Methods and apparatus for the optimization of photo resist etching in a plasma processing system
JPH11307516A (ja) 半導体装置の製造方法
KR100552806B1 (ko) 박막 커패시터 제조 방법
KR20050122642A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100831572B1 (ko) 반도체 소자의 배선 형성방법
KR100406738B1 (ko) 반도체 소자의 제조 방법
KR100325599B1 (ko) 반도체 소자의 접촉구 형성 방법
KR100236095B1 (ko) 반도체 소자의 금속배선 형성방법
KR100751686B1 (ko) 낸드 플래쉬 메모리 소자의 소자분리막 형성방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR100300860B1 (ko) 반도체 소자의 알루미늄 금속배선 형성 방법
JP2012079792A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee