KR19990059098A - 반도체 소자의 제조방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 다층 절연막을 이용하여 콘택 홀 입구가 경사지게 형성되도록 한 후 그 내부에 금속 플러그를 형성하는 방법에 관한 것임.

2. 발명이 해결하려고 하는 기술적 과제

금속층 상호 연결 방법 중의 하나인 금속 플러그 형성 과정에서, 반도체 소자가 고집적화될 수록 좁고 깊은 콘택 홀로 인하여 키 홀이 생기는 현상이 발생하고, 이는 이후 배선용 금속층 증착시 보이드를 유발하는 등 반도체 소자의 신뢰성을 저하시키는 요인으로 작용하는 문제점이 있음.

3. 발명의 해결 방법의 요지

식각률이 다른 두 개 이상의 층으로 절연막을 증착한 후 콘택 홀을 형성하되 콘택 홀 입구를 경사지게 형성하여 키 홀 및 보이드가 발생하지 않도록 안정된 금속 플러그를 형성함.

4. 발명의 중요한 용도

반도체 소자의 금속층 상호 연결 공정.

Description

반도체 소자의 제조 방법

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 다층 절연막을 이용하여 콘택 홀(contact hole) 입구가 경사지게(sloped) 형성되도록 한 후 그 내부에 금속 플러그(plug)를 형성하는 방법에 관한 것이다.

금속층 상호 연결(metal interconnection) 방법 중의 하나인 금속 플러그 형성 과정에서, 반도체 소자가 고집적화될 수록 좁고 깊은 콘택 홀로 인하여 플러그용 금속이 콘택 홀 내부를 완전히 채우지 못하고 빈 공간이 생기게 되는 현상이 발생한다.

도면을 참조하여 설명하고자 한다. 도 1(a) 및 도 1(b)는 종래의 기술에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도로써, 도 1(a)에 도시된 것과 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(11) 상부에 절연막(12)을 증착한 후, 선택된 영역에 콘택 홀을 형성한다. 콘택 홀을 포함하는 전체 구조 상부에 장벽 금속층(13)을 증착한 후, 콘택 홀 내부에 플러그를 형성하기 위하여 장벽 금속층(13) 상부에 플러그용 금속층(14)을 증착한다. 일반적으로 플러그로 많이 사용되는 텅스텐을 실시 예로 설명하고자 한다. 이 때, 콘택 홀 내부가 텅스텐으로 완전히 채워져야 하지만 좁고 깊은 콘택 홀로 인하여 도 1(a)에 도시된 것과 같은, 키 홀(key hole ; 15)이 발생하게 된다. 이러한 키 홀(15)의 생성은 좁고 깊은 콘택 홀로 인하여, 장벽 금속층(13) 증착시 콘택 홀의 입구에 장벽 금속층(13)이 돌출(overhang ; A)되어 형성되므로, 콘택 홀 입구가 더욱 좁아지게 된다. 따라서 텅스텐 층(14)의 증착시 층덮힘이 불량하게 되어 콘택 홀 내부에 키 홀(15)과 같은 빈 공간이 생기게 된다. 이러한 키 홀(15)은 텅스텐 층(14)의 에치 백(etch back) 공정으로 텅스텐 플러그(14A)를 형성하는 과정에서, 도 1(b)에 도시된 것과 같이, 더욱 성장되어 보이드(void ; 18)를 유발시킨다.

그러므로 도 1(b)와 같이, 배선용 금속층(16) 및 반사 방지층(17)을 증착하어 금속 배선을 형성하여도, 보이드(18)가 단락을 유발시키는 등 반도체 소자의 신뢰성을 저하 시키는 요인으로 작용한다.

본 발명은 키 홀 및 보이드가 없는 양호한 금속 플러그를 형성하여 신뢰성 높은 반도체 소자를 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판 상부에 다층 절연막을 형성하되, 습식 식각률이 빠른 절연막이 상부에 형성되도록 하는 단계와, 상기 다층 절연막 최상부에 감광막 패턴을 형성하고 선택된 영역에 상기 기판이 노출되도록 콘택 홀을 형성하는 단계와, 상기 감광막 패턴의 제거 및 세정 공정시 상기 다층 절연막의 일부가 식각되도록 하되, 상기 다층 절연막의 상부가 경사지게 식각되어 콘택 홀의 입구가 넓어 지도록 하는 단계와, 상기 콘택 홀을 포함하는 전체 구조 상부에 금속 장벽층 및 플러그용 금속층을 순차로 증착한 후, 상기 플러그용 금속층을 에치 백 하여 금속 플러그를 형성하는 단계와, 상기 금속 플러그를 포함하는 전체 구조 상부에 배선용 금속층 및 반사 방지층을 순차로 증착하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

도 1(a) 및 도 1(b)는 종래의 기술에 의한 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도.

도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도.

<도면의 주요부분에 대한 부호 설명>

11 및 21 : 반도체 기판 12 : 절연막

13 및 25: 장벽 금속층 14 : 플러그용 금속층

14A 및 26 : 금속 플러그 15 : 키 홀

16 및 27 : 배선용 금속층 17 및 28 : 반사 방지층

18 : 보이드 22 : 제 1 절연막

23 : 제 2 절연막 24 : 감광막

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 2(a) 내지 도 2(c)는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면도이다.

도 2(a)에 도시된 것과 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(21) 상부에 제 1 절연막(22) 및 제 2 절연막(23)을 순차적으로 증착한 후, 선택된 영역에 감광막(24) 패턴을 형성한다. 이 때, 제 1 절연막(22)은 BPSG를 사용하고, 제 2 절연막(23)은 제 1 절연막(22)보다 습식 식각률(wet etch rate)이 빠른 PSG 또는 TEOS를 사용한다. 특히, PSG를 사용하는 경우 BPSG보다 식각률이 4배 이상 빠르므로 우수한 공정 효과가 있다. 제 2 절연막(23)의 두께는 제 1 절연막(22) 두께의 2/5가 되도록 제어하여 증착한다.

도 2(b)는 감광막(24) 패턴을 이용하여 콘택 홀을 형성한 후, 감광막(24) 제거 및 세정(cleaning) 공정을 실시한 단면도이다. 세정 공정은 BOE 용액 또는 HF 용액을 사용하여 진행되는데, 이 과정에서 제 1 절연막(22) 및 제 2 절연막(23)이 부분 식각된다. 이 때, 제 1 절연막(22)과 제 2 절연막(23)의 식각률 차이로 인하여 제 2 절연막(23)이 더 많이 식각되고, 따라서 콘택 홀의 입구가 경사진 모양(sloped)으로 형성된다.

도 2(c)에 도시된 것과 같이, 콘택 홀을 포함하는 전체 구조 상부에 장벽 금속층(25)을 증착한다. 콘택 홀의 입구가 세정 공정을 통한 제 2 절연막(23)의 식각으로 넓어졌기 때문에, 종래의 기술에서와 같은 장벽 금속층(25)이 돌출되어 콘택 홀 입구를 좁아지게 하는 현상을 방지 할 수 있게 된다. 따라서 키 홀 및 보이드 생성 없이 배선용 금속층(27)과 전기적 접속이 양호한 금속 플러그(26)를 형성할 수 있다.

장벽 금속층(25)으로는 타이타늄(Ti) 및 타이타늄 나이트라이드(TiN)를 사용하고, 금속 플러그(26)로는 텅스텐이 사용되며, 배선용 금속층(27)으로는 알루미늄(Al)을 사용한다. 배선용 금속층(27) 상부에는 타이타늄 나이트라이드 반사 방지막(28)을 형성시켜 금속 배선을 형성한다.

상술한 바와 같이 본 발명에 의하면, 절연막의 증착을 식각률이 다른 여러층으로 진행하여, 콘택 홀의 입구가 넓어지도록 콘택 홀을 형성함으로써 키 홀 및 보이드 생성 없이 금속 플러그를 형성할 수 있는 탁월한 효과가 있다.

Claims (8)

1. 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판 상부에 다층 절연막을 형성하되, 습식 식각률이 빠른 절연막이 상부에 형성되도록 하는 단계와,

   상기 다층 절연막 최상부에 감광막 패턴을 형성하고 선택된 영역에 상기 기판이 노출되도록 콘택 홀을 형성하는 단계와,

   상기 감광막 패턴의 제거 및 세정 공정시 상기 다층 절연막의 일부가 식각되도록 하되, 상기 다층 절연막의 상부가 경사지게 식각되어 콘택 홀의 입구가 넓어 지도록 하는 단계와,

   상기 콘택 홀을 포함하는 전체 구조 상부에 금속 장벽층 및 플러그용 금속층을 순차로 증착한 후, 상기 플러그용 금속층을 에치 백 하여 금속 플러그를 형성하는 단계와,

   상기 금속 플러그를 포함하는 전체 구조 상부에 배선용 금속층 및 반사 방지층을 순차로 증착하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
2. 제 1 항에 있어서,

   상기 다층 절연막은 적어도 제 1 절연막 및 제 2 절연막으로 이루어진 것을 특징으로 하는 반도체 소자의 제조 방법.
3. 제 2 항에 있어서,

   상기 제 1 절연막은 BPSG인 것을 특징으로 하는 반도체 소자의 제조 방법.
4. 제 2 항에 있어서,

   상기 제 2 절연막은 PSG 및 TEOS 중 적어도 어느 하나인 것을 특징으로 하는 반도체 소자의 제조 방법.
5. 제 1 항에 있어서,

   상기 제 2 절연막의 두께는 상기 제 1 절연막 두께의 5 분의 2 이하가 되도록 제어하는 것을 특징으로 하는 반도체 소자의 제조 방법.
6. 제 1 항에 있어서,

   상기 세정 공정은 BOE 용액 및 HF 용액 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
7. 제 1 항에 있어서,

   상기 금속 플러그는 텅스텐인 것을 특징으로 하는 반도체 소자의 제조 방법.
8. 제 1 항에 있어서,

   상기 배선용 금속층은 알루미늄인 것을 특징으로 하는 반도체 소자의 제조 방법.