JPH1074833A - コンタクト形成方法 - Google Patents
コンタクト形成方法Info
- Publication number
- JPH1074833A JPH1074833A JP22848996A JP22848996A JPH1074833A JP H1074833 A JPH1074833 A JP H1074833A JP 22848996 A JP22848996 A JP 22848996A JP 22848996 A JP22848996 A JP 22848996A JP H1074833 A JPH1074833 A JP H1074833A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- substrate
- layer
- contact
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 基板の拡散層と配線層とを導通するコンタク
トを形成するに当たり、信頼性の高いコンタクトを形成
できる方法を提供する。 【解決手段】 不純物濃度の高い拡散領域１２を有する
シリコン基板１４上に絶縁膜１６を形成する工程と、絶
縁膜を貫通して拡散領域を露出させるコンタクトホール
１８を高密度プラズマエッチング法により開口する工程
と、コンタクトホールの底面及び側面を含め基板全面に
ポリシリコン膜３２を成膜する工程と、異方性エッチン
グを施して、コンタクトホールの側面のポリシリコン膜
を除いて、コンタクトホールの底面及び基板面のポリシ
リコン膜を除去する工程と、基板にＣＤＥによるライト
エッチングを施して、コンタクトホールの底面の損傷領
域及びコンタクトホールの側面のポリシリコン膜を除去
するＣＤＥ工程とを有する。
トを形成するに当たり、信頼性の高いコンタクトを形成
できる方法を提供する。 【解決手段】 不純物濃度の高い拡散領域１２を有する
シリコン基板１４上に絶縁膜１６を形成する工程と、絶
縁膜を貫通して拡散領域を露出させるコンタクトホール
１８を高密度プラズマエッチング法により開口する工程
と、コンタクトホールの底面及び側面を含め基板全面に
ポリシリコン膜３２を成膜する工程と、異方性エッチン
グを施して、コンタクトホールの側面のポリシリコン膜
を除いて、コンタクトホールの底面及び基板面のポリシ
リコン膜を除去する工程と、基板にＣＤＥによるライト
エッチングを施して、コンタクトホールの底面の損傷領
域及びコンタクトホールの側面のポリシリコン膜を除去
するＣＤＥ工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、コンタクト形成方
法に関し、更に詳細には、基板の拡散領域と配線層とを
導通するコンタクトを形成する際に、信頼性の高いコン
タクトを形成できるように改良したコンタクト形成方法
に関するものである。
法に関し、更に詳細には、基板の拡散領域と配線層とを
導通するコンタクトを形成する際に、信頼性の高いコン
タクトを形成できるように改良したコンタクト形成方法
に関するものである。
【０００２】
【従来の技術】デザインルールの微細化と共に、微細加
工を可能とする高密度プラズマ処理法、特に高密度プラ
ズマエッチング法が多用されるようになり、そのためデ
バイスの基板面に発生するプラズマ・ダメージが問題視
されている。例えば、高密度プラズマを利用したドライ
エッチング法により、基板の拡散領域と配線層とを導通
するコンタクトを形成するためのコンタクトホールを開
口する際、基板のコンタクト底部、即ち拡散領域の表層
にＳｉＣが形成されることが、確認されている。ＳｉＣ
は、上層配線と基板とのコンタクト抵抗を増加させるこ
とから配線形成前にＳｉＣの除去を行う必要がある。そ
こで、従来 基板に与えるダメージが比較的小さいChem
ical Dry Etching（ＣＤＥ、以下、簡単にＣＤＥと言
う）を適用して、拡散領域内のＳｉＣを除去している。
ＣＤＥは、反応ガスをマイクロ波放電によりプラズマ化
してラジカルを生成し、生成したラジカルをエッチング
室に導入して、基板面に衝突させエッチングを行う方式
である。
工を可能とする高密度プラズマ処理法、特に高密度プラ
ズマエッチング法が多用されるようになり、そのためデ
バイスの基板面に発生するプラズマ・ダメージが問題視
されている。例えば、高密度プラズマを利用したドライ
エッチング法により、基板の拡散領域と配線層とを導通
するコンタクトを形成するためのコンタクトホールを開
口する際、基板のコンタクト底部、即ち拡散領域の表層
にＳｉＣが形成されることが、確認されている。ＳｉＣ
は、上層配線と基板とのコンタクト抵抗を増加させるこ
とから配線形成前にＳｉＣの除去を行う必要がある。そ
こで、従来 基板に与えるダメージが比較的小さいChem
ical Dry Etching（ＣＤＥ、以下、簡単にＣＤＥと言
う）を適用して、拡散領域内のＳｉＣを除去している。
ＣＤＥは、反応ガスをマイクロ波放電によりプラズマ化
してラジカルを生成し、生成したラジカルをエッチング
室に導入して、基板面に衝突させエッチングを行う方式
である。
【０００３】ここで、図３を参照して、基板の拡散層と
配線層とを導通する従来のコンタクト形成方法を簡単に
説明する。 （１）先ず、図３（ａ）に示すように、ｐ−ウエル領域
内にｎ＋拡散層１２を形成したシリコン基板１４上に層
間絶縁膜としてＳｉＯ2 膜１６を成膜する。 （２）次いで、ホトリソグラフィ法によりレジストマス
ク（図示せず）を形成し、そのレジストマスクを使用し
て、図３（ｂ）に示すように、高密度プラズマエッチン
グ法によりＳｉＯ2 膜１６を貫通して拡散層１２を露出
させるコンタクトホール１８を開口する。この結果、コ
ンタクトホール１８の底部、即ち拡散層１２の表層がＳ
ｉＣに転化する等により、拡散層１２の表層にダメージ
層２０が生成する。 （３）続いて、ダメージ層２０を除去するために、ＣＤ
Ｅによるライトエッチングを適用して、図３（ｃ）に示
すように、拡散層２０をエッチングする。 （４）次いで、図３（ｄ）に示すように、Ｔｉ／ＴｉＮ
層の密着層２２、更にタングステン膜２４を基板全面に
成膜し、続いてエッチバックして、コンタクトプラグ２
６を形成する。
配線層とを導通する従来のコンタクト形成方法を簡単に
説明する。 （１）先ず、図３（ａ）に示すように、ｐ−ウエル領域
内にｎ＋拡散層１２を形成したシリコン基板１４上に層
間絶縁膜としてＳｉＯ2 膜１６を成膜する。 （２）次いで、ホトリソグラフィ法によりレジストマス
ク（図示せず）を形成し、そのレジストマスクを使用し
て、図３（ｂ）に示すように、高密度プラズマエッチン
グ法によりＳｉＯ2 膜１６を貫通して拡散層１２を露出
させるコンタクトホール１８を開口する。この結果、コ
ンタクトホール１８の底部、即ち拡散層１２の表層がＳ
ｉＣに転化する等により、拡散層１２の表層にダメージ
層２０が生成する。 （３）続いて、ダメージ層２０を除去するために、ＣＤ
Ｅによるライトエッチングを適用して、図３（ｃ）に示
すように、拡散層２０をエッチングする。 （４）次いで、図３（ｄ）に示すように、Ｔｉ／ＴｉＮ
層の密着層２２、更にタングステン膜２４を基板全面に
成膜し、続いてエッチバックして、コンタクトプラグ２
６を形成する。
【０００４】
【発明が解決しようとする課題】しかし、（３）の工程
で実施したＣＤＥは等方性エッチングであるので、基板
エッチング時に、コンタクトホール１８の底面のみなら
ず、シリコン基板１４が横方向にも削られて、図３
（ｃ）に示すように、ＳｉＯ2 膜１６の下に横孔状の凹
み２８が発生する。その結果、（４）の工程でＴｉ／Ｔ
ｉＮ層の密着層２２及びタングステン膜２４の埋め込み
金属でコンタクトホール１８を埋め込んだ際、埋め込み
金属でコンタクトホール１８を完全に埋め込むことが出
来ずに、コンタクトホール１８内に空洞３０が生じる。
そのために、コンタクトプラグ２６内で応力集中が生
じ、埋め込み金属膜の剥がれが生じたり、水分が空洞３
０に蓄積したりして、導通不良が生じ、デバイスの配線
構造の信頼性を低下させるいう問題が生じていた。
で実施したＣＤＥは等方性エッチングであるので、基板
エッチング時に、コンタクトホール１８の底面のみなら
ず、シリコン基板１４が横方向にも削られて、図３
（ｃ）に示すように、ＳｉＯ2 膜１６の下に横孔状の凹
み２８が発生する。その結果、（４）の工程でＴｉ／Ｔ
ｉＮ層の密着層２２及びタングステン膜２４の埋め込み
金属でコンタクトホール１８を埋め込んだ際、埋め込み
金属でコンタクトホール１８を完全に埋め込むことが出
来ずに、コンタクトホール１８内に空洞３０が生じる。
そのために、コンタクトプラグ２６内で応力集中が生
じ、埋め込み金属膜の剥がれが生じたり、水分が空洞３
０に蓄積したりして、導通不良が生じ、デバイスの配線
構造の信頼性を低下させるいう問題が生じていた。
【０００５】そこで、本発明の目的は、基板の拡散層と
配線層とを導通するコンタクトを形成するに当たり、信
頼性の高いコンタクトを形成できる方法を提供すること
である。
配線層とを導通するコンタクトを形成するに当たり、信
頼性の高いコンタクトを形成できる方法を提供すること
である。
【０００６】
【課題を解決するための手段】本発明者は、ＣＤＥによ
るライトエッチングの際に、基板が横孔状にエッチング
されないようにするために、ポリシリコン膜によるサイ
ドウォールをコンタクトホールに形成し、ＣＤＥのエッ
チングの等方性効果をサイドウォールで相殺することを
着眼し、本発明を完成するに到った。
るライトエッチングの際に、基板が横孔状にエッチング
されないようにするために、ポリシリコン膜によるサイ
ドウォールをコンタクトホールに形成し、ＣＤＥのエッ
チングの等方性効果をサイドウォールで相殺することを
着眼し、本発明を完成するに到った。
【０００７】よって、上記目的を達成するために、本発
明に係るコンタクト形成方法は、不純物濃度の高い拡散
領域を有するシリコン基板上に絶縁膜を形成する工程
と、絶縁膜を貫通して拡散領域を露出させるコンタクト
ホールを高密度プラズマエッチング法により開口する工
程と、コンタクトホールの底面及び側面を含む基板全面
にポリシリコン膜を成膜する工程と、異方性エッチング
を施して、コンタクトホールの側面のポリシリコン膜を
除くコンタクトホールの底面及び基板面のポリシリコン
膜を除去する工程と、ＣＤＥによるライトエッチングを
基板に施して、コンタクトホールの底面の拡散領域の表
層及びコンタクトホールの側面のポリシリコン膜を除去
するＣＤＥ工程とを有することを特徴としている。
明に係るコンタクト形成方法は、不純物濃度の高い拡散
領域を有するシリコン基板上に絶縁膜を形成する工程
と、絶縁膜を貫通して拡散領域を露出させるコンタクト
ホールを高密度プラズマエッチング法により開口する工
程と、コンタクトホールの底面及び側面を含む基板全面
にポリシリコン膜を成膜する工程と、異方性エッチング
を施して、コンタクトホールの側面のポリシリコン膜を
除くコンタクトホールの底面及び基板面のポリシリコン
膜を除去する工程と、ＣＤＥによるライトエッチングを
基板に施して、コンタクトホールの底面の拡散領域の表
層及びコンタクトホールの側面のポリシリコン膜を除去
するＣＤＥ工程とを有することを特徴としている。
【０００８】本発明方法で成膜するポリシリコン膜のサ
イドウォールの膜厚は、ダメージ層の厚さ等により異な
るが、通常、３０ｎｍから５０ｎｍの範囲で良い。３０
ｎｍより薄いと本発明の効果が乏しく、逆に５０ｎｍよ
り厚くするのは、コンタクトホールのアスペクト比が大
きくなり、その後のＣＤＥでの除去が難しくなるからで
ある。また、本発明方法で除去する拡散領域の表層の厚
さは、ダメージ層の厚さ、従って高密度プラズマエッチ
ングの条件により異なるが、通常、２０ｎｍから４０ｎ
ｍの範囲で良い。２０ｎｍより薄いと本発明の効果が乏
しく、逆に４０ｎｍより厚くしても本発明の効果は変わ
らず、拡散層を削り過ぎると、拡散層の抵抗が高くなる
という問題があるからである。コンタクトホールの底面
のポリシリコン膜を除去する異方性エッチングには、例
えばＣｌ2 ／Ｏ2 ガスを用いたＥＣＲエッチングを使用
する。本発明方法で開口したコンタクトホールに、例え
ばタングステン金属等の低抵抗高融点金属でコンタクト
プラグを形成することにより、従来のような導通不良を
生じさせない信頼性の高い配線構造を備えた半導体装置
を実現できる。
イドウォールの膜厚は、ダメージ層の厚さ等により異な
るが、通常、３０ｎｍから５０ｎｍの範囲で良い。３０
ｎｍより薄いと本発明の効果が乏しく、逆に５０ｎｍよ
り厚くするのは、コンタクトホールのアスペクト比が大
きくなり、その後のＣＤＥでの除去が難しくなるからで
ある。また、本発明方法で除去する拡散領域の表層の厚
さは、ダメージ層の厚さ、従って高密度プラズマエッチ
ングの条件により異なるが、通常、２０ｎｍから４０ｎ
ｍの範囲で良い。２０ｎｍより薄いと本発明の効果が乏
しく、逆に４０ｎｍより厚くしても本発明の効果は変わ
らず、拡散層を削り過ぎると、拡散層の抵抗が高くなる
という問題があるからである。コンタクトホールの底面
のポリシリコン膜を除去する異方性エッチングには、例
えばＣｌ2 ／Ｏ2 ガスを用いたＥＣＲエッチングを使用
する。本発明方法で開口したコンタクトホールに、例え
ばタングステン金属等の低抵抗高融点金属でコンタクト
プラグを形成することにより、従来のような導通不良を
生じさせない信頼性の高い配線構造を備えた半導体装置
を実現できる。
【０００９】
【発明の実施の形態】以下に、実施例を挙げ、添付図面
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。実施例 本実施例は、本発明方法の実施例であって、図１（ａ）
から（ｄ）及び図２（ｅ）から（ｇ）は、本発明方法の
各工程毎の基板断面図である。図１及び図２のうち、図
３と同じ部位には同じ符号を付している。 （１）先ず、図１（ａ）に示すように、ｐ−ウエル領域
内にｎ＋拡散層１２を形成したシリコン基板１４上に膜
厚１μm 程度のＳｉＯ2 膜１６を形成する。 （２）次いで、ホトリソグラフィ法を用いてレジストマ
スク（図示せず）を形成し、そのマスクを使用して、以
下の条件の下で高密度プラズマエッチング法により、図
１（ｂ）に示すように、ＳｉＯ2 膜１６にコンタクトホ
ール１８を開口する。 プラズマエッチング条件 装置 ：マグネトロンエッチャー 反応ガス：Ｃ4 Ｆ8 ／Ａｒ／ＣＯ＝７／２００／１００
sccm 圧力 ：５．３Ｐａ ＲＦ出力：１６００Ｗ
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。実施例 本実施例は、本発明方法の実施例であって、図１（ａ）
から（ｄ）及び図２（ｅ）から（ｇ）は、本発明方法の
各工程毎の基板断面図である。図１及び図２のうち、図
３と同じ部位には同じ符号を付している。 （１）先ず、図１（ａ）に示すように、ｐ−ウエル領域
内にｎ＋拡散層１２を形成したシリコン基板１４上に膜
厚１μm 程度のＳｉＯ2 膜１６を形成する。 （２）次いで、ホトリソグラフィ法を用いてレジストマ
スク（図示せず）を形成し、そのマスクを使用して、以
下の条件の下で高密度プラズマエッチング法により、図
１（ｂ）に示すように、ＳｉＯ2 膜１６にコンタクトホ
ール１８を開口する。 プラズマエッチング条件 装置 ：マグネトロンエッチャー 反応ガス：Ｃ4 Ｆ8 ／Ａｒ／ＣＯ＝７／２００／１００
sccm 圧力 ：５．３Ｐａ ＲＦ出力：１６００Ｗ
【００１０】エッチングの際、シリコン基板１４がオー
バーエッチングされるために、拡散層１６の表層には、
図１（ｂ）に示すように、主としてＳｉＣの薄い層から
なるダメージ層２０が生成する。
バーエッチングされるために、拡散層１６の表層には、
図１（ｂ）に示すように、主としてＳｉＣの薄い層から
なるダメージ層２０が生成する。
【００１１】その状態で、図１（ｃ）に示すように、コ
ンタクトホール１８の底面及び側面を含む基板全面に膜
厚５０ｎｍのポリシリコン膜３２をＣＶＤ法により成膜
する。次いで、以下の条件の下で異方性エッチングを用
いて、図１（ｄ）に示すように、コンタクトホール１８
の側壁にのみポリシリコン膜３２が残り、ダメージ層２
０が露出するように、基板面にエッチングを行う。 装置 ：ＥＣＲエッチャー 反応ガス：Ｃｌ2 ／Ｏ2 ＝７８／２sccm 圧力 ：０．４Ｐａ ＲＦ出力：７０Ｗ
ンタクトホール１８の底面及び側面を含む基板全面に膜
厚５０ｎｍのポリシリコン膜３２をＣＶＤ法により成膜
する。次いで、以下の条件の下で異方性エッチングを用
いて、図１（ｄ）に示すように、コンタクトホール１８
の側壁にのみポリシリコン膜３２が残り、ダメージ層２
０が露出するように、基板面にエッチングを行う。 装置 ：ＥＣＲエッチャー 反応ガス：Ｃｌ2 ／Ｏ2 ＝７８／２sccm 圧力 ：０．４Ｐａ ＲＦ出力：７０Ｗ
【００１２】続いて、図２（ｅ）に示すように、以下の
条件で、ＣＤＥによりコンタクトホール１８の底面を深
さ３０ｎｍ程度のエッチングして、拡散層１２の表層の
ダメージ層２０を除去する。 装置 ：ＣＤＥ 反応ガス：ＣＦ4 ／Ｏ2 ＝１５０／６０sccm 圧力 ：４０Ｐａ ＲＦ出力：７００Ｗ これにより、コンタクトホール１８を高密度プラズマエ
ッチングにより開口した際に生じた拡散層１６のダメー
ジ層２０は除去される。同時に、ＣＤＥは等方性エッチ
ングのため、エッチングが横方向にも進行し、コンタク
トホール１８の側面のポリシリコン膜３２も、図２
（ｅ）に示すように、除去される。
条件で、ＣＤＥによりコンタクトホール１８の底面を深
さ３０ｎｍ程度のエッチングして、拡散層１２の表層の
ダメージ層２０を除去する。 装置 ：ＣＤＥ 反応ガス：ＣＦ4 ／Ｏ2 ＝１５０／６０sccm 圧力 ：４０Ｐａ ＲＦ出力：７００Ｗ これにより、コンタクトホール１８を高密度プラズマエ
ッチングにより開口した際に生じた拡散層１６のダメー
ジ層２０は除去される。同時に、ＣＤＥは等方性エッチ
ングのため、エッチングが横方向にも進行し、コンタク
トホール１８の側面のポリシリコン膜３２も、図２
（ｅ）に示すように、除去される。
【００１３】この後、図２（ｆ）に示すように、膜厚が
それぞれ３０ｎｍ、７０ｎｍ及び６００ｎｍのＴｉ／Ｔ
ｉＮ層２２及びＷ層２４の積層構造をＣＶＤ法により基
板全面に形成する。次いで、図２（ｇ）に示すように、
Ｔｉ／ＴｉＮ／Ｗの積層構造がコンタクトホール１８内
にのみ残るように既知の方法で異方性エッチングを行
い、コンタクトプラグ２６を形成する。以上の工程によ
り、コンタクトプラグ２６が、コンタクトホール１８内
を完全に埋め込むので、従来生じていたようなコンタク
トプラグ内の応力集中による金属膜剥がれや、水分の蓄
積による導通不良が発生せず、拡散層１２と確実に導通
するコンタクトを形成できる。
それぞれ３０ｎｍ、７０ｎｍ及び６００ｎｍのＴｉ／Ｔ
ｉＮ層２２及びＷ層２４の積層構造をＣＶＤ法により基
板全面に形成する。次いで、図２（ｇ）に示すように、
Ｔｉ／ＴｉＮ／Ｗの積層構造がコンタクトホール１８内
にのみ残るように既知の方法で異方性エッチングを行
い、コンタクトプラグ２６を形成する。以上の工程によ
り、コンタクトプラグ２６が、コンタクトホール１８内
を完全に埋め込むので、従来生じていたようなコンタク
トプラグ内の応力集中による金属膜剥がれや、水分の蓄
積による導通不良が発生せず、拡散層１２と確実に導通
するコンタクトを形成できる。
【００１４】
【発明の効果】本発明方法によれば、コンタクトホール
のサイドウォールをポリシリコン膜により形成し、コン
タクトホールの側面のみを残してポリシリコン膜を除去
した後に、ＣＤＥのライトエッチングを適用している。
これにより、ＣＤＥの等方性効果を側面のポリシリコン
膜により相殺しているので、拡散領域のダメージ層のみ
が除去され、従来生じていたようなコンタクトホールの
底部の横方向拡大を防止し、コンタクトホールを完全に
埋め込んだ導通不良の生じないコンタクトプラグを形成
できる。よって、低抵抗のコンタクトで、しかも信頼性
の高い配線構造を備えた半導体装置を実現できる。
のサイドウォールをポリシリコン膜により形成し、コン
タクトホールの側面のみを残してポリシリコン膜を除去
した後に、ＣＤＥのライトエッチングを適用している。
これにより、ＣＤＥの等方性効果を側面のポリシリコン
膜により相殺しているので、拡散領域のダメージ層のみ
が除去され、従来生じていたようなコンタクトホールの
底部の横方向拡大を防止し、コンタクトホールを完全に
埋め込んだ導通不良の生じないコンタクトプラグを形成
できる。よって、低抵抗のコンタクトで、しかも信頼性
の高い配線構造を備えた半導体装置を実現できる。
【図１】図１（ａ）から（ｄ）は、それぞれ、本発明に
係るコンタクト形成方法の各工程毎の基板断面図であ
る。
係るコンタクト形成方法の各工程毎の基板断面図であ
る。
【図２】図２（ｅ）から（ｇ）は、それぞれ、図１
（ｄ）に続く、本発明方法の各工程毎の基板断面図であ
る。
（ｄ）に続く、本発明方法の各工程毎の基板断面図であ
る。
【図３】図３（ａ）から（ｄ）は、それぞれ、従来のコ
ンタクト形成方法の各工程毎の基板断面図である。
ンタクト形成方法の各工程毎の基板断面図である。
１２……ｎ＋拡散層、１４……シリコン基板、１６……
ＳｉＯ2 膜、１８……コンタクトホール、２０……ダメ
ージ層、２２……Ｔｉ／ＴｉＮ層、２４……Ｗ層、２６
……コンタクトプラグ、２８……凹み、３０……空洞、
３２……ポリシリコン膜。
ＳｉＯ2 膜、１８……コンタクトホール、２０……ダメ
ージ層、２２……Ｔｉ／ＴｉＮ層、２４……Ｗ層、２６
……コンタクトプラグ、２８……凹み、３０……空洞、
３２……ポリシリコン膜。
Claims (4)
- 【請求項１】 不純物濃度の高い拡散領域を有するシリ
コン基板上に絶縁膜を形成する工程と、 絶縁膜を貫通して拡散領域を露出させるコンタクトホー
ルを高密度プラズマエッチング法により開口する工程
と、 コンタクトホールの底面及び側面を含む基板全面にポリ
シリコン膜を成膜する工程と、 異方性エッチングを施して、コンタクトホールの側面の
ポリシリコン膜を除くコンタクトホールの底面及び基板
面のポリシリコン膜を除去する工程と、 ＣＤＥによるライトエッチングを基板に施して、コンタ
クトホールの底面の拡散領域の表層及びコンタクトホー
ルの側面のポリシリコン膜を除去するＣＤＥ工程とを有
することを特徴とするコンタクト形成方法。 - 【請求項２】 ＣＤＥ工程の後に、Ｔｉ層、ＴｉＮ層及
びＷ層の積層構造からなる埋め込み金属でコンタクトホ
ールを埋め込むことを特徴とする請求項１に記載のコン
タクト形成方法。 - 【請求項３】 ポリシリコン膜の膜厚を３０ｎｍから５
０ｎｍの範囲にすることを特徴とする請求項１又は２に
記載のコンタクト形成方法。 - 【請求項４】 ＣＤＥ工程で、コンタクトホールの底面
の拡散領域の表層を２０ｎｍから４０ｎｍの範囲の深さ
で除去することを特徴とする請求項１から３のうちのい
ずれか１項に記載のコンタクト形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22848996A JP3567635B2 (ja) | 1996-08-29 | 1996-08-29 | コンタクト形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22848996A JP3567635B2 (ja) | 1996-08-29 | 1996-08-29 | コンタクト形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1074833A true JPH1074833A (ja) | 1998-03-17 |
| JP3567635B2 JP3567635B2 (ja) | 2004-09-22 |
Family
ID=16877270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22848996A Expired - Fee Related JP3567635B2 (ja) | 1996-08-29 | 1996-08-29 | コンタクト形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3567635B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382549B1 (ko) * | 2000-12-21 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1996
- 1996-08-29 JP JP22848996A patent/JP3567635B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382549B1 (ko) * | 2000-12-21 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3567635B2 (ja) | 2004-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2956571B2 (ja) | 半導体装置 | |
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| US5397742A (en) | Method for forming tungsten plug for metal wiring | |
| JP3287392B2 (ja) | 半導体装置およびその製造方法 | |
| KR100414506B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| JPH11135626A (ja) | 半導体装置の製造方法 | |
| US6027994A (en) | Method to fabricate a dual metal-damascene structure in a substrate | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| JP2000323571A (ja) | 半導体装置の製造方法 | |
| US6458284B1 (en) | Method of etching and etch mask | |
| US20040188842A1 (en) | Interconnect structure | |
| US6235644B1 (en) | Method of improving etch back process | |
| JP2001053026A (ja) | 半導体装置の製造方法 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JP3567635B2 (ja) | コンタクト形成方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JPH06216264A (ja) | 半導体装置及びその製造方法 | |
| JPH11307516A (ja) | 半導体装置の製造方法 | |
| KR0181959B1 (ko) | 반도체 장치의 비아홀 형성방법 | |
| JP3254763B2 (ja) | 多層配線形成方法 | |
| KR100236095B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040225 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040323 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040607 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| LAPS | Cancellation because of no payment of annual fees |