JPH04225550A - メタルプラグの形成方法 - Google Patents
メタルプラグの形成方法Info
- Publication number
- JPH04225550A JPH04225550A JP41495090A JP41495090A JPH04225550A JP H04225550 A JPH04225550 A JP H04225550A JP 41495090 A JP41495090 A JP 41495090A JP 41495090 A JP41495090 A JP 41495090A JP H04225550 A JPH04225550 A JP H04225550A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- high melting
- point metal
- opening
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 101
- 239000002184 metal Substances 0.000 title claims abstract description 101
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 238000002844 melting Methods 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 51
- 230000008018 melting Effects 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims description 36
- 238000000151 deposition Methods 0.000 claims description 13
- 230000010354 integration Effects 0.000 abstract description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 30
- 229910052721 tungsten Inorganic materials 0.000 description 29
- 239000010937 tungsten Substances 0.000 description 29
- 239000010410 layer Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 16
- 239000000758 substrate Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910010282 TiON Inorganic materials 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
微細化、高集積化に伴い、例えば多層配線の層間を接続
するビアホール内に、或は半導体基板と配線とを接続す
るコンタクトホール内に接続用の金属膜を埋込む所謂メ
タルプラグの形成方法に関する。
微細化、高集積化に伴い、例えば多層配線の層間を接続
するビアホール内に、或は半導体基板と配線とを接続す
るコンタクトホール内に接続用の金属膜を埋込む所謂メ
タルプラグの形成方法に関する。
【０００２】
【従来の技術】半導体集積回路装置の微細化、高集積化
に伴い、多層配線の層間を接続するビアホールや、半導
体基板と配線とを接続するコンタクトホールの開口径が
益々小さくなってきている。従って、従来のＡｌのバイ
アススパッタ法ではステップカバレージの点から良好な
接続が得られない。そこで、このステップカバレージを
改善する方法としてメタルプラグ技術が実用化されつつ
ある。この技術は、上記のビアホール、コンタクトホー
ル等の接続孔内に選択的にメタルのプラグを作る方法で
ある。このメタルプラグの形成方法としては、（Ｉ）接
続孔内にタングステン等の金属膜を選択ＣＶＤ法により
埋込む方法、（ＩＩ）接続孔を含む全面にタングステン
等の金属膜をＣＶＤ法により被着形成したのち、エッチ
バックして接続孔内のみに選択的に金属膜を残す方法、
等が知られている。特に、後者は接続孔の深さに依らず
ＣＶＤ後に全面エッチバックしてメタルプラグが形成で
きるので有効な方法になっている。
に伴い、多層配線の層間を接続するビアホールや、半導
体基板と配線とを接続するコンタクトホールの開口径が
益々小さくなってきている。従って、従来のＡｌのバイ
アススパッタ法ではステップカバレージの点から良好な
接続が得られない。そこで、このステップカバレージを
改善する方法としてメタルプラグ技術が実用化されつつ
ある。この技術は、上記のビアホール、コンタクトホー
ル等の接続孔内に選択的にメタルのプラグを作る方法で
ある。このメタルプラグの形成方法としては、（Ｉ）接
続孔内にタングステン等の金属膜を選択ＣＶＤ法により
埋込む方法、（ＩＩ）接続孔を含む全面にタングステン
等の金属膜をＣＶＤ法により被着形成したのち、エッチ
バックして接続孔内のみに選択的に金属膜を残す方法、
等が知られている。特に、後者は接続孔の深さに依らず
ＣＶＤ後に全面エッチバックしてメタルプラグが形成で
きるので有効な方法になっている。
【０００３】
【発明が解決しようとする課題】しかし乍ら、上述の（
ＩＩ）の方法においては図７に示すように絶縁膜１の接
続孔２を含む全面にＣＶＤにより例えばタングステン膜
３を被着形成するので、ウエハの表面に段差がある場合
、全面エッチバックして接続孔２内にタングステンによ
るメタルプラグ５を形成しても、段差部４上にタングス
テン膜の取り残し、即ちフィラメント３ａが残り、これ
がショートの原因となる。６は例えば半導体基体、７は
例えば電極配線を示す。
ＩＩ）の方法においては図７に示すように絶縁膜１の接
続孔２を含む全面にＣＶＤにより例えばタングステン膜
３を被着形成するので、ウエハの表面に段差がある場合
、全面エッチバックして接続孔２内にタングステンによ
るメタルプラグ５を形成しても、段差部４上にタングス
テン膜の取り残し、即ちフィラメント３ａが残り、これ
がショートの原因となる。６は例えば半導体基体、７は
例えば電極配線を示す。
【０００４】そこで、図８に示すようにフィラメント３
ａが無くなるまでオーバーエッチングを施さねばならな
いが、オーバーエッチングすると、メタルプラグ５が接
続孔２の内部に押し込められて、その後、メタルプラグ
５と接続する上層配線のカバレージが悪くなる懼れがあ
った。
ａが無くなるまでオーバーエッチングを施さねばならな
いが、オーバーエッチングすると、メタルプラグ５が接
続孔２の内部に押し込められて、その後、メタルプラグ
５と接続する上層配線のカバレージが悪くなる懼れがあ
った。
【０００５】本発明は、上述の問題点を解決し、微細化
、高密度化に適したメタルプラグの形成方法を提供する
ものである。
、高密度化に適したメタルプラグの形成方法を提供する
ものである。
【０００６】
【課題を解決するための手段】本発明は、段差部１５を
有する絶縁膜１２の開口部１６内に高融点金属によるメ
タルプラグ１７Ａを形成する方法において、開口部１６
内を含む絶縁膜１２上の全面に高融点金属１７を堆積さ
せる工程と、開口部１６内に高融点金属１７が開口部１
６の深さ以下の厚みで残るように高融点金属１７をエッ
チバックする工程と、段差部１５上に取り残された高融
点金属１７Ｂを水平戻しエッチングにより除去する工程
を有するものである。
有する絶縁膜１２の開口部１６内に高融点金属によるメ
タルプラグ１７Ａを形成する方法において、開口部１６
内を含む絶縁膜１２上の全面に高融点金属１７を堆積さ
せる工程と、開口部１６内に高融点金属１７が開口部１
６の深さ以下の厚みで残るように高融点金属１７をエッ
チバックする工程と、段差部１５上に取り残された高融
点金属１７Ｂを水平戻しエッチングにより除去する工程
を有するものである。
【０００７】また、本発明は、段差部１５を有する絶縁
膜１２の開口部１６内に高融点金属によるメタルプラグ
１７Ａを形成する方法において、開口部１６内を含む絶
縁膜１２上の全面に高融点金属１７を堆積させる工程と
、開口部１６内に高融点金属１７が残るように高融点金
属１７をオーバーエッチングぎみにエッチバックする工
程と、水平戻しエッチングにより、段差部１５上に残る
高融点金属１７Ａを除去すると同時に開口部１６の上端
にテーパ部を形成する工程を有するものである。
膜１２の開口部１６内に高融点金属によるメタルプラグ
１７Ａを形成する方法において、開口部１６内を含む絶
縁膜１２上の全面に高融点金属１７を堆積させる工程と
、開口部１６内に高融点金属１７が残るように高融点金
属１７をオーバーエッチングぎみにエッチバックする工
程と、水平戻しエッチングにより、段差部１５上に残る
高融点金属１７Ａを除去すると同時に開口部１６の上端
にテーパ部を形成する工程を有するものである。
【０００８】また、本発明は、段差部１５を有する絶縁
膜１２の開口部１６内に高融点金属によるメタルプラグ
１７Ａを形成する方法において、開口部１６内を含む絶
縁膜１２上の全面に高融点金属１７を堆積させる工程と
、高融点金属１７を所定の厚さまでエッチバックする工
程と、水平戻しエッチングにより段差部１５の高融点金
属１７を除去する工程と、高融点金属１７を再度全面エ
ッチバックして開口部１６内のみに高融点金属１７を残
す工程を有するものである。
膜１２の開口部１６内に高融点金属によるメタルプラグ
１７Ａを形成する方法において、開口部１６内を含む絶
縁膜１２上の全面に高融点金属１７を堆積させる工程と
、高融点金属１７を所定の厚さまでエッチバックする工
程と、水平戻しエッチングにより段差部１５の高融点金
属１７を除去する工程と、高融点金属１７を再度全面エ
ッチバックして開口部１６内のみに高融点金属１７を残
す工程を有するものである。
【０００９】
【作用】第１の発明においては、開口部１６を含む絶縁
膜１２上の全面に高融点金属１７を形成し、高融点金属
１７を全面エッチバックして開口部１６内に高融点金属
１７を残した後、水平戻しエッチングによって段差部１
５に残った高融点金属１７Ｂを除去することにより、段
差部１５に高融点金属１７Ｂを残さずに、且つ例えば開
口面に面一の高融点金属によるメタルプラグ１７Ａが形
成される。従って、その後の上層配線１８をカバレージ
よく形成できる。
膜１２上の全面に高融点金属１７を形成し、高融点金属
１７を全面エッチバックして開口部１６内に高融点金属
１７を残した後、水平戻しエッチングによって段差部１
５に残った高融点金属１７Ｂを除去することにより、段
差部１５に高融点金属１７Ｂを残さずに、且つ例えば開
口面に面一の高融点金属によるメタルプラグ１７Ａが形
成される。従って、その後の上層配線１８をカバレージ
よく形成できる。
【００１０】第２の発明においては、全面エッチバック
時に開口部１６内の高融点金属１７が開口部１６の深さ
より小さい厚さとなるように、即ち開口面よりさらに内
方に押し込まれるようにオーバエッチングぎみに行なう
ことにより、その後の水平戻しエッチングによって段差
部１５に残る高融点金属１７Ｂの除去と同時にメタルプ
ラグ１７Ａより上の開口部１６の上端がテーパ状にエッ
チングされる。従って、この場合も上層配線１８をカバ
レージよく形成できる。
時に開口部１６内の高融点金属１７が開口部１６の深さ
より小さい厚さとなるように、即ち開口面よりさらに内
方に押し込まれるようにオーバエッチングぎみに行なう
ことにより、その後の水平戻しエッチングによって段差
部１５に残る高融点金属１７Ｂの除去と同時にメタルプ
ラグ１７Ａより上の開口部１６の上端がテーパ状にエッ
チングされる。従って、この場合も上層配線１８をカバ
レージよく形成できる。
【００１１】第３の発明においては、高融点金属１７の
全面エッチバックを開口部１６の開口面に至る以前で一
旦止め、次に水平戻しエッチングで段差部１５の高融点
金属１７Ｂを除去した後、再度の全面エッチバックで絶
縁膜表面の高融点金属１７を全て除去することにより、
段差部１５に高融点金属１７Ｂを残さずに、且つ開口面
にほぼ面一のメタルプラグ１７Ａが形成される。従って
、その後の上層配線１８をカバレージよく形成すること
ができる。
全面エッチバックを開口部１６の開口面に至る以前で一
旦止め、次に水平戻しエッチングで段差部１５の高融点
金属１７Ｂを除去した後、再度の全面エッチバックで絶
縁膜表面の高融点金属１７を全て除去することにより、
段差部１５に高融点金属１７Ｂを残さずに、且つ開口面
にほぼ面一のメタルプラグ１７Ａが形成される。従って
、その後の上層配線１８をカバレージよく形成すること
ができる。
【００１２】
【実施例】以下、図面を参照して本発明によるメタルプ
ラグの形成方法の実施例を説明する。なお、各実施例は
半導体基板と配線との接続に適用した場合である。
ラグの形成方法の実施例を説明する。なお、各実施例は
半導体基板と配線との接続に適用した場合である。
【００１３】図１及び図２は本発明の一実施例を示す。
本例においては、図１Ａに示すように半導体基体１１上
にＳｉＯ２ 等の絶縁膜１２を介して例えば所定の電極
配線１３が形成され、この電極配線１３上を覆うように
ＳｉＯ２ 等の絶縁膜１４が形成される。かかる表面に
段差部１５を有する絶縁膜１４に半導体基体１１に達す
る接続孔（所謂コンタクトホール）１６を形成した後、
接続孔１６を含む絶縁膜１４上の全面に高融点金属例え
ばタングステン膜１７をＣＶＤ法により堆積する。なお
、タングステン膜１７の堆積に先立って、予め密着層２
０である例えばＴｉＯＮ膜を形成しておくを可とする。
にＳｉＯ２ 等の絶縁膜１２を介して例えば所定の電極
配線１３が形成され、この電極配線１３上を覆うように
ＳｉＯ２ 等の絶縁膜１４が形成される。かかる表面に
段差部１５を有する絶縁膜１４に半導体基体１１に達す
る接続孔（所謂コンタクトホール）１６を形成した後、
接続孔１６を含む絶縁膜１４上の全面に高融点金属例え
ばタングステン膜１７をＣＶＤ法により堆積する。なお
、タングステン膜１７の堆積に先立って、予め密着層２
０である例えばＴｉＯＮ膜を形成しておくを可とする。
【００１４】この場合のＣＶＤ条件は、前半の供給ガス
がＷＦ６ ／ＳｉＨ４ （ＷＦ６ ：ＳｉＨ４ ＝３：
２）、後半の供給ガスがＷＦ６ ／Ｈ２ （１：６）で
あり、圧力が８０Ｔｏｒｒ、温度が４７５℃である。
がＷＦ６ ／ＳｉＨ４ （ＷＦ６ ：ＳｉＨ４ ＝３：
２）、後半の供給ガスがＷＦ６ ／Ｈ２ （１：６）で
あり、圧力が８０Ｔｏｒｒ、温度が４７５℃である。
【００１５】次に、図１Ｂに示すように、タングステン
膜１７を例えばＲＩＥ（反応性イオンエッチング）を用
いて全面エッチバックする。このときのエッチバックは
予め時間を計算して接続孔１６内にタングステンのメタ
ルプラグ１７Ａが接続孔１６の深さと等しい厚さで残る
ように、即ちメタルプラグ１７Ａの上面が接続孔１６の
開口面と面一となるまで行なわれる。このエッチバック
では絶縁膜１４の段差部１５にタングステン膜の取り残
り、即ちフィラメント１７Ｂが残る。
膜１７を例えばＲＩＥ（反応性イオンエッチング）を用
いて全面エッチバックする。このときのエッチバックは
予め時間を計算して接続孔１６内にタングステンのメタ
ルプラグ１７Ａが接続孔１６の深さと等しい厚さで残る
ように、即ちメタルプラグ１７Ａの上面が接続孔１６の
開口面と面一となるまで行なわれる。このエッチバック
では絶縁膜１４の段差部１５にタングステン膜の取り残
り、即ちフィラメント１７Ｂが残る。
【００１６】この場合のＲＩＥ条件は、例えば供給ガス
がＳＦ６ （３０ＳＣＣＭ）／Ｃｌ２ （１０ＳＣＣＭ
）、圧力が０．０１５Ｔｏｒｒ、パワーが０．２３Ｗ／
ｃｍ２ である。
がＳＦ６ （３０ＳＣＣＭ）／Ｃｌ２ （１０ＳＣＣＭ
）、圧力が０．０１５Ｔｏｒｒ、パワーが０．２３Ｗ／
ｃｍ２ である。
【００１７】次に、図１Ｃに示すように、バイアスＥＣ
ＲＣＶＤ法による所謂水平戻しエッチングにより絶縁膜
の段差部１５に残ったタングステンのフィラメント１７
Ｂのみを除去する。
ＲＣＶＤ法による所謂水平戻しエッチングにより絶縁膜
の段差部１５に残ったタングステンのフィラメント１７
Ｂのみを除去する。
【００１８】水平戻しエッチングは平坦面（水平面）に
対してはエッチングプレートとデポジションレートとが
等しく（即ち、総合的にエッチングレートが０）、斜め
面に対してはエッチングレートがデポジションレートよ
りも大きい（即ち、総合的にエッチングレートが０より
も大きい）条件でのバイアスＥＣＲＣＶＤによって行な
うエッチングである。これは平坦面を水平方向に後退さ
せるようにエッチングすることができるので水平戻しエ
ッチングというのであり、この技術に関しては既に本出
願人により例えば特願平１−２７７９２９号等により各
種提案を行っている。
対してはエッチングプレートとデポジションレートとが
等しく（即ち、総合的にエッチングレートが０）、斜め
面に対してはエッチングレートがデポジションレートよ
りも大きい（即ち、総合的にエッチングレートが０より
も大きい）条件でのバイアスＥＣＲＣＶＤによって行な
うエッチングである。これは平坦面を水平方向に後退さ
せるようにエッチングすることができるので水平戻しエ
ッチングというのであり、この技術に関しては既に本出
願人により例えば特願平１−２７７９２９号等により各
種提案を行っている。
【００１９】このバイアスＥＣＲＣＶＤの水平戻しエッ
チングの条件としては、供給ガスがＳｉＨ４ （７ＳＣ
ＣＭ）／Ｎ２ Ｏ（３５ＳＣＣＭ）、圧力が７×１０−
４Ｔｏｒｒ、マイクロ波のパワーが８００Ｗ、バイアス
用ＲＦのパワーが５００Ｗである。
チングの条件としては、供給ガスがＳｉＨ４ （７ＳＣ
ＣＭ）／Ｎ２ Ｏ（３５ＳＣＣＭ）、圧力が７×１０−
４Ｔｏｒｒ、マイクロ波のパワーが８００Ｗ、バイアス
用ＲＦのパワーが５００Ｗである。
【００２０】しかる後、図２Ｄに示すように、例えばア
ルミニウム、タングステン、その他等による所定パター
ンの上層配線１８をメタルプラグ１７Ａに接続し、目的
の半導体基体１１と配線１８との接続を行なう。
ルミニウム、タングステン、その他等による所定パター
ンの上層配線１８をメタルプラグ１７Ａに接続し、目的
の半導体基体１１と配線１８との接続を行なう。
【００２１】この実施例によれば、全面に形成したタン
グステン膜１７を接続孔１６の開口面までエッチバック
した後、水平戻しエッチングにより絶縁膜１４の段差部
１５に残るタングステンのフィラメント１７Ｂのみを除
去するので、段差部１５にフィラメント１７Ｂを残さず
に、接続孔１６の開口面を面一となる厚さのメタルプラ
グ１７Ａを形成することができる。従って、爾後、ショ
ートの懼れもなく、且つメタルプラグ１７Ａ上にカバレ
ージ良く上層配線１８を形成することができる。
グステン膜１７を接続孔１６の開口面までエッチバック
した後、水平戻しエッチングにより絶縁膜１４の段差部
１５に残るタングステンのフィラメント１７Ｂのみを除
去するので、段差部１５にフィラメント１７Ｂを残さず
に、接続孔１６の開口面を面一となる厚さのメタルプラ
グ１７Ａを形成することができる。従って、爾後、ショ
ートの懼れもなく、且つメタルプラグ１７Ａ上にカバレ
ージ良く上層配線１８を形成することができる。
【００２２】図３及び図４は本発明の他の実施例を示す
。本例においては、図３Ａに示すように、図１Ａと同様
に表面に段差部１５を有する絶縁膜１４に対して半導体
基体１１に達する接続孔（所謂コンタクトホール）１６
を形成し、この接続孔１６を含む絶縁膜１４上の全面に
高融点金属、例えばタングステン膜１７をＣＶＤ法によ
り堆積する。なお、図示せざるも上例と同様に、タング
ステン膜１７の堆積に先立って予め密着層である例えば
ＴｉＯＮ膜を形成しておくを可とする。
。本例においては、図３Ａに示すように、図１Ａと同様
に表面に段差部１５を有する絶縁膜１４に対して半導体
基体１１に達する接続孔（所謂コンタクトホール）１６
を形成し、この接続孔１６を含む絶縁膜１４上の全面に
高融点金属、例えばタングステン膜１７をＣＶＤ法によ
り堆積する。なお、図示せざるも上例と同様に、タング
ステン膜１７の堆積に先立って予め密着層である例えば
ＴｉＯＮ膜を形成しておくを可とする。
【００２３】次に、図３Ｂに示すようにタングステン膜
１７を例えばＲＩＥを用いて全面エッチバックする。こ
のときのエッチバックは、前述の図１Ｂよりもオーバー
エッチングしてメタルプラグ１７Ａが接続孔の深さより
小なる厚みで残るように、即ちメタルプラグ１７Ａの上
面が接続孔１６の開口面より低くなるように行なわれる
。この場合も絶縁膜１４の段差部１５にはタングステン
のフィラメント１７Ｂが残る。
１７を例えばＲＩＥを用いて全面エッチバックする。こ
のときのエッチバックは、前述の図１Ｂよりもオーバー
エッチングしてメタルプラグ１７Ａが接続孔の深さより
小なる厚みで残るように、即ちメタルプラグ１７Ａの上
面が接続孔１６の開口面より低くなるように行なわれる
。この場合も絶縁膜１４の段差部１５にはタングステン
のフィラメント１７Ｂが残る。
【００２４】次に、図３Ｃに示すようにバイアスＥＣＲ
ＣＶＤ法による所謂水平戻しエッチングにより段差部１
５に残ったタングステンのフィラメント１７Ｂを除去す
る。このとき、同時に、メタルプラグ１７Ａの上端に接
する点ａを始点として接続孔１６の上部の肩部がテーパ
状に除去される。１９はテーパ部である。
ＣＶＤ法による所謂水平戻しエッチングにより段差部１
５に残ったタングステンのフィラメント１７Ｂを除去す
る。このとき、同時に、メタルプラグ１７Ａの上端に接
する点ａを始点として接続孔１６の上部の肩部がテーパ
状に除去される。１９はテーパ部である。
【００２５】しかる後、図４Ｄに示すように所定パター
ンの上層配線１８をメタルプラグ１７Ａに接続し、目的
の半導体基体１１と配線１８との接続を行なう。
ンの上層配線１８をメタルプラグ１７Ａに接続し、目的
の半導体基体１１と配線１８との接続を行なう。
【００２６】通常、水平戻しエッチングのレートは遅い
。図３及び図４の実施例では、タングステン膜１７に対
するエッチバックをメタルプラグ１７Ａが接続孔１６の
開口面より内方に押込まれるようにオーバーエッチング
ぎみに行なうことにより、絶縁膜上の段差部１５に残る
タングステンのフィラメント１７Ｂの量が少なくなる。 従って、水平戻しエッチングの時間が早くなり所謂スル
ープットが向上する。また水平戻しエッチングではタン
グステンのフィラメント１７Ａが除去されると同時に接
続孔１６の肩部がテーパ状にエッチングされるので、そ
の後の上層配線１８もそのテーパ部１９によってカバレ
ージ良く形成することができる。
。図３及び図４の実施例では、タングステン膜１７に対
するエッチバックをメタルプラグ１７Ａが接続孔１６の
開口面より内方に押込まれるようにオーバーエッチング
ぎみに行なうことにより、絶縁膜上の段差部１５に残る
タングステンのフィラメント１７Ｂの量が少なくなる。 従って、水平戻しエッチングの時間が早くなり所謂スル
ープットが向上する。また水平戻しエッチングではタン
グステンのフィラメント１７Ａが除去されると同時に接
続孔１６の肩部がテーパ状にエッチングされるので、そ
の後の上層配線１８もそのテーパ部１９によってカバレ
ージ良く形成することができる。
【００２７】図５及び図６は、本発明のさらに他の実施
例を示す。本例においては、先ず図５Ａに示すように前
述の図１Ａと同様に、表面に段差部１５を有する絶縁膜
１４に対して半導体基体１１に達する接続孔（所謂コン
タクトホール）１６を形成し、この接続孔１６を含む絶
縁膜１４上の全面に高融点金属例えばタングステン膜１
７をＣＶＤ法により堆積する。なお、図示せざるも上例
と同様に、タングステン膜１７の堆積に先立って予め密
着層である例えばＴｉＯＮ膜を形成しておくを可とする
。
例を示す。本例においては、先ず図５Ａに示すように前
述の図１Ａと同様に、表面に段差部１５を有する絶縁膜
１４に対して半導体基体１１に達する接続孔（所謂コン
タクトホール）１６を形成し、この接続孔１６を含む絶
縁膜１４上の全面に高融点金属例えばタングステン膜１
７をＣＶＤ法により堆積する。なお、図示せざるも上例
と同様に、タングステン膜１７の堆積に先立って予め密
着層である例えばＴｉＯＮ膜を形成しておくを可とする
。
【００２８】次に、図５Ｂに示すように、タングステン
膜１７を接続孔１６の開口面に到らない所定の厚さまで
全面エッチバックする。
膜１７を接続孔１６の開口面に到らない所定の厚さまで
全面エッチバックする。
【００２９】次に、図５Ｃに示すように。所謂水平戻し
エッチングにより絶縁膜１４の段差部１５のタングステ
ン膜１７を除去する。
エッチングにより絶縁膜１４の段差部１５のタングステ
ン膜１７を除去する。
【００３０】次に、図６Ｄに示すように、再度、全面エ
ッチバックを施して絶縁膜１４の上面に残るタングステ
ン膜１７を全て除去し、接続孔１６内にのみ開口面と面
一となる厚さのタングステンによるメタルプラグ１７Ａ
を形成する。
ッチバックを施して絶縁膜１４の上面に残るタングステ
ン膜１７を全て除去し、接続孔１６内にのみ開口面と面
一となる厚さのタングステンによるメタルプラグ１７Ａ
を形成する。
【００３１】しかる後、図６Ｅに示すように、所定パタ
ーンの上層配線１８をメタルプラグ１７Ａに接続し、目
的の半導体基体１１と配線１８との接続を行なう。
ーンの上層配線１８をメタルプラグ１７Ａに接続し、目
的の半導体基体１１と配線１８との接続を行なう。
【００３２】この図５及び図６の実施例においても、絶
縁膜１４の段差部１５にフィラメント１７Ｂを残さずに
接続孔１６の開口面に面一となるメタルプラグ１７Ａを
形成することができ。その後にカバレージの良い上層配
線１８の形成が可能となる。
縁膜１４の段差部１５にフィラメント１７Ｂを残さずに
接続孔１６の開口面に面一となるメタルプラグ１７Ａを
形成することができ。その後にカバレージの良い上層配
線１８の形成が可能となる。
【００３３】尚、上例のエッチバック及び水平戻しエッ
チングば、個々の装置を用いて行っても良く、或はマル
チチエンバーの連続プロセスで行ってもよい。また、図
５Ｂのエッチバックの後条件を選んで水平戻しエッチン
グにより一括エッチングして図６Ｄに示す構成とするこ
とも可能である。また、上例では半導体基体と配線との
接続に適用したが、その他、多層配線におけるビアホー
ル内のメタルプラグの形成にも適用できる。
チングば、個々の装置を用いて行っても良く、或はマル
チチエンバーの連続プロセスで行ってもよい。また、図
５Ｂのエッチバックの後条件を選んで水平戻しエッチン
グにより一括エッチングして図６Ｄに示す構成とするこ
とも可能である。また、上例では半導体基体と配線との
接続に適用したが、その他、多層配線におけるビアホー
ル内のメタルプラグの形成にも適用できる。
【００３４】
【発明の効果】本発明のメタルプラグの形成方法によれ
ば、高融点金属に対するエッチバック工程と、水平戻し
エッチング工程を組合せることにより、絶縁膜の段差部
に高融点金属を残さずに、絶縁膜の開口部内に高融点金
属によるメタルプラグを形成することができる。このた
め、不要な配線間ショートの発生がなくなり、且つメタ
ルプラグと接続する上層配線をカバレージ良く形成する
ことができる。従って、本法は微細、高集積の半導体集
積回路装置の製造に適用して好適ならしめるものである
。
ば、高融点金属に対するエッチバック工程と、水平戻し
エッチング工程を組合せることにより、絶縁膜の段差部
に高融点金属を残さずに、絶縁膜の開口部内に高融点金
属によるメタルプラグを形成することができる。このた
め、不要な配線間ショートの発生がなくなり、且つメタ
ルプラグと接続する上層配線をカバレージ良く形成する
ことができる。従って、本法は微細、高集積の半導体集
積回路装置の製造に適用して好適ならしめるものである
。
【図１】本発明の第１実施例の工程図である。
【図２】本発明の第１実施例の工程図である。
【図３】本発明の第２実施例の工程図である。
【図４】本発明の第２実施例の工程図である。
【図５】本発明の第３実施例の工程図である。
【図６】本発明の第３実施例の工程図である。
【図７】従来例の説明図である。
【図８】従来例の説明図である。
１１ 半導体基体
１２、１４ 絶縁膜
１３ 電極配線
１５ 段差部
１６ 接続孔
１７ タングステン膜
１７Ａ メタルプラグ
１７Ｂ 残りのタングステン
１８ 上層配線
Claims (3)
- 【請求項１】 段差部を有する絶縁膜の開口部内に高
融点金属によるメタルプラグを形成する方法において、
前記開口部内を含む絶縁膜上の全面に高融点金属を堆積
させる工程と、前記開口部内に高融点金属が残るように
前記高融点金属をエッチバックする工程と、前記段差部
上に残る高融点金属を水平戻しエッチングにより除去す
る工程を有することを特徴とするメタルプラグの形成方
法。 - 【請求項２】 段差部を有する絶縁膜の開口部内に高
融点金属によるメタルプラグを形成する方法において、
前記開口部内を含む絶縁膜上の全面に高融点金属を堆積
させる工程と、前記開口部内に高融点金属が残るように
前記高融点金属をオーバーエッチングぎみにエッチバッ
クする工程と、水平戻しエッチングにより、前記段差部
上に残る高融点金属を除去すると同時に前記開口部の上
部にテーパ部を形成する工程を有することを特徴とする
メタルプラグの形成方法。 - 【請求項３】 段差部を有する絶縁膜の開口部内に高
融点金属によるメタルプラグを形成する方法において、
前記開口部内を含む絶縁膜上の全面に高融点金属を堆積
させる工程と、前記高融点金属を所定の厚さまでエッチ
バックする工程と、水平戻しエッチングにより前記段差
部の高融点金属を除去する工程と、前記高融点金属を再
度エッチバックして前記開口部内のみに高融点金属を残
す工程を有することを特徴とするメタルプラグの形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41495090A JPH04225550A (ja) | 1990-12-27 | 1990-12-27 | メタルプラグの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41495090A JPH04225550A (ja) | 1990-12-27 | 1990-12-27 | メタルプラグの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04225550A true JPH04225550A (ja) | 1992-08-14 |
Family
ID=18523369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41495090A Pending JPH04225550A (ja) | 1990-12-27 | 1990-12-27 | メタルプラグの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04225550A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100221656B1 (ko) * | 1996-10-23 | 1999-09-15 | 구본준 | 배선 형성 방법 |
-
1990
- 1990-12-27 JP JP41495090A patent/JPH04225550A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100221656B1 (ko) * | 1996-10-23 | 1999-09-15 | 구본준 | 배선 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5397742A (en) | Method for forming tungsten plug for metal wiring | |
| US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| US5374591A (en) | Method of making a metal plug | |
| US5960314A (en) | Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally conductive node and an elevationally outer electrically conductive node | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
| EP0817258A2 (en) | Method for manufacturing an interconnection structure in a semiconductor device | |
| US5930671A (en) | CVD titanium silicide for contract hole plugs | |
| EP0257948A2 (en) | Conductive via plug for CMOS devices | |
| JPH04225550A (ja) | メタルプラグの形成方法 | |
| KR940011732B1 (ko) | 반도체장치의 제조방법 | |
| US5915202A (en) | Blanket etching process for formation of tungsten plugs | |
| KR0172042B1 (ko) | 반도체 소자의 텅스텐 플러그 제조 방법 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JP3208608B2 (ja) | 配線形成方法 | |
| JPH079893B2 (ja) | 半導体装置の製造方法 | |
| JPH09275136A (ja) | 半導体装置及びその製造方法 | |
| KR100359779B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JP3567635B2 (ja) | コンタクト形成方法 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR100236095B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100480570B1 (ko) | 반도체장치의텅스텐플러그형성방법 | |
| KR100260522B1 (ko) | 반도체소자의콘택홀매립방법 | |
| KR950014270B1 (ko) | 반도체 배선공정에서의 플러그(Plug) 형성방법 |